JPS62195148A - 多層配線体の製造方法 - Google Patents

多層配線体の製造方法

Info

Publication number
JPS62195148A
JPS62195148A JP61035161A JP3516186A JPS62195148A JP S62195148 A JPS62195148 A JP S62195148A JP 61035161 A JP61035161 A JP 61035161A JP 3516186 A JP3516186 A JP 3516186A JP S62195148 A JPS62195148 A JP S62195148A
Authority
JP
Japan
Prior art keywords
hole
wiring
layer
film
layer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61035161A
Other languages
English (en)
Inventor
Naoto Shida
志田　直人
Shozo Izumo
省三 出雲
Takeki Fukushima
福島　毅樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP61035161A priority Critical patent/JPS62195148A/ja
Priority to KR870001383A priority patent/KR870008382A/ko
Publication of JPS62195148A publication Critical patent/JPS62195148A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線体の製造方法に関し、特に半導体装置
の製造において２層以上の金属配線層間の絶縁膜のスル
ーホール（透孔）を通じての接続にあたってスルーホー
ル抵抗を安定化するための技術に関する。
〔従来技術〕
多層配線を有する半導体装置の製造において、ポリイミ
ド系樹脂のごとき高耐熱性有機被膜を層間絶縁膜に使用
する。その技術については、たとえば本出願人にかかわ
る発明者により既に提案された特開昭５５−５９７４１
公報に記載されている。その概要は、層間絶縁膜の上部
電極（配＆りと下部電極（配線）との電気的導通を得る
ために層間絶縁膜にスルーホール（透孔）をあけ−この
スルーホール部に露出する下部電極表面をスパッタリン
グによりエツチングし、その後真空を破ることなく連続
して上部電極形成のための金属膜生成を行うものである
。この方法によれば、スルーホール部分が層間絶縁膜の
有機物によって汚染されスルーホール部に生じた抵抗の
大きい反応層の表面部分をスパッタエッチによって取り
除き、スルーホール抵抗の安定化が図られる。
〔発明が解決しようとする問題点〕
上記技術の仕様では、基体上に第１層ＡＡ配線を形成し
、ポリイミド系樹脂からなる層間絶縁膜にスルーホール
をあけるためウェットエツチング（ＨＦ　：ＮＨ，Ｆ−
１：　２０．２５秒間）を用いてホトエッチをした後、
スパッタエツチング（３０Ｗ、３６０秒）を行い、この
後シリコン入りアルミニウム（以下５ｉ−ＡＡと称す。
）をたとえば１．０μｍスパッタ・デポジションにより
形成するものである。しかし、配線が極（微細化し、ス
ルーホール径が４μｍ以下の領域では第７図を参照し、
に示すようにスルーホール抵抗が増大する。すなわちス
ルーホール１ケあたりのスルーホール抵抗が１０２ｍΩ
〜１　ｏ３ｍｎと大幅に増大することを避けられない。
本発明は上記した問題を克服するべ（なされｔこもので
ある。本発明の一つの目的は、多層配線においてスルー
ホール寸法が４μｍ以下に微細化された場合にもスルー
ホール抵抗の低減化に寄与しうる技術を提供することに
ある。
本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述および添付図面によりあきらかにされよう
。
〔問題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
すなわち、基体上に形成された第１層配線の上にポリイ
ミド系樹脂等からなる層間絶縁膜を形成し、この層間絶
縁膜にスルーホール（透孔）導通して第２層配線を電気
的に接続するにあたって、上記層間絶縁膜にスルーホー
ルをあけた後、金属膜を形成しスルーホール内の上記第
１層配線の上に金属膜を形成する。その後、スパッタエ
ツチングのような異方性エツチングを用いてスルーホー
ル側面に上記金属膜残しつつ、第１層配線上の金属膜を
取除く、ひきつｙいて第１層配線に電気的に接続する第
２層配線を形成するものである。
〔作　用〕
上記した手段によれば、金属膜は層間絶縁膜の表面及び
スルーホール部の側面に主として付着するため、スパッ
タエッチの際に層間絶縁膜からのガス成分放出によるス
ルーホール界面に露出した第１層配線表面の反応層の発
生を防止し、４μｍ以下の極く微細化されたスルーホー
ルにおいてもスルーホール抵抗の増大を阻止し、前記目
的を達成することができる。
〔実施例〕
第１図乃至第６図は本発明の一実施例を示すものであっ
て、半導体装置において２層のＡノ配線を接続させる工
程を含むプロセスの工程断面図である。
以下、図面にそって工程ｊ喧に説明する。
＋１１　　基板としての半導体基体の一主面表面に公知
の不純物選択拡散技術によりトランジスタのごとき半導
体素子を形成する。半導体基体はたとえばｐ−型Ｓｉ基
板（図示されない）の上にエピタキシャル成長によるｎ
”’Ｓｉ層１を形成したものである。２はたとえばｎｐ
ｎ）ランジスタのベースとなるｐ拡散層、３はＳｉ層表
面酸化による下地Ｓｉｎ、膜である。４は上記ｐ拡散層
にオーミック接続する５ｉ−ＡＡ膜よりなる第１層配線
である゛（第１図）。
（２）第１層配線４の上に層間絶縁用の有機絶縁被膜た
とえばポリイミド・イソインドロ・キナゾリンジオン膜
を形成し、ホトエツチングによりスルーホール（透孔）
６をあけ、第１層アルミニウム配線を露出する。（第２
図） このスルーホールエツチングはたとえばヒドラジン系の
エツチング液を用いホトレジストマスクを通して行うか
、あるいは反応性イオンエツチング装置を使用して酸素
Ｏ，ガスをエッチャントするドライエツチングを行うも
のであってもよい。
これまでの仕様は従来の方法と変らない。
（３）上記スルーホールを含み全面に金属膜７たとえば
第２層配線の配線材料へ５ｉ−Ａａを薄くプレ・デポジ
ションする。このときの５ｉ−ＡＡ［７の厚さは５００
Ａ程度である。（第３図）金属膜として第２層配線の配
線材料を使用するのは後述のごときこの金属膜と第２層
配線との形成を同一のスパッタ装置内で行なう場合、ス
パッタ材のターゲラ）ｌ？（を低減できスパッタ装置の
小型化に役立つ。
さらに、上記の如く同一材料であるため、スパッタ条件
、製造工程が複雑にならずかつ両者間の接着強度も太き
（できる。
（４１スパッタエツチングを行ってスルーホール底面及
び層間絶縁膜上面上の５ｉ−ＡＡ薄膜７ａを取り除く。
（第４図）このスパッタエツチングは電力３００Ｗで３
６０秒位行い、スルーホール側面の金属膜７ｂ、７ｃを
残し、スルーホール底面の５ｉ−Ａ７膜７ａとその直下
の第１層５ｉ−Ａｆｆｌ配線４の一部がエッチされる程
度である。第５図に拡大された部分で点線は最終エッチ
面を示す。
（５）この後引きつづいてスパッタ装置からとり出すこ
となく第２層配線材料としてのＳｉ−Ａ−ｇ材のスパッ
タデポジションを行い、厚さ１．０μｍ程度の第２層配
線となる５ｉ−ＡＪＩ３膜を形成する。第１層配線４の
露出部分４ａは空気にさらされることがないため、この
露出部分４ａに酸化膜（アルミナ）が形成されない。よ
って第１層、第２層配線のスルーホール抵抗はさらに小
となる。この後図示されないがホトレジストマスクによ
るパターニングを行って５ｉ−Ａ４膜を所定の形状に形
成する。第２層配線８を形成する。その後この上に最終
保護膜９が形成される。（第６図）上記各工程による作
用効果を下記に説明する。
工程（３１のプレ・デポジション時のＳｉ−Ａ−ｇの付
着の形態は第５図（拡大図）を参照し、層間絶縁膜表面
の５ｉ−Ａ、、＃厚さをｄｌ、スルーホール側面の５ｉ
−ＡＡ厚さをｄ、−スルーホール界面のＳｉＡ形厚さを
ｄ、とすると ｄ　＋　＞　ｄ　＊　＞　ｄ　ｓ のように順次膜厚が薄くなる。この状態で層間絶縁膜表
面は５ｉ−Ａ−８薄膜におおわれている。
次に工程（４１でスパッタエツチングを行うが、これは
異方性エツチングであるため、絶縁膜表面に比べて側壁
６ａの５ｉ−Ａ）７　ｂ　＃　７　ｃはエッチ量が少な
（、エツチング完了時点では５ｔ−Ａ４は多少残存する
。スルーホール界面４ａでは５ｉ−Ａ！のプレデポジシ
ョン量が最も少ないことから、スパッタエツチングによ
り従来仕様どおりクリーニングされる。
以上の作用によって第５図における点線で示す部分まで
エツチングが進行し、第４図のようになる。このスパッ
タエツチング時薄膜７がマスクとなってスパッタエツチ
ングの時のポリイミド樹脂５へのダメージをなくし、ポ
リイミド樹脂５からのガス成分のスルーホール界面６ｂ
への付着が低減する。スルーホール界面６ｂがクリーニ
ングされた状態で第２層配線材料としての５ｉ−ＡＡを
スパッタ（第６図）するため、微少なスルーホール抵抗
を極めて低くすることができる。
第７図はスルーホール抵抗Ｒとスルーホール寸法Ｗとの
関係をウェットエッチ工程を含む従来側（実線）とＡ！
プレデポジション工程を含む本発明例（鎖線）で対比的
に曲線図で示すものである。　図かられかるように本発
明例においては微細なスルーホールでもスルーホール抵
抗は極めて小さい。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば配線材料は５ｉ−Ａ−６以外に純１１゜Ａ２を
主成分とする他の材料、Ｃｕ入りＡＪＩ　、　Ｎ　ｉ入
りＡＡ、及び他の配線材料たとえば白金ｐｉを使用する
ことができる。
本発明は有機層間絶縁膜を使用したスルーホール微細プ
ロセスに適用して最も大きい効果を有する。
本発明は無機層間絶縁膜を使用したスルーホール微細プ
ロセスに適用した場合にも効果が期待される。
〔発明の効果〕
本願において開示された発明のうち代表的なものによっ
て得られる効果を簡単に説明すればつぎのとおりである
。
第２層配線形成前に金属膜を形成することにより、スパ
ッタエツチング時に層間絶縁膜からのガス成分発生を防
止することができ、スルーホール抵抗を微少とできる。
【図面の簡単な説明】
第１図乃至第６図は本発明の一実施例を示す２層配線形
成プロセスの工程断面図である。 第７図は前処理によるスルーホール抵抗の変化を示す曲
線図である。 １　＝−Ｓ　ｉ基体、４　・ＩＥ　１層配線（Ｓｉ−Ａ
−ｅ）、５・・・層間絶縁膜（ポリイミド系樹脂）、６
・・・スルーホール、７・・・薄膜（Ｓｉ−Ａ看）、８
・・・第２層配線（Ｓｉ−Ａ石）。 代理人　弁理士　　小　川　勝　男　　−第　　４　　
図 第　　５　　図 第　　６　　図 第　　７　　図 ／θ０ （μ竹） × ゝ、 Ｘ、 Ｘ− ゝＸ− −−Ｎｘ’

Claims (1)

  1. 【特許請求の範囲】 １、基板とこの基板上に形成された第１層配線とを被う
    層間絶縁膜に第１層配線の１部が露出する透孔を形成す
    る工程と、前記層間絶縁膜上と前記透孔から露出する第
    １配線との上に金属膜を形成する工程と、前記金属膜を
    前記透孔の側面に残して選択的に除去し前記第１層配線
    を露出させる工程と、前記露出させた第１層配線に電気
    的に接続する第２層配線を形成する工程と、を有するこ
    とを特徴とする多層配線体の製造方法。 ２、前記第１層配線を露出させる工程は、異方性エッチ
    ングにより行なわれることを特徴とする特許請求の範囲
    第１項記載の多層配線体の製造方法。 ３、前記絶縁膜はポリイミド系樹脂である特許請求の範
    囲第１項記載の多層配線体の製造方法。 ４、前記金属膜は前記第２層配線の配線材料と同一材料
    であることを特徴とする特許請求の範囲第１項記載の多
    層配線体の製造方法。 ５、前記金属膜の形成工程と、前記第１層配線を露出さ
    せる工程と、前記第２層配線を形成する工程とは、同一
    処理装置内で行なわれることを特徴とする特許請求の範
    囲第４項記載の多層配線体の製造方法。
JP61035161A 1986-02-21 1986-02-21 多層配線体の製造方法 Pending JPS62195148A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61035161A JPS62195148A (ja) 1986-02-21 1986-02-21 多層配線体の製造方法
KR870001383A KR870008382A (ko) 1986-02-21 1987-02-19 반도체장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61035161A JPS62195148A (ja) 1986-02-21 1986-02-21 多層配線体の製造方法

Publications (1)

Publication Number Publication Date
JPS62195148A true JPS62195148A (ja) 1987-08-27

Family

ID=12434150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61035161A Pending JPS62195148A (ja) 1986-02-21 1986-02-21 多層配線体の製造方法

Country Status (2)

Country Link
JP (1) JPS62195148A (ja)
KR (1) KR870008382A (ja)

Also Published As

Publication number Publication date
KR870008382A (ko) 1987-09-26

Similar Documents

Publication Publication Date Title
JPH04359518A (ja) 半導体装置の製造方法
JP2822430B2 (ja) 層間絶縁膜の形成方法
JPS62195148A (ja) 多層配線体の製造方法
JP3124446B2 (ja) 半導体装置の製造方法と半導体ウエハ構造
JP2874184B2 (ja) 半導体装置の製造方法
JPS62245650A (ja) 多層配線構造体の製造法
JPH01268150A (ja) 半導体装置
JPH04307737A (ja) 半導体装置の製造方法
JPH01155641A (ja) 半導体集積回路装置
JPH03248533A (ja) 半導体集積回路装置
JPS62249451A (ja) 多層配線構造体の製造法
JP2002313692A (ja) アライメントマーク
JPH04278543A (ja) 半導体装置及びその製造方法
JPS6193629A (ja) 半導体装置の製造方法
JP3641488B2 (ja) 多層配線構造の形成方法
JPH04279031A (ja) 半導体装置の製造方法
JPS62166547A (ja) 多層配線構造体の形成方法
JPH04356944A (ja) 半導体装置およびその製造方法
JPH01200649A (ja) 半導体装置の製造方法
JPH05160124A (ja) 付着層の除去方法
JPS61226958A (ja) 半導体装置およびその製造法
JPH0567609A (ja) 半導体装置の製造方法
JPH0680739B2 (ja) 半導体装置の製造方法
JPH02278731A (ja) 半導体装置の製造方法
JPS63257249A (ja) 半導体装置の製造方法