JPH04368123A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH04368123A JPH04368123A JP14438091A JP14438091A JPH04368123A JP H04368123 A JPH04368123 A JP H04368123A JP 14438091 A JP14438091 A JP 14438091A JP 14438091 A JP14438091 A JP 14438091A JP H04368123 A JPH04368123 A JP H04368123A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicide layer
- insulating film
- layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 230000008018 melting Effects 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 239000012298 atmosphere Substances 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 17
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 38
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置の製
造方法に関し、特に、多層配線を有する半導体集積回路
装置の製造方法に関する。
造方法に関し、特に、多層配線を有する半導体集積回路
装置の製造方法に関する。
【０００２】
【従来の技術】従来の多層配線を有する半導体集積回路
装置は層間絶縁膜として化学気相成長法により形成され
た絶縁膜が用いられている。そして、拡散層と上層配線
とを接続する開孔部は、ウェットエッチによる等方性エ
ッチとドライエッチによる異方性エッチを組合せた方法
が一般に用いられる。また、特に絶縁膜に、ホウ素を含
むリンシリケートグラス（ＢＰＳＧ）を用いた場合には
、接続孔開孔後熱処理して開孔部の角をリフローしなだ
らかにする方法が知られている。
装置は層間絶縁膜として化学気相成長法により形成され
た絶縁膜が用いられている。そして、拡散層と上層配線
とを接続する開孔部は、ウェットエッチによる等方性エ
ッチとドライエッチによる異方性エッチを組合せた方法
が一般に用いられる。また、特に絶縁膜に、ホウ素を含
むリンシリケートグラス（ＢＰＳＧ）を用いた場合には
、接続孔開孔後熱処理して開孔部の角をリフローしなだ
らかにする方法が知られている。
【０００３】一方、近年急速に進みつつある微細化・高
速化に対応して拡散層上に高融点金属のシリサイド層を
設け、拡散層抵抗やコンタクト抵抗等を低減するプロセ
スが用いられるようになっている。
速化に対応して拡散層上に高融点金属のシリサイド層を
設け、拡散層抵抗やコンタクト抵抗等を低減するプロセ
スが用いられるようになっている。
【０００４】図２（ａ），（ｂ）は従来の半導体集積回
路装置の製造方法を説明するための工程順に示した半導
体チップの断面図である。
路装置の製造方法を説明するための工程順に示した半導
体チップの断面図である。
【０００５】まず、図２（ａ）に示すように、シリコン
基板１に設けた拡散層２の表面にチタンシリサイド層３
を形成し、チタンシリサイド層３を含む表面にＢＰＳＧ
膜５を形成し、ＢＰＳＧ膜５の上に設けてフォトリソグ
ラフィ技術によりパターニングしたフォトレジスト膜を
マスクとしてバッファードフッ酸等のエッチング液によ
る等方性エッチとＣＦ４ 系のガスを用いたドライエッ
チの組合せにより、高融点金属シリサイド層に達する開
孔部７を形成し、フォトレジスト膜を剥離する。
基板１に設けた拡散層２の表面にチタンシリサイド層３
を形成し、チタンシリサイド層３を含む表面にＢＰＳＧ
膜５を形成し、ＢＰＳＧ膜５の上に設けてフォトリソグ
ラフィ技術によりパターニングしたフォトレジスト膜を
マスクとしてバッファードフッ酸等のエッチング液によ
る等方性エッチとＣＦ４ 系のガスを用いたドライエッ
チの組合せにより、高融点金属シリサイド層に達する開
孔部７を形成し、フォトレジスト膜を剥離する。
【０００６】次に、図２（ｂ）に示すように、窒素雰囲
気中にて、８００℃の熱処理を行いＢＰＳＧ膜５をリフ
ローし、開孔部７の上端になだらかなテーパを設け、開
孔部７を含む表面に配線金属としてアルミニウム層をス
パッタリング法により形成し、フォトリソグラフィ技術
によりパターニングしてアルミニウム配線８を形成する
。
気中にて、８００℃の熱処理を行いＢＰＳＧ膜５をリフ
ローし、開孔部７の上端になだらかなテーパを設け、開
孔部７を含む表面に配線金属としてアルミニウム層をス
パッタリング法により形成し、フォトリソグラフィ技術
によりパターニングしてアルミニウム配線８を形成する
。
【０００７】
【発明が解決しようとする課題】この、従来の半導体集
積回路装置の製造方法は、拡散層上に形成された、高融
点金属のシリサイド層が露出したまま、８００℃の窒素
雰囲気中にさらされるため、酸素の巻き込み等に起因し
てシリサイド層の表面が酸化され、図２（ｂ）に示すよ
うに酸化膜９が形成されることがある。この酸化膜９は
、配線金属層堆積前のバッファードフッ酸等による前処
理によっても完全に除去できず、拡散層と配線との間の
コンタクト不良を発生させるという問題点がある。
積回路装置の製造方法は、拡散層上に形成された、高融
点金属のシリサイド層が露出したまま、８００℃の窒素
雰囲気中にさらされるため、酸素の巻き込み等に起因し
てシリサイド層の表面が酸化され、図２（ｂ）に示すよ
うに酸化膜９が形成されることがある。この酸化膜９は
、配線金属層堆積前のバッファードフッ酸等による前処
理によっても完全に除去できず、拡散層と配線との間の
コンタクト不良を発生させるという問題点がある。
【０００８】また、上述した８００℃の熱処理を行わな
い場合には、図２（ａ）に示すように、開孔部７の上端
に生じた角により、スパッタされた配線金属のカバレー
ジが悪化し配線の断線を生ずるという問題点がある。
い場合には、図２（ａ）に示すように、開孔部７の上端
に生じた角により、スパッタされた配線金属のカバレー
ジが悪化し配線の断線を生ずるという問題点がある。
【０００９】
【課題を解決するための手段】本発明の半導体集積回路
装置の製造方法は、半導体基板上に設けた拡散層の表面
に高融点金属シリサイド層を形成し前記高融点金属シリ
サイド層を含む表面に第１の絶縁膜及びリフロー性を有
する第２の絶縁膜を順次堆積して設ける工程と、前記第
２の絶縁膜を選択的にエッチングして開孔部を設ける工
程と、不活性ガス雰囲気中で熱処理し前記第２の絶縁膜
をリフローさせ前記開孔部の上端をなだらかにする工程
と、前記第２の絶縁膜をマスクとして前記第１の絶縁膜
をエッチング除去し前記高融点金属シリサイド層の表面
を露出させる工程とを含んで構成される。
装置の製造方法は、半導体基板上に設けた拡散層の表面
に高融点金属シリサイド層を形成し前記高融点金属シリ
サイド層を含む表面に第１の絶縁膜及びリフロー性を有
する第２の絶縁膜を順次堆積して設ける工程と、前記第
２の絶縁膜を選択的にエッチングして開孔部を設ける工
程と、不活性ガス雰囲気中で熱処理し前記第２の絶縁膜
をリフローさせ前記開孔部の上端をなだらかにする工程
と、前記第２の絶縁膜をマスクとして前記第１の絶縁膜
をエッチング除去し前記高融点金属シリサイド層の表面
を露出させる工程とを含んで構成される。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１（ａ）〜（ｄ）は本発明の一実施例を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
【００１２】まず、図１（ａ）に示すように、Ｐ型シリ
コン基板１に設けたＮ型拡散層２の表面にチタンシリサ
イド層３を設け、チタンシリサイド層３を含む表面に化
学気相成長法（以下ＣＶＤ法と記す）により窒化シリコ
ン膜４を０．１μｍの厚さに堆積する。次に、ＣＶＤ法
によりＢＰＳＧ膜５を０．５μｍの厚さに堆積し、ＢＰ
ＳＧ膜５の上にフォトレジスト膜６を塗布してフォトリ
ソグラフィ技術によりパターニングする。次に、フォト
レジスト膜６をマスクとしてＨＦ系のエッチング液によ
る等方性エッチングと、ＣＦ４ 系のガスプラズマによ
る異方性エッチングを連続して行うことにより、ＢＰＳ
Ｇ膜５に開孔部７を形成し、少なくとも窒化シリコン膜
４の膜厚の一部を開孔部７に残す。
コン基板１に設けたＮ型拡散層２の表面にチタンシリサ
イド層３を設け、チタンシリサイド層３を含む表面に化
学気相成長法（以下ＣＶＤ法と記す）により窒化シリコ
ン膜４を０．１μｍの厚さに堆積する。次に、ＣＶＤ法
によりＢＰＳＧ膜５を０．５μｍの厚さに堆積し、ＢＰ
ＳＧ膜５の上にフォトレジスト膜６を塗布してフォトリ
ソグラフィ技術によりパターニングする。次に、フォト
レジスト膜６をマスクとしてＨＦ系のエッチング液によ
る等方性エッチングと、ＣＦ４ 系のガスプラズマによ
る異方性エッチングを連続して行うことにより、ＢＰＳ
Ｇ膜５に開孔部７を形成し、少なくとも窒化シリコン膜
４の膜厚の一部を開孔部７に残す。
【００１３】次に、図１（ｂ）に示すように、フォトレ
ジスト膜６を除去した後、８００℃の窒素雰囲気中にお
いて２０分間の熱処理を施し、リフロー性を有するＢＰ
ＳＧ膜５の開孔部７上端の角がとれ、開孔部７はなだら
かなテーパを有する形状となる。
ジスト膜６を除去した後、８００℃の窒素雰囲気中にお
いて２０分間の熱処理を施し、リフロー性を有するＢＰ
ＳＧ膜５の開孔部７上端の角がとれ、開孔部７はなだら
かなテーパを有する形状となる。
【００１４】次に、図１（ｃ）に示すように、ＢＰＳＧ
膜５をマスクとして窒化シリコン膜４を、エッチングし
、チタンシリサイド層３の表面を露出させる。
膜５をマスクとして窒化シリコン膜４を、エッチングし
、チタンシリサイド層３の表面を露出させる。
【００１５】次に、図１（ｄ）に示すように、開孔部７
を含む表面に配線金属としてアルミニウム層をスパッタ
リング法により堆積し、選択的にパターニングしてアル
ミニウム配線８を形成する。
を含む表面に配線金属としてアルミニウム層をスパッタ
リング法により堆積し、選択的にパターニングしてアル
ミニウム配線８を形成する。
【００１６】本実施例によればＢＰＳＧ膜５の開孔後の
リフロー時に、拡散層２上に形成されたチタンシリサイ
ド層３が露出していないため、酸素等の巻き込みが生じ
た場合にもチタンシリサイド層３の表面が酸化されるこ
とがなく、従って、上層配線形成時にも導通不良を生ず
ることがない。また、開孔されたＢＰＳＧ膜５がリフロ
ーによりテーパを有する形状となり、上層配線のカバレ
ージも良好に確保される。
リフロー時に、拡散層２上に形成されたチタンシリサイ
ド層３が露出していないため、酸素等の巻き込みが生じ
た場合にもチタンシリサイド層３の表面が酸化されるこ
とがなく、従って、上層配線形成時にも導通不良を生ず
ることがない。また、開孔されたＢＰＳＧ膜５がリフロ
ーによりテーパを有する形状となり、上層配線のカバレ
ージも良好に確保される。
【００１７】なお、ここで、ＢＰＳＧ膜５に開孔部７を
設けてリフローを行った後、ＢＰＳＧ膜５と窒化シリコ
ン膜４が同一のエッチングレートを有するガス条件にて
ＢＰＳＧ膜５をマスクとして、エッチングを行い、窒化
シリコン膜４に開孔部を設けることにより、ＢＰＳＧ膜
５の膜厚が軽減され、コンタクトホールのアスペクト比
が改善されアルミニウム配線８の段差カバレージを更に
改善することが可能になる。
設けてリフローを行った後、ＢＰＳＧ膜５と窒化シリコ
ン膜４が同一のエッチングレートを有するガス条件にて
ＢＰＳＧ膜５をマスクとして、エッチングを行い、窒化
シリコン膜４に開孔部を設けることにより、ＢＰＳＧ膜
５の膜厚が軽減され、コンタクトホールのアスペクト比
が改善されアルミニウム配線８の段差カバレージを更に
改善することが可能になる。
【００１８】
【発明の効果】以上説明したように本発明は、開孔され
た層間絶縁膜のリフロー時に、拡散層上に設けた高融点
金属シリサイド層が絶縁膜により覆われているため、高
融点金属シリサイド層の表面が酸化されることなく、上
層配線との間に良好なコンタクトを形成できるという効
果を有する。
た層間絶縁膜のリフロー時に、拡散層上に設けた高融点
金属シリサイド層が絶縁膜により覆われているため、高
融点金属シリサイド層の表面が酸化されることなく、上
層配線との間に良好なコンタクトを形成できるという効
果を有する。
【図１】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図。
した半導体チップの断面図。
【図２】従来の半導体集積回路装置の製造方法を説明す
るための工程順に示した半導体チップの断面図。
るための工程順に示した半導体チップの断面図。
１ シリコン基板
２ 拡散層
３ チタンシリサイド層
４ 窒化シリコン膜
５ ＢＰＳＧ膜
６ フォトレジスト膜
７ 開孔部
８ アルミニウム配線
９ 酸化膜
Claims (1)
- 【請求項１】 半導体基板上に設けた拡散層の表面に
高融点金属シリサイド層を形成し前記高融点金属シリサ
イド層を含む表面に第１の絶縁膜及びリフロー性を有す
る第２の絶縁膜を順次堆積して設ける工程と、前記第２
の絶縁膜を選択的にエッチングして開孔部を設ける工程
と、不活性ガス雰囲気中で熱処理し前記第２の絶縁膜を
リフローさせ前記開孔部の上端をなだらかにする工程と
、前記第２の絶縁膜をマスクとして前記第１の絶縁膜を
エッチング除去し前記高融点金属シリサイド層の表面を
露出させる工程とを含むことを特徴とする半導体集積回
路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14438091A JPH04368123A (ja) | 1991-06-17 | 1991-06-17 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14438091A JPH04368123A (ja) | 1991-06-17 | 1991-06-17 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04368123A true JPH04368123A (ja) | 1992-12-21 |
Family
ID=15360786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14438091A Pending JPH04368123A (ja) | 1991-06-17 | 1991-06-17 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04368123A (ja) |
-
1991
- 1991-06-17 JP JP14438091A patent/JPH04368123A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| JPH04368123A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08124926A (ja) | 配線の形成方法 | |
| JP2005142330A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH01300543A (ja) | 半導体装置の製造方法 | |
| JP2906489B2 (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63253647A (ja) | 半導体装置 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JP2000277522A (ja) | 半導体装置とその製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPH01155641A (ja) | 半導体集積回路装置 | |
| KR100458589B1 (ko) | 반도체 소자 제조 방법 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH05308068A (ja) | 半導体装置の製造方法 | |
| JPH0555389A (ja) | 半導体装置の製造方法 | |
| JPH03155635A (ja) | 半導体装置の製造方法 | |
| JPH06196433A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0232537A (ja) | 半導体装置の製造方法 | |
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JP2001176961A (ja) | 半導体装置及び製造方法 |