JPH06196433A - 半導体装置のコンタクトホール形成方法 - Google Patents
半導体装置のコンタクトホール形成方法Info
- Publication number
- JPH06196433A JPH06196433A JP34426892A JP34426892A JPH06196433A JP H06196433 A JPH06196433 A JP H06196433A JP 34426892 A JP34426892 A JP 34426892A JP 34426892 A JP34426892 A JP 34426892A JP H06196433 A JPH06196433 A JP H06196433A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- forming
- film
- insulating film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホール開口端部の角張りを無く
し、配線加工しやすいコンタクトホールを提供するこ
と。 【構成】 コンタクトホール形成予定領域５に、まず、
ＢＰＳＧ膜４を薄く形成した後リフローし、更にＴＥＯ
Ｓ酸化膜９を薄く堆積させるコンタクトホール側面の下
地を形成しておく。その上でＢＰＳＧ膜１０を堆積した
後、このＢＰＳＧ膜１０及びその下地層（ＴＥＯＳ酸化
膜等）に基板１に通じるコンタクトホール１２を形成す
る。この時点でのコンタクトホールの開口端部は角張っ
ているが、その後、ＢＰＳＧ膜１０のみが除去され、Ｔ
ＥＯＳ酸化膜９がコンタクトホール１２の側面として露
出するため、コンタクトホール１２の開口端部の角張り
が解消される。
し、配線加工しやすいコンタクトホールを提供するこ
と。 【構成】 コンタクトホール形成予定領域５に、まず、
ＢＰＳＧ膜４を薄く形成した後リフローし、更にＴＥＯ
Ｓ酸化膜９を薄く堆積させるコンタクトホール側面の下
地を形成しておく。その上でＢＰＳＧ膜１０を堆積した
後、このＢＰＳＧ膜１０及びその下地層（ＴＥＯＳ酸化
膜等）に基板１に通じるコンタクトホール１２を形成す
る。この時点でのコンタクトホールの開口端部は角張っ
ているが、その後、ＢＰＳＧ膜１０のみが除去され、Ｔ
ＥＯＳ酸化膜９がコンタクトホール１２の側面として露
出するため、コンタクトホール１２の開口端部の角張り
が解消される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
にコンタクトホールを形成する技術に関する。
にコンタクトホールを形成する技術に関する。
【０００２】
【従来の技術】半導体装置の微細化に従い、半導体基板
と導電層、又は複数の導電層間を接続するためのコンタ
クトホールの径も縮小され、それに伴い、コンタクトホ
ール形成のためのエッチング方法も、ウェットエッチン
グのような等方性から加工精度の高いＲＩＥ（Reactive
Ion Etching）のような異方性のものが用いられるよう
になっている。
と導電層、又は複数の導電層間を接続するためのコンタ
クトホールの径も縮小され、それに伴い、コンタクトホ
ール形成のためのエッチング方法も、ウェットエッチン
グのような等方性から加工精度の高いＲＩＥ（Reactive
Ion Etching）のような異方性のものが用いられるよう
になっている。
【０００３】しかしながら、このような異方性エッチン
グを用いてコンタクトホールを形成した場合、ホールの
開口端部が角張ってしまい、ステップカバレッジが悪く
なる問題が生じる。
グを用いてコンタクトホールを形成した場合、ホールの
開口端部が角張ってしまい、ステップカバレッジが悪く
なる問題が生じる。
【０００４】そこで、コンタクトホールの開口端部の角
を取るようにする技術が、例えば特開平３−１４２８２
７号公報（Ｈ０１Ｌ２１／２８）に示されており、これ
を図３に基づいて説明する。
を取るようにする技術が、例えば特開平３−１４２８２
７号公報（Ｈ０１Ｌ２１／２８）に示されており、これ
を図３に基づいて説明する。
【０００５】図３はＤＲＡＭのビット線を接続するため
のコンタクトホールの形成過程を示す断面図である。
のコンタクトホールの形成過程を示す断面図である。
【０００６】まず、図３Ａにおいて、コンタクトホ−ル
形成予定領域５１を含む基板上面にＣＶＤ法によって層
間絶縁膜としてのＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）からなる層間絶縁膜５
２を厚く堆積させ、更にリフロー、エッチバック処理し
て上面を平坦化させる。更に、このＢＰＳＧ膜５２の上
に、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌ
ｉｃａｔｅ、テトラエトキシシラン、Ｓｉ（ＯＣ2 Ｈ
5 ）4 ）絶縁膜５３を堆積し、その上に、レジスト５４
によりコンタクトホールのパターニングを施す。
形成予定領域５１を含む基板上面にＣＶＤ法によって層
間絶縁膜としてのＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）からなる層間絶縁膜５
２を厚く堆積させ、更にリフロー、エッチバック処理し
て上面を平坦化させる。更に、このＢＰＳＧ膜５２の上
に、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌ
ｉｃａｔｅ、テトラエトキシシラン、Ｓｉ（ＯＣ2 Ｈ
5 ）4 ）絶縁膜５３を堆積し、その上に、レジスト５４
によりコンタクトホールのパターニングを施す。
【０００７】次に、図３Ｂにおいて、前記レジスト５４
をマスクとして、ウェットエッチング法により前記ＴＥ
ＯＳ膜５３を除去し、更に図３ＣにおいてＲＩＥ法によ
り基板に通じるコンタクトホール５５を形成する。この
時、コンタクトホール５５の開口端部には、ウェットエ
ッチングによるアンダーカット作用で、球面状の凹所５
６が形成される。
をマスクとして、ウェットエッチング法により前記ＴＥ
ＯＳ膜５３を除去し、更に図３ＣにおいてＲＩＥ法によ
り基板に通じるコンタクトホール５５を形成する。この
時、コンタクトホール５５の開口端部には、ウェットエ
ッチングによるアンダーカット作用で、球面状の凹所５
６が形成される。
【０００８】
【発明が解決しようとする課題】従来例にあっては、凹
所５６によりコンタクトホール５５の開口端部の角張り
具合が軽減されてはいるが、依然として凹所５６の端部
に角が残っており、この部分においてステップカバレッ
ジが低下する危惧がある。
所５６によりコンタクトホール５５の開口端部の角張り
具合が軽減されてはいるが、依然として凹所５６の端部
に角が残っており、この部分においてステップカバレッ
ジが低下する危惧がある。
【０００９】本発明は、斯かる問題点に鑑み、半導体装
置のコンタクトホール形成方法に関し、ステップカバレ
ッジ性の良好なコンタクトホールを形成することを目的
とする。
置のコンタクトホール形成方法に関し、ステップカバレ
ッジ性の良好なコンタクトホールを形成することを目的
とする。
【００１０】
【課題を解決するための手段】本発明における半導体装
置のコンタクトホール形成方法は、半導体基板上のコン
タクトホール形成予定領域に第１の絶縁膜を薄く形成し
リフロー処理する工程と、或るエッチング溶液に対し前
記第１の絶縁膜よりもエッチング速度の速い第２の膜を
前記第１の絶縁膜の上に形成する工程と、前記コンタク
トホール形成予定領域の上にコンタクトホール形成用の
パターンを形成する工程と、このパターンをマスクとし
てコンタクトホールを形成する工程と、前記パターンを
除去した後、前記エッチング溶液を用いて前記コンタク
トホール形成予定領域に残った前記第２の膜を除去する
工程とを行うものである。
置のコンタクトホール形成方法は、半導体基板上のコン
タクトホール形成予定領域に第１の絶縁膜を薄く形成し
リフロー処理する工程と、或るエッチング溶液に対し前
記第１の絶縁膜よりもエッチング速度の速い第２の膜を
前記第１の絶縁膜の上に形成する工程と、前記コンタク
トホール形成予定領域の上にコンタクトホール形成用の
パターンを形成する工程と、このパターンをマスクとし
てコンタクトホールを形成する工程と、前記パターンを
除去した後、前記エッチング溶液を用いて前記コンタク
トホール形成予定領域に残った前記第２の膜を除去する
工程とを行うものである。
【００１１】また、本発明における半導体装置のコンタ
クトホール形成方法は、半導体基板上のコンタクトホー
ル形成予定領域に第１の絶縁膜を薄く形成しリフロー処
理する工程と、この第１の絶縁膜の上に第３の絶縁膜を
形成する工程と、或るエッチング溶液に対し前記第３の
絶縁膜よりもエッチング速度の速い第２の膜を前記第３
の絶縁膜の上に形成する工程と、前記コンタクトホール
形成予定領域の上にコンタクトホール形成用のパターン
を形成する工程と、このパターンをマスクとしてコンタ
クトホールを形成する工程と、前記パターンを除去した
後、前記エッチング溶液を用いて前記コンタクトホール
形成予定領域に残った前記第２の膜を除去する工程とを
行うものである。
クトホール形成方法は、半導体基板上のコンタクトホー
ル形成予定領域に第１の絶縁膜を薄く形成しリフロー処
理する工程と、この第１の絶縁膜の上に第３の絶縁膜を
形成する工程と、或るエッチング溶液に対し前記第３の
絶縁膜よりもエッチング速度の速い第２の膜を前記第３
の絶縁膜の上に形成する工程と、前記コンタクトホール
形成予定領域の上にコンタクトホール形成用のパターン
を形成する工程と、このパターンをマスクとしてコンタ
クトホールを形成する工程と、前記パターンを除去した
後、前記エッチング溶液を用いて前記コンタクトホール
形成予定領域に残った前記第２の膜を除去する工程とを
行うものである。
【００１２】
【作用】即ち、コンタクトホール形成予定領域に、ま
ず、第１の絶縁膜を薄く形成し更にリフローすることに
より、コンタクトホール側面の下地を形成しておく。そ
の上で第２の膜を形成した後、この第２の膜及びその下
地絶縁膜（第１の絶縁膜等）に基板又は下地導電層に通
じるコンタクトホールを形成する。この時点でのコンタ
クトホールの開口端部は角張っているが、その後、第２
の膜のみが除去され、第１の絶縁膜がコンタクトホール
の側面として露出するため、コンタクトホールの開口端
部の角張りが解消される。
ず、第１の絶縁膜を薄く形成し更にリフローすることに
より、コンタクトホール側面の下地を形成しておく。そ
の上で第２の膜を形成した後、この第２の膜及びその下
地絶縁膜（第１の絶縁膜等）に基板又は下地導電層に通
じるコンタクトホールを形成する。この時点でのコンタ
クトホールの開口端部は角張っているが、その後、第２
の膜のみが除去され、第１の絶縁膜がコンタクトホール
の側面として露出するため、コンタクトホールの開口端
部の角張りが解消される。
【００１３】また、請求項２の発明にあっては、第１の
絶縁層の上に更に第３の絶縁層を形成し、これをコンタ
クトホールの側面として利用するため、第１の絶縁膜の
材質としてリフロー特性のみを考慮すればよく、第２の
膜とのエッチング選択比は考慮しなくてよい。
絶縁層の上に更に第３の絶縁層を形成し、これをコンタ
クトホールの側面として利用するため、第１の絶縁膜の
材質としてリフロー特性のみを考慮すればよく、第２の
膜とのエッチング選択比は考慮しなくてよい。
【００１４】
【実施例】本発明の実施例を図面に基づいて説明する。
図１は本発明の第１実施例においてスタック型キャパシ
タのビット線を基板に接続するためのコンタクトホール
の形成過程を示す断面図である。
図１は本発明の第１実施例においてスタック型キャパシ
タのビット線を基板に接続するためのコンタクトホール
の形成過程を示す断面図である。
【００１５】まず、図１Ａの通り、単結晶シリコン基板
１の上に通常の方法でスタック型キャパシタ２を形成
し、その上にＴＥＯＳ酸化膜３を減圧ＣＶＤ法により約
２０００Å堆積させる。更にその上に、層間絶縁膜とし
てのＢＰＳＧ膜４をプラズマＣＶＤ法により５００Å堆
積させた後、基板を加熱炉内に入れ、酸素雰囲気中、温
度９００℃で１０分間リフロー処理を行い、ＢＰＳＧ膜
４の表面を平坦化させる。すると、コンタクトホール形
成予定領域５に、ＢＰＳＧ膜４からなる深さ方向に縮小
するテーパが形成される。
１の上に通常の方法でスタック型キャパシタ２を形成
し、その上にＴＥＯＳ酸化膜３を減圧ＣＶＤ法により約
２０００Å堆積させる。更にその上に、層間絶縁膜とし
てのＢＰＳＧ膜４をプラズマＣＶＤ法により５００Å堆
積させた後、基板を加熱炉内に入れ、酸素雰囲気中、温
度９００℃で１０分間リフロー処理を行い、ＢＰＳＧ膜
４の表面を平坦化させる。すると、コンタクトホール形
成予定領域５に、ＢＰＳＧ膜４からなる深さ方向に縮小
するテーパが形成される。
【００１６】次に、図１Ｂの通り、前記ＢＰＳＧ膜４の
上にシリコン酸化膜６(O3-TEOS-NSG)を常圧ＣＶＤ法に
より厚く堆積し、異方性全面エッチバック処理を経て、
基板１の表面を平坦化させる。更に、コンタクトホール
形成予定領域５の上に、フォトレジスト７のパターンを
形成する。
上にシリコン酸化膜６(O3-TEOS-NSG)を常圧ＣＶＤ法に
より厚く堆積し、異方性全面エッチバック処理を経て、
基板１の表面を平坦化させる。更に、コンタクトホール
形成予定領域５の上に、フォトレジスト７のパターンを
形成する。
【００１７】そして、図１Ｃの通り、前記レジスト７を
マスクとしてＲＩＥ法により基板１に通じるコンタクト
ホール８を形成する。
マスクとしてＲＩＥ法により基板１に通じるコンタクト
ホール８を形成する。
【００１８】最後に、レジスト７を除去した後、フッ酸
（H2O:HF:NH4F=81:1.8:17）を用いて基板表面をウェッ
トエッチングする。この時、下表１の通り前記シリコン
酸化膜６は前記ＢＰＳＧ膜４に比べてエッチング速度が
速いので、シリコン酸化膜６が除去された時点でエッチ
ングを終了すると、図１Ｄの通り、前記ＢＰＳＧ膜４が
残り、コンタクトホール８内面に滑らかなテーパが形成
される。
（H2O:HF:NH4F=81:1.8:17）を用いて基板表面をウェッ
トエッチングする。この時、下表１の通り前記シリコン
酸化膜６は前記ＢＰＳＧ膜４に比べてエッチング速度が
速いので、シリコン酸化膜６が除去された時点でエッチ
ングを終了すると、図１Ｄの通り、前記ＢＰＳＧ膜４が
残り、コンタクトホール８内面に滑らかなテーパが形成
される。
【００１９】
【表１】
【００２０】尚、この実施例ではＢＰＳＧ膜４とシリコ
ン酸化膜６とを用いて説明したが、この組み合わせ以外
にも、要は或るエッチング溶液に対し、前者よりも後者
のほうがエッチング速度の速いものであればよい。
ン酸化膜６とを用いて説明したが、この組み合わせ以外
にも、要は或るエッチング溶液に対し、前者よりも後者
のほうがエッチング速度の速いものであればよい。
【００２１】次に、図２は本発明の第２実施例において
スタック型キャパシタのビット線を基板に接続するため
のコンタクトホールの形成過程を示す断面図である。
スタック型キャパシタのビット線を基板に接続するため
のコンタクトホールの形成過程を示す断面図である。
【００２２】まず、図２Ａの通り、単結晶シリコン基板
１の上に通常の方法でスタック型キャパシタ２を形成
し、その上にＴＥＯＳ酸化膜３を減圧ＣＶＤ法により約
２０００Å堆積させる。更にその上に、層間絶縁膜とし
てのＢＰＳＧ膜４をプラズマＣＶＤ法により５００Å堆
積させた後、基板を加熱炉内に入れ、酸素雰囲気中、温
度９００℃で１０分間リフロー処理を行い、ＢＰＳＧ膜
４の表面を平坦化させる。すると、コンタクトホール形
成予定領域５にＢＰＳＧ膜４からなる深さ方向に縮小す
るテーパが形成される。
１の上に通常の方法でスタック型キャパシタ２を形成
し、その上にＴＥＯＳ酸化膜３を減圧ＣＶＤ法により約
２０００Å堆積させる。更にその上に、層間絶縁膜とし
てのＢＰＳＧ膜４をプラズマＣＶＤ法により５００Å堆
積させた後、基板を加熱炉内に入れ、酸素雰囲気中、温
度９００℃で１０分間リフロー処理を行い、ＢＰＳＧ膜
４の表面を平坦化させる。すると、コンタクトホール形
成予定領域５にＢＰＳＧ膜４からなる深さ方向に縮小す
るテーパが形成される。
【００２３】次に、図２Ｂの通り、前記ＢＰＳＧ膜４の
上に減圧ＣＶＤ法によりＴＥＯＳ酸化膜９を３０００Å
堆積させた後、再びＢＰＳＧ膜１０を厚く堆積し、リフ
ロー処理、異方性全面エッチバック処理を経て、基板１
の表面を平坦化させる。更に、コンタクトホール形成予
定領域５の上に、フォトレジスト１１のパターンを形成
する。
上に減圧ＣＶＤ法によりＴＥＯＳ酸化膜９を３０００Å
堆積させた後、再びＢＰＳＧ膜１０を厚く堆積し、リフ
ロー処理、異方性全面エッチバック処理を経て、基板１
の表面を平坦化させる。更に、コンタクトホール形成予
定領域５の上に、フォトレジスト１１のパターンを形成
する。
【００２４】そして、図２Ｃの通り、前記レジスト１１
をマスクとしてＲＩＥ法により基板１に通じるコンタク
トホール１２を形成する。
をマスクとしてＲＩＥ法により基板１に通じるコンタク
トホール１２を形成する。
【００２５】最後に、レジスト１１を除去した後、フッ
酸（H2O:HF:CH3COOH=50:1:5）を用いて基板表面をウェ
ットエッチングする。この時、前記ＢＰＳＧ膜１０は前
記ＴＥＯＳ酸化膜９に比べて下表２の通りエッチング速
度が速いので、ＢＰＳＧ膜１０が除去された時点でエッ
チングを終了すると、図２Ｄの通り、前記ＴＥＯＳ酸化
膜９が残り、コンタクトホール１２内面に滑らかなテー
パが形成される。
酸（H2O:HF:CH3COOH=50:1:5）を用いて基板表面をウェ
ットエッチングする。この時、前記ＢＰＳＧ膜１０は前
記ＴＥＯＳ酸化膜９に比べて下表２の通りエッチング速
度が速いので、ＢＰＳＧ膜１０が除去された時点でエッ
チングを終了すると、図２Ｄの通り、前記ＴＥＯＳ酸化
膜９が残り、コンタクトホール１２内面に滑らかなテー
パが形成される。
【００２６】
【表２】
【００２７】尚、この実施例ではＴＥＯＳ酸化膜９とＢ
ＰＳＧ膜１０とを用いて説明したが、第１実施例同様、
この組み合わせ以外にも、要は或るエッチング溶液に対
し、前者よりも後者のほうがエッチング速度の速いもの
であればよい。
ＰＳＧ膜１０とを用いて説明したが、第１実施例同様、
この組み合わせ以外にも、要は或るエッチング溶液に対
し、前者よりも後者のほうがエッチング速度の速いもの
であればよい。
【００２８】また、前記第１及び第２実施例では最後に
ウェットエッチングを行ったが、ドライエッチングでも
よいのは勿論である。参考までに、プラズマエッチング
を行ったときの各材料のエッチング速度を下表３に示
す。
ウェットエッチングを行ったが、ドライエッチングでも
よいのは勿論である。参考までに、プラズマエッチング
を行ったときの各材料のエッチング速度を下表３に示
す。
【００２９】
【表３】
【００３０】
【発明の効果】本発明にあっては、コンタクトホールの
開口端部の角張りを軽減し、テーパ形状のコンタクトホ
ールを形成することができるので、その後の配線加工を
作業性良く行うことができる。
開口端部の角張りを軽減し、テーパ形状のコンタクトホ
ールを形成することができるので、その後の配線加工を
作業性良く行うことができる。
【００３１】特に、請求項２の発明にあっては、第１の
絶縁層の上に更に第３の絶縁層を形成し、これをコンタ
クトホールの側面として利用するため、第１の絶縁膜の
材質としてリフロー特性のみを考慮すればよく、第２の
絶縁膜とのエッチング選択比は考慮しなくてよい。従っ
て、材料選定等の自由度を向上させることができる。
絶縁層の上に更に第３の絶縁層を形成し、これをコンタ
クトホールの側面として利用するため、第１の絶縁膜の
材質としてリフロー特性のみを考慮すればよく、第２の
絶縁膜とのエッチング選択比は考慮しなくてよい。従っ
て、材料選定等の自由度を向上させることができる。
【図１】本発明の第１実施例におけるコンタクトホール
の形成過程を示す断面図である。
の形成過程を示す断面図である。
【図２】本発明の第１実施例におけるコンタクトホール
の形成過程を示す断面図である。
の形成過程を示す断面図である。
【図３】従来例におけるコンタクトホールの形成過程を
示す断面図である。
示す断面図である。
１ 単結晶シリコン基板（半導体基板） ４ ＢＰＳＧ膜（第１の絶縁膜） ５ コンタクトホール形成予定領域 ６ シリコン酸化膜（第２の膜） ７ レジストパターン ８、１２ コンタクトホール ９ ＴＥＯＳ酸化膜（第３の絶縁膜） １０ ＢＰＳＧ膜（第２の絶縁膜）
Claims (2)
- 【請求項１】 半導体基板上のコンタクトホール形成予
定領域に第１の絶縁膜を薄く形成しリフロー処理する工
程と、或るエッチング溶液に対し前記第１の絶縁膜より
もエッチング速度の速い第２の膜を前記第１の絶縁膜の
上に形成する工程と、前記コンタクトホール形成予定領
域の上にコンタクトホール形成用のパターンを形成する
工程と、このパターンをマスクとしてコンタクトホール
を形成する工程と、前記パターンを除去した後、前記エ
ッチング溶液を用いて前記コンタクトホール形成予定領
域に残った前記第２の膜を除去する工程とを行うことを
特徴とした半導体装置のコンタクトホール形成方法。 - 【請求項２】 半導体基板上のコンタクトホール形成予
定領域に第１の絶縁膜を薄く形成しリフロー処理する工
程と、この第１の絶縁膜の上に第３の絶縁膜を形成する
工程と、或るエッチング溶液に対し前記第３の絶縁膜よ
りもエッチング速度の速い第２の膜を前記第３の絶縁膜
の上に形成する工程と、前記コンタクトホール形成予定
領域の上にコンタクトホール形成用のパターンを形成す
る工程と、このパターンをマスクとしてコンタクトホー
ルを形成する工程と、前記パターンを除去した後、前記
エッチング溶液を用いて前記コンタクトホール形成予定
領域に残った前記第２の膜を除去する工程とを行うこと
を特徴とした半導体装置のコンタクトホール形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34426892A JPH06196433A (ja) | 1992-12-24 | 1992-12-24 | 半導体装置のコンタクトホール形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34426892A JPH06196433A (ja) | 1992-12-24 | 1992-12-24 | 半導体装置のコンタクトホール形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196433A true JPH06196433A (ja) | 1994-07-15 |
Family
ID=18367925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34426892A Pending JPH06196433A (ja) | 1992-12-24 | 1992-12-24 | 半導体装置のコンタクトホール形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196433A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298283B1 (ko) * | 1997-09-22 | 2001-08-07 | 가네꼬 히사시 | 반도체장치및그제조방법 |
| KR100365762B1 (ko) * | 1995-11-06 | 2003-03-03 | 주식회사 하이닉스반도체 | 반도체소자의콘택스페이서형성방법 |
-
1992
- 1992-12-24 JP JP34426892A patent/JPH06196433A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100365762B1 (ko) * | 1995-11-06 | 2003-03-03 | 주식회사 하이닉스반도체 | 반도체소자의콘택스페이서형성방법 |
| KR100298283B1 (ko) * | 1997-09-22 | 2001-08-07 | 가네꼬 히사시 | 반도체장치및그제조방법 |
| US6479853B2 (en) | 1997-09-22 | 2002-11-12 | Nec Corporation | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH0135495B2 (ja) | ||
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US5950104A (en) | Contact process using Y-contact etching | |
| EP0406025A2 (en) | Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness | |
| US6278189B1 (en) | High density integrated circuits using tapered and self-aligned contacts | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH06196433A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2008124399A (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JP2692918B2 (ja) | 半導体装置の製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| JP2699644B2 (ja) | 半導体装置の製造方法 | |
| JPS63296353A (ja) | コンタクトホ−ル形成方法 | |
| JPH10144787A (ja) | 半導体装置及びその製造方法 | |
| JPH1174355A (ja) | 半導体装置の製造方法 | |
| JP3003804B2 (ja) | 半導体装置の製造方法 | |
| JPH03297134A (ja) | パターン形成方法 | |
| JPH04144231A (ja) | 半導体装置の製造方法 | |
| JPH04369854A (ja) | 半導体装置及びその製造方法 |