JPH04369854A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH04369854A
JPH04369854A JP14608291A JP14608291A JPH04369854A JP H04369854 A JPH04369854 A JP H04369854A JP 14608291 A JP14608291 A JP 14608291A JP 14608291 A JP14608291 A JP 14608291A JP H04369854 A JPH04369854 A JP H04369854A
Authority
JP
Japan
Prior art keywords
film
contact
oxide film
phosphorus
bpsg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14608291A
Other languages
English (en)
Inventor
Kenji Aoki
健二 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP14608291A priority Critical patent/JPH04369854A/ja
Publication of JPH04369854A publication Critical patent/JPH04369854A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータに代表さ
れる電子機器に用いられている半導体集積回路、特にそ
のコンタクト部の製造方法に関する。
【0002】
【従来の技術】従来は、図3(a)〜(c)に示すよう
にアクティブ領域23上に酸化膜24及びBPSG膜2
5を形成した後、フォト工程によりパターニングされた
レジスト26をマスクにしてドライエッチングを行った
後、配線材料28を形成していた。
【0003】
【発明が解決しようとする課題】しかしながら、集積回
路の高集積化が進むことにより、コンタクト部における
アスペクト比(コンタクト部におけるコンタクト径に対
するコンタクト孔の深さ)が1を超えるようになってい
る。このため、コンタクト抵抗が大きくなり、半導体装
置の性能を制約する要因となっていた。またAl等の配
線材料の段差被覆性が低下することにより、配線のオー
プンやエレクトロマイグレーションによる劣化等の信頼
性上の問題があった。
【0004】
【課題を解決するための手段】そこで本発明においては
、上述の課題を解決するために、コンタクト径が小さい
場合においても実効的にアスペクト比の増加を防ぐこと
を可能にしている。具体的には、BPSG膜15に不純
物濃度分布を持たせることによってウェットエッチング
におけるエッチレート(エッチング速度)の差を利用し
てコンタクト孔上部をテーパー状に設けている。
【0005】
【作用】コンタクト孔上部をテーパー化することにより
配線材料の段差被覆性を向上させ、かつ実効的にアスペ
クト比を小さくできる。
【0006】
【実施例】以下、図1、図2、図4、図5を用いて本発
明を詳細に説明する。図1は、本発明による半導体装置
の断面図、図2(a)〜(d)は本発明によるコンタク
トの形成方法を示す製造工程順断面図である。半導体領
域11上にフィールド酸化膜12及びアクティブ領域1
3が設けられ、その上に第1の層間絶縁膜となるボロン
、リンを含まない酸化膜14が設けられ、次に第2の層
間絶縁膜であるBPSG膜(Boro Phospho
 Silicate Glass)15が設けられたの
が、図2(a)である。ここで重要な点は、本発明にお
いては、BPSG膜15のリン濃度が膜の厚さ方向にお
いて、下側の一部を除き、上にいく程高くなっているこ
とである。なお、酸化膜14は、通常のCVD法におい
てシラン(SiH4)及び酸素(O2)を主原料に用い
て形成され、BPSG膜15は、同じくCVD法におい
てシラン(SiH4)、酸素(O2)、ジボラン(B2
H6)、ホスフィン(PH3) を主原料に用いる。通
常、酸化膜14、BPSG膜15いずれも常圧CVDの
場合、基板温度350℃〜500℃において形成される
【0007】次に、図2(b)においてフォト工程によ
りフォトレジスト16をパターニング後、例えば緩衝フ
ッ酸溶液(フッ酸(HF)とフッ化アンモン(NH4F
)の混合液)でウェットエッチングを行う。この際、B
PSG膜のエッチング速度は、膜中のリン濃度が高い程
大きいため、結果的にBPSG膜15はテーパー状にエ
ッチングされている。
【0008】次に、図2(c)において、例えば六フッ
化炭素(C2F6)とアルゴン(Ar)を用いてドライ
エッチングを行いコンタクト孔の形成が終了する。この
あと、レジスト16を除去後、必要に応じてコンタクト
アニール等の熱処理を行った後、図2(d)において配
線材料18をスパッタ法あるいはCVD法により形成し
ている。図4には、本発明に用いたBPSG膜中のリン
及びボロンの濃度分布と、膜の横方向エッチレートとの
関係を示す例である。この図において、BPSG膜の下
限から膜厚aまでの部分は、リン濃度が最も低くかつ一
定であり、通常、この部分はウェットエッチにおいては
エッチングされない。他方、膜厚aの部分より上側にな
る程、リン濃度が高く、従ってエッチレートも大きい。 この効果とエッチングが最上部から進行するという事実
によって、BPSG膜の上側部分はほぼ完全なテーパー
状にウェットエッチングされるのである。
【0009】図5はコンタクト抵抗のマスク上でのコン
タクト径に対する依存性を示したものである。従来の方
法においては、コンタクト抵抗値が、あるコンタクト径
(マスク上のサイズ)以下において急激に増加している
。これはアスペクト比の増大及び配線材料の段差被覆性
の低下によると考えられる。他方、本発明により形成さ
れたコンタクトにおいては、従来の方法と同じマスク寸
法において、コンタクトを形成した場合においても、工
程終了後においてはテーパー状のコンタクトとなるため
に、コンタクト径(但し、マスク上のサイズ)の微細化
に対するコンタクト抵抗の増加が大幅に抑制されている
。このように本発明を用いることにより、微細コンタク
トの電気特性が大幅に改善される。
【0010】
【発明の効果】以上のように、本発明によればコンタク
ト孔上部がテーパー状に形成される為に、実効的なアス
ペクト比が大幅に改善される。同時に配線材料の段差被
覆性が向上することにより、コンタクト抵抗の大幅な増
加を防止できる。
【図面の簡単な説明】
【図1】本発明による半導体装置の断面図である。
【図2】(a)〜(d)は本発明によるコンタクト部の
形成方法を示す製造工程順断面図である。
【図3】(a)〜(c)は従来の方法によるコンタクト
部の形成方法を示す製造工程順断面図である。
【図4】本発明において用いるBPSG膜中のリン及び
ボロンの厚み方向における濃度プロファイルと膜の横方
向エッチレートを示す図である。
【図5】コンタクト抵抗のマスクでのコンタクト径に対
する依存特性図である。
【符号の説明】
11、21  半導体領域 12、22  フィールド酸化膜 13、23  アクティブ領域 14、24  酸化膜(層間絶縁膜) 15、25  BPSG膜(層間絶縁膜)16、26 
 フォトレジスト 17  テーパー部 18、28  配線材料

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  リン又はボロンのいずれかの不純物濃
    度が、膜の厚さ方向において少なくとも膜の最上部から
    一定の部分までが、順次低くなっているBPSG膜15
    を有することを特徴とする半導体装置。
  2. 【請求項2】  半導体領域11上にフィールド酸化膜
    12及びアクティブ領域13を設ける工程、このアクテ
    ィブ領域13の上にボロン及びリンを含まない酸化膜1
    4を設ける工程、この酸化膜14の上にリン又はボロン
    のいずれかの不純物濃度が、膜の厚さ方向において少な
    くとも膜の最上部から一定の部分までが順次低くなって
    いるBPSG膜15を設ける工程、フォトレジスト16
    をパターニングするフォト工程、フォトレジスト及びB
    PSG膜15の厚み方向の一部分をウェットエッチング
    する工程、酸化膜14及びBPSG膜15をドライエッ
    チングする工程、フォトレジスト16を除去する工程、
    熱処理工程、配線材料18でアクティブ領域13、酸化
    膜14及びBPSG膜15を被覆する工程からなること
    を特徴とする半導体装置の製造方法。
JP14608291A 1991-06-18 1991-06-18 半導体装置及びその製造方法 Pending JPH04369854A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14608291A JPH04369854A (ja) 1991-06-18 1991-06-18 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14608291A JPH04369854A (ja) 1991-06-18 1991-06-18 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH04369854A true JPH04369854A (ja) 1992-12-22

Family

ID=15399714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14608291A Pending JPH04369854A (ja) 1991-06-18 1991-06-18 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH04369854A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473157B1 (ko) * 1997-12-31 2005-05-19 주식회사 하이닉스반도체 반도체소자의콘택홀형성방법
US20200243528A1 (en) * 2019-01-28 2020-07-30 Micron Technology, Inc. Semiconductor structure formation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473157B1 (ko) * 1997-12-31 2005-05-19 주식회사 하이닉스반도체 반도체소자의콘택홀형성방법
US20200243528A1 (en) * 2019-01-28 2020-07-30 Micron Technology, Inc. Semiconductor structure formation
CN111490015A (zh) * 2019-01-28 2020-08-04 美光科技公司 半导体结构的形成方法
US10777561B2 (en) * 2019-01-28 2020-09-15 Micron Technology, Inc. Semiconductor structure formation

Similar Documents

Publication Publication Date Title
JP3128811B2 (ja) 半導体装置の製造方法
US5877081A (en) Method of manufacturing semiconductor device
US4305974A (en) Method of manufacturing a semiconductor device
JPS618945A (ja) 半導体集積回路装置
JPH04286330A (ja) 集積回路用コンタクト
JPH0722145B2 (ja) 半導体装置の製造方法
JPH11186225A (ja) テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ
JPS58202545A (ja) 半導体装置の製造方法
JPH04369854A (ja) 半導体装置及びその製造方法
JPH07321098A (ja) コンタクトホールの形成方法
JPH06196498A (ja) 半導体装置およびその製造方法
EP0053484B1 (en) A method for fabricating semiconductor device
JP3245942B2 (ja) 2層配線構造のマスクromのプログラム方法
JP2874070B2 (ja) 半導体装置の製造方法
JPH0342834A (ja) 半導体装置
JP3157194B2 (ja) 半導体装置の製造方法
JPH0230124A (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPH0653325A (ja) 半導体装置の製造方法
JPH05308068A (ja) 半導体装置の製造方法
JPH04144231A (ja) 半導体装置の製造方法
JPH06196433A (ja) 半導体装置のコンタクトホール形成方法
JPH04217319A (ja) 絶縁膜に対する窓明けエッチング方法
JPH08107207A (ja) 半導体装置の製造方法
JPH0420256B2 (ja)