CN111490015A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN111490015A
CN111490015A CN201911182337.8A CN201911182337A CN111490015A CN 111490015 A CN111490015 A CN 111490015A CN 201911182337 A CN201911182337 A CN 201911182337A CN 111490015 A CN111490015 A CN 111490015A
Authority
CN
China
Prior art keywords
silicate material
boron
forming
silicate
approximately
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911182337.8A
Other languages
English (en)
Inventor
D·D·史莱伦
S·萨普雷
M·R·拉斯卡尔
D·F·范
J·A·伊莫尼吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111490015A publication Critical patent/CN111490015A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请案涉及半导体结构的形成方法。描述与减少开口的侧壁上的渐缩相关的方法、设备及系统。实例方法包含在半导体结构上形成包括梯度硼磷硅玻璃BPSG堆叠的硅酸盐材料。所述实例方法进一步包含蚀刻所述硅酸盐材料的部分以在所述硅酸盐材料内形成具有侧壁的开口，其中所述梯度BSPG堆叠包括变化浓度的硼及磷以响应于所述蚀刻而减少所述侧壁的渐缩。

Description

半导体结构的形成方法
技术领域
本发明一般来说涉及半导体装置及方法，且更特定来说，涉及减少半导体衬底材料上的开口的侧壁上的渐缩。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、电阻性随机存取存储器(ReRAM)及快闪存储器等等。一些类型的存储器装置可为非易失性存储器(例如，ReRAM)且可用于需要高存储器密度、高可靠性及低电力消耗的广泛电子应用。与在缺乏电力的情况下保持其存储状态的非易失性存储器单元(例如，快闪存储器单元)相比，易失性存储器单元(例如，DRAM单元)需要电力来保持其存储数据状态(例如，经由刷新过程)。然而，各种易失性存储器单元(例如DRAM单元)可比各种非易失性存储器单元(例如快闪存储器单元)更快地操作(例如，编程、读取、擦除等)。
发明内容
在一个方面，本申请案提供一种方法，其包括：形成在半导体结构衬底(101、501、701)上具有梯度硼磷硅玻璃(BPSG)堆叠的硅酸盐材料(103、203、303)；及蚀刻所述硅酸盐材料(103、203、303)的部分以在所述硅酸盐材料(103、203、303)内形成具有侧壁(120、220、320)的开口(116)，其中所述梯度BSPG堆叠包括变化浓度的硼及磷以响应于所述蚀刻而减少所述侧壁(120、220、320)的渐缩(118)。
在另一方面，本申请案提供一种方法，其包括：形成具有梯度硼磷硅玻璃(BPSG)堆叠的硅酸盐材料(103、203、303)，所述BPSG堆叠具有第一部分(305)及第二部分(307)；形成在所述第一部分(305)内具有变化浓度的硼及磷的所述梯度BSPG堆叠；形成在所述第二部分(307)内具有不变浓度的硼及磷的所述梯度BSPG堆叠；及蚀刻所述硅酸盐材料的部分以在所述硅酸盐材料(103、203、303)内形成具有侧壁(120、220、320)的开口(116)，其中所述第一部分(305)及所述第二部分(307)内的所述浓度的硼及磷响应于所述蚀刻而减少所述侧壁(120、220、320)的渐缩(118)。
在另一方面，本申请案提供一种方法，其包括：在衬底(101、501、701)上形成具有梯度硼磷硅玻璃(BPSG)堆叠的第一硅酸盐材料(103、403、503)；形成具有变化浓度的硼及磷的所述梯度BSPG堆叠；在所述第一硅酸盐材料(103、403、503)上形成第一氮化物材料(105、405、505、605、705)；在所述第一氮化物材料(105、405、505、605、705)上形成第二硅酸盐材料(106、406、506)；在所述第二硅酸盐材料(106、406、506)上形成第二氮化物材料(108、408、508、608、708)；及穿过所述第一硅酸盐材料(103、403、503)、所述第一氮化物材料(105、405、505、605、705)、所述第二硅酸盐材料(106、406、506)及所述第二氮化物材料(108、408、508、608、708)执行蚀刻以形成具有侧壁(120、220、320)的开口(116)，其中所述浓度的硼及磷响应于所述蚀刻而减少所述侧壁(120、220、320)沿所述第一硅酸盐材料(103、403、503)的渐缩(118)。
附图说明
图1到4说明根据本发明的数个实施例的在用于减少开口的侧壁上的渐缩的实例制造序列中的各个时间点的实例存储器装置的部分的横截面视图。
图5到7说明根据本发明的数个实施例的在用于与开口相关联地形成电容器的实例制造序列中的各个时间点的实例存储器装置的部分的横截面视图。
图8到10是根据本发明的数个实施例的用于减少开口的侧壁上的渐缩的实例方法的流程图。
具体实施方式
存储器装置上的各种类型的半导体结构(例如，包含易失性或非易失性存储器单元的存储器装置)可包含可经形成到半导体材料中以在其上产生用于后续半导体处理步骤的开口的直线沟槽及/或圆形、正方形、长方形等空腔。各种材料可使用化学气相沉积(CVD)、等离子体沉积等来沉积且使用光刻技术来图案化，使用气相、湿及/或干蚀刻工艺来掺杂及蚀刻以在衬底上形成半导体结构。此类开口可含有或相关联于促成存储器装置上的数据存取、存储及/或处理或促成存储器装置上的各种支撑结构的各种材料。
在一个实例工艺中，可穿过一或多个材料层形成沟槽以接收后续处理步骤以形成到动态随机存取存储器(DRAM)单元的离散装置，例如存储节点，例如垂直电容器。实施例不限于这个实例。随着设计规则缩减到更小尺寸，可能期望具有更窄宽度的更深沟槽。
然而，进行蚀刻以按较小尺寸形成此开口可能导致所述开口的侧壁的至少部分上的渐缩(例如，从层的顶部到底部产生宽度差)。在一些情况下，此开口的形成还可能导致所述开口的侧壁的至少部分颈缩(即，在两个层之间的界面处产生变形)或弯曲(即，产生不稳定或薄弱点)。
例如，在数个实施例中，可使用对侧壁结构材料中的数种化合物具有选择性的蚀刻工艺来执行将开口形成到侧壁结构材料中。一或多种化合物对蚀刻工艺的抵抗性可高于侧壁结构材料中的其它化合物对蚀刻工艺的抵抗性。对特定选择性蚀刻化学物质具有较高抵抗性的化合物可比对特定选择性蚀刻化学物质具有较低抵抗性且因此产生较高蚀刻速率的另一化合物具有更低蚀刻速率。一或多种化合物的抗蚀性的此等变化可能导致在蚀刻工艺期间在延伸到开口的空腔中的开口侧壁上发生渐缩、颈缩或弯曲。
如果未减少(例如，移除)，那么此渐缩、颈缩或弯曲可能导致与用于存储器装置的数据存取、存储及/或处理功能的结构的电性质相关的意外后果。例如，如本文中进一步描述，与开口相关联地形成的电容器可具有形成在开口的侧壁上的结构特征(例如，电极材料)。保留在开口的侧壁上的渐缩、颈缩或弯曲可能促成减少节点与电容器的电隔离及/或减小装置的此类存储节点的总表面积。此效应降低可减小装置的电容且引起在存储器装置上的电容器的后续使用期间发生短路故障的概率增加。
本发明包含与减少沿形成在硅酸盐材料中的开口的侧壁的渐缩连同颈缩或弯曲相关的方法、设备及系统。本文中所描述的方法的实例包含在半导体结构衬底上形成包括梯度硼磷硅玻璃(BPSG)堆叠的硅酸盐材料。实例方法进一步包含蚀刻硅酸盐材料的部分以在硅酸盐材料内形成具有侧壁的开口，其中梯度BSPG堆叠包括变化浓度的硼及磷以响应于蚀刻而减少侧壁的渐缩。
在本发明的下文详细描述中，参考形成本发明的部分的附图，且在附图中以说明方式展示可如何实践本发明的一或多个实施例。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不脱离本发明的范围的情况下进行工艺、电气及/或结构改变。如本文中所使用，“数个”事物可指一或多个此类事物。例如，数个电容器可指至少一个电容器。
本文中的图遵循编号惯例，其中首个或前几个数字对应于附图的图编号且剩余数字标识附图中的元件或组件。可通过使用类似数字来标识不同图之间的类似元件或组件。例如，参考数字103可指代图1中的元件“103”，且类似元件在图5中可被指代为503。在一些情况下，在相同图或不同图中多个类似但功能上及/或结构上可区分的元件或组件可用相同元件编号循序地指代(例如，图4中的419-1及419-2)。
图1说明根据本发明的数个实施例的在用于减少开口的侧壁上的渐缩、颈缩或弯曲的实例半导体制造序列中的时间点100的实例存储器装置的部分的横截面视图。图1中所说明的制造序列展示为处在对应于已在制造序列中所执行的各种处理活动的时间点100。
第一硅酸盐材料103被展示为已经形成在下伏衬底材料上。衬底材料101可由其上可制造有存储器装置材料的各种未掺杂或掺杂材料形成。相对惰性的未掺杂衬底材料101的实例可包含单结晶硅(单晶硅)、多结晶硅(多晶硅)及非晶硅等等。
在数个实施例中，第一硅酸盐材料103可已由硼磷硅玻璃(BPSG)形成。BPSG可包含掺杂有各种浓度及/或比的含硼化合物及含磷化合物的含硅化合物。含硅(S)化合物可为可通过氧化硅烷(SiH4)而形成的二氧化硅(SiO2)等等。含硼(B)化合物可为可通过氧化硼烷(B2H6)而形成的三氧化二硼(B2O3)等等。含磷(P)化合物可为可通过氧化磷化氢(PH3)而形成的五氧化二磷(P2O5)等等。BPSG的含S、B及P化合物可包含如确定为适于第一硅酸盐材料103的功能性、形成及/或移除的S、B及P的各种同位素，如本文中所描述。
第一硅酸盐材料103最初可作为梯度BPSG堆叠形成(例如，沉积)在下伏衬底材料101的表面110上。例如，第一硅酸盐材料103可经形成为在其中不形成从第一硅酸盐材料103的上表面到下伏衬底材料101的表面110的第一开口112。在数个实施例中，第一硅酸盐材料103可经沉积到下伏衬底材料101的表面110上方的在从约400纳米(nm)到约750nm的范围内的厚度。
第一氮化物材料105被展示为已经形成在第一硅酸盐材料103中的与下伏衬底材料101相对的表面上。第一氮化物材料105可作为单个层形成(例如，沉积)在第一硅酸盐材料103的上表面上。替代地，第一氮化物材料105可作为两个单独部分(例如，层)形成(例如，沉积)在第一硅酸盐材料103的上表面上。例如，第一硅酸盐材料103可经形成为在其中形成从第一氮化物材料105的上表面到第一硅酸盐材料103的上表面的开口。
第一氮化物材料105可由针对介电性质或电阻性质选择的氮化物材料形成。例如，一或多种电介质及/或电阻器氮化物可选自氮化硼(BN)、氮化硅(SiNX、Si3N4)、氮化铝(AlN)、氮化镓(GN)、氮化钽(TaN、Ta2N)、氮化钛(TiN、Ti2N)及氮化钨(WN、W2N、WN2)等等，以形成第一氮化物材料105。在数个实施例中，第一氮化物材料105可经沉积到第一硅酸盐材料103的表面上方的在从约15nm到约30nm的范围内的厚度。
第二硅酸盐材料106被展示为已经形成在第一氮化物材料105中的与第一硅酸盐材料103相对的表面上。在数个实施例中，第二硅酸盐材料106可由原硅酸四乙酯(Si(OC2H5)4)形成，其也被称为TEOS。TEOS可经形成为原硅酸(Si(OH)4)的乙基酯等等。
第二硅酸盐材料106最初可作为两个单独部分(例如，层)形成(例如，沉积)在第一氮化物材料105中的与第一硅酸盐材料103相对的表面上。例如，第二硅酸盐材料106可经形成为在其中形成从第二硅酸盐材料106的上表面延伸到第一氮化物材料105的上表面或延伸到第一硅酸盐材料103的上表面的第一开口112。
第二氮化物材料108被展示为已经形成在第二硅酸盐材料106中的与第一氮化物材料105相对的表面上。第二氮化物材料108可作为单个层形成(例如，沉积)第二硅酸盐材料106的上表面上。替代地，第二氮化物材料108可作为两个单独部分(例如，层)形成(例如，沉积)在第二硅酸盐材料106的部分的两个单独上表面上。举例来说，第二氮化物材料108可经形成为在其中形成从第二氮化物材料108的上表面109到第二硅酸盐材料106的上表面的开口。
类似于第一氮化物材料105，第二氮化物材料108可由针对介电性质或电阻性质选择的氮化物材料形成。例如，一或多种电介质及/或电阻器氮化物可选自BN、SiNX、Si3N4、AlN、GN、TaN、Ta2N、TiN、Ti2N及WN、W2N、WN2等等，以形成第二氮化物材料108。在各种实施例中，第一氮化物材料105及第二氮化物材料108可由相同单种氮化物或相同氮化物混合物形成，或第一氮化物材料105及第二氮化物材料108可各自由不同单种氮化物或不同氮化物混合物形成，这取决于例如氮化物可应用于的各种用途。在数个实施例中，第二氮化物材料108可经沉积到第二硅酸盐材料106的表面上方的在从约80nm到约150nm的范围内的厚度。
可为堆叠在与衬底材料101相邻的第一硅酸盐材料103上的第二硅酸盐材料106形成支撑结构。在数个实施例中，可通过在第一硅酸盐材料103与第二硅酸盐材料106之间形成(例如，沉积)第一氮化物材料105且在第二硅酸盐材料106的相对表面上形成第二氮化物材料108来形成支撑结构。第一氮化物材料105及第二氮化物材料108可通过在与实例存储器装置的多个电容器(例如，如结合图4到6所展示及所描述)或其它结构元件相关联的特征之间延伸且连接(例如，附接)到所述特征来形成支撑结构。如此形成的支撑结构可使第一硅酸盐材料103及第二硅酸盐材料106的堆叠相对于彼此及下伏衬底材料101维持比由第一硅酸盐材料103及第二硅酸盐材料106自身提供的配置更静态的配置。
可穿过第一氮化物材料105、第二硅酸盐材料106及第二氮化物材料108形成第一开口112或沟槽。第一开口112可具有在从约20nm到约60nm的范围内的宽度或直径。由于TEOS的沉积特性及选定蚀刻工艺，因此形成第一开口112的侧壁113可经形成为相对笔直。例如，形成第一开口112的两个侧壁113可经形成为没有本文中所描述的明显渐缩，以及其它可能配置。以这种方式，在数个实施例中，形成第一开口112的侧壁113可经沉积为具有基本上恒定的宽度，或第一开口112的连续侧壁113可经沉积为从第二硅酸盐材料106中的第一开口112的顶部到底部具有基本上恒定的直径。在数个实施例中，第二硅酸盐材料106可经沉积到第一氮化物材料105的表面上方的在从约300纳米(nm)到约600nm的范围内的厚度。
可利用蚀刻工艺(例如，第一湿蚀刻工艺或干蚀刻工艺)以经由(例如，穿过)已经形成的第一开口112蚀刻到第一硅酸盐材料103中，以在第一硅酸盐材料103内形成第二开口116。蚀刻工艺的执行可能导致形成第一开口112及第二开口116的组合，以便形成从第二氮化物材料108的上表面109延伸到衬底材料101的表面110的所得开口119。所得开口119可具有在从约800nm到约1,500nm的范围内的高度。
随着蚀刻前进穿过第一硅酸盐材料103且接近衬底材料101，第一开口112的宽度或直径在约20nm到60nm的范围内且所得开口119的高度在约800nm到1500nm的范围内可能导致高度与宽度的高宽比(AR)在从约25:1到约50:1的范围内。如此高AR连同控制起因于形成为双层的BPSG的不同蚀刻速率的第一硅酸盐材料103的移除所涉及的困难可在选定蚀刻工艺期间(例如，蚀刻化学品、等离子体形成、等离子体投射速度等)促成第一硅酸盐材料103中的第二开口116的侧壁120的渐缩118。在蚀刻工艺期间形成第二开口116的侧壁120的此渐缩118可能引起随着蚀刻朝向衬底材料101前进，所得开口119的直径122沿第一硅酸盐材料103的第二开口116缩小(例如，逐渐缩小)。
例如，渐缩118可从第一硅酸盐材料103的上部分115延伸到第一硅酸盐材料103的下部分117，从而引起当不发生侧壁120的渐缩118时产生的所得开口119的直径122逐渐缩小到缩小的直径124。此缩小的直径124(在一些情况下其可在近似6nm到9nm之间)导致沿衬底材料101的表面积缩小。这个缩小的表面积可能减小电容器材料的电容。另外，缩小的表面积可进一步导致第二开口116的侧壁120的至少部分颈缩(即，在两个层之间的界面处产生变形)或弯曲(即，产生不稳定或薄弱点)，从而引起可能发生短路。
图2是根据本发明的数个实施例的在存储器装置的制造期间所形成的硅酸盐材料层的示意图。为了在蚀刻硅酸盐材料203期间控制蚀刻速率，硅酸盐材料203可经形成为具有梯度BPSG的梯度BPSG堆叠，所述梯度BPSG是以使得控制蚀刻速率以降低硅酸盐材料203的侧壁220渐缩的可能性的方式形成。例如，硅酸盐材料203可包含掺杂有逐渐变化浓度及/或比的含(B)硼化合物及含磷(P)化合物的含硅(S)化合物。含硅(S)化合物可为可通过氧化硅烷(SiH4)而形成的二氧化硅(SiO2)等等。含硼(B)化合物可为可通过氧化硼烷(B2H6)而形成的三氧化二硼(B2O3)等等。含磷(P)化合物可为可通过氧化磷化氢(PH3)而形成的五氧化二磷(P2O5)等等。
典型双层BPSG包含堆叠在第二BPSG层上的第一BPSG层，其中第一BPSG层及第二BPSG层两者具有从所述层的顶部延伸到底部的相对相等厚度。第一BPSG层经形成为在整个层中具有单一一致浓度的硼及磷化合物，且第二BPSG层经形成为在整个层中具有与第一BPSG层不同的单一一致浓度的硼及磷化合物。根据本发明的硅酸盐材料203可包含从硅酸盐材料203的底部部分217到硅酸盐材料203的顶部部分215具有预定浓度深度的硼材料及磷材料以形成硅酸盐材料203作为单个梯度BSPG堆叠的单个梯度BPSG层，而非使此堆叠式双层BPSG在每一层中具有两个单一浓度的硼及磷。
例如，为了产生梯度BPSG堆叠以防止硅酸盐材料230渐缩，可控制硼及磷的浓度以便逐渐从硅酸盐材料203的底部部分217处的较强掺杂剂浓度改变为硅酸盐材料203的顶部部分215处的较弱掺杂剂浓度。例如，硼及磷浓度从硅酸盐材料203的底部部分217到硅酸盐材料203的顶部部分215的此逐渐变化是在硼的5.2重量百分比(wt％)到1.0wt％的范围与磷的6.2wt％到3.5wt％的范围之间逐渐变化。在另一实例中，硼浓度可从硅酸盐材料203的底部部分217到硅酸盐材料203的顶部部分215变化，而磷浓度保持固定。例如，硼浓度可在5.0wt％与1.0wt％之间的范围内逐渐变化，且磷浓度可保持固定在5.2wt％或1.0wt％。
在一个实例中，形成具有梯度BPSG堆叠的硅酸盐材料203可包含以线性梯度方式将硼掺杂剂浓度从硅酸盐材料的底部部分217处的近似5.0wt％改变为硅酸盐材料203的顶部部分215处的近似1.0wt％，且以线性梯度方式将磷掺杂剂浓度从硅酸盐材料203的底部部分217处的近似5.2wt％改变为硅酸盐材料203的顶部部分215处的近似2.5wt％。
在一个实例中，可通过气相蚀刻工艺、湿蚀刻工艺及/或干蚀刻工艺来执行蚀刻硅酸盐材料以在硅酸盐材料内形成开口。
因此，通过控制硅酸盐材料203的材料的浓度以形成梯度BPSG堆叠，可增加对蚀刻速率的控制。对蚀刻速率的此增加的控制可减少在蚀刻期间硅酸盐材料203的侧壁220的渐缩，所述渐缩原本将由于当仅仅形成为包含图1中所展示的两个堆叠式BPSG层的双层时BPSG的变化蚀刻速率而发生。侧壁220的渐缩的发生的此减少可使本发明的梯度BPSG能够增加电容器的表面积，由此增加电容。另外，侧壁220的渐缩的发生的此减少也可在蚀刻工艺期间减少侧壁220的颈缩或弯曲的发生。
图3是根据本发明的数个实施例的在存储器装置的制造期间所形成的硅酸盐材料层的示意图。在一个实例中，为了在蚀刻期间控制蚀刻速率，可将硅酸盐材料303形成为具有第一部分305及第二部分307的BPSG梯度堆叠。第一部分305可从硅酸盐材料303内的转变点319延伸到硅酸盐材料303的顶部部分315，且第二部分307可从硅酸盐材料303的底部部分317延伸到转变点319。
为了进一步控制蚀刻速率以减少上文所描述的硅酸盐材料303的侧壁320的渐缩，转变点317可经定位使得硅酸盐材料303的底部部分317与硅酸盐材料303的转变点317之间的距离330大于硅酸盐材料303的顶部部分315与硅酸盐材料303的转变点319之间的距离332。另外，逐渐变化浓度水平的硼及磷可在梯度BPSG堆叠303的第一部分305内延伸，且相对恒定浓度的BPSG可在梯度BPSG堆叠303的第二部分307内延伸。例如，硅酸盐材料303可沿硅酸盐材料303的底部部分317包含预定浓度的硼及预定浓度的磷，且沿转变点319且在硅酸盐材料303的第二部分307内包含预定浓度的硼及预定浓度的磷。
例如，形成具有梯度BPSG堆叠的硅酸盐材料303可包含形成硅酸盐材料303，使得沿硅酸盐材料303的底部部分317的硼浓度水平可为4.0wt％，且沿硅酸盐材料303的底部部分317的磷浓度水平可为5.2wt％。另外，沿硅酸盐材料303的转变点319及顶部部分315两者的硼浓度水平可为1.0wt％，且沿硅酸盐材料303的转变点319及顶部部分315两者的磷浓度水平可为4.2wt％。以这种方式，沿底部部分317的硼及磷浓度在硅酸盐材料303的第一部分305内逐渐变化到定位在转变点319处的硼及磷的经调整浓度，且在硅酸盐材料303的第二部分307内(即，在定位在硅酸盐材料303的顶部部分315下方的转变点319与硅酸盐材料303的顶部部分315之间)保持恒定或不变。
在一个实例中，形成具有BPSG堆叠的硅酸盐材料303可包含形成为以线性梯度方式从硅酸盐材料303的底部部分317处的近似4.0wt％改变为硅酸盐材料202的转变点319处的近似1.0wt％的硼掺杂剂浓度。磷掺杂剂浓度可经形成为以线性梯度方式从硅酸盐材料303的底部部分317处的近似5.2wt％改变为硅酸盐材料303的转变点319处的近似4.2wt％的磷掺杂剂浓度。另外，近似1.0wt％掺杂剂浓度的硼可以不变线性方式形成在硅酸盐材料303的顶部部分315与硅酸盐材料303的转变点319之间，且近似5.2wt％掺杂物浓度的磷可以不变线性方式形成在硅酸盐材料303的顶部部分315与硅酸盐材料303的转变点119之间。
以这种方式，为了以使得防止硅酸盐材料300渐缩的方式产生梯度BPSG堆叠，可控制硼及磷浓度以便从硅酸盐材料303的底部部分317到转变点319逐渐变化，且在硅酸盐材料303的转变点319与顶部部分315之间保持恒定。因此，通过控制硅酸盐材料303的材料浓度以形成具有上文所描述的第一部分305及第二部分307的梯度BPSG堆叠，可增加对蚀刻速率的控制。对蚀刻速率的此增加的控制可减少在蚀刻期间硅酸盐材料303的侧壁320渐缩，所述减缩原本将由于当仅仅形成为包含图1中所展示的两个堆叠式BPSG层的双层时BPSG的变化蚀刻速率而发生。侧壁320的渐缩的发生的此减少可使本发明的梯度BPSG能够增加电容器的表面积，由此增加电容。另外，侧壁220的渐缩的发生的此减少也可减少在蚀刻工艺期间侧壁320的颈缩或弯曲的发生。
图4说明根据本发明的数个实施例的在结合图1到3所描述的实例制造序列中的另一时间点430的实例存储器装置的部分的横截面视图。图4说明在进行蚀刻工艺以形成如图2及3中所描述那样形成的硅酸盐材料103的第二开口116之后的时间点430的实例存储器装置的部分的结构。
因此，第一部分412及第二部分416的第一侧壁413及第二侧壁417可沿开口419的高度基本上共面，而不会沿侧壁413、417发生渐缩。
图5说明根据本发明数个实施例的在用于与开口相关联地形成电容器的实例制造序列中的时间点535的实例存储器装置的部分的横截面视图。图5说明在当已利用结合图1到4所描述的梯度BPSG时完成制造序列之后的时间点535的实例存储器装置的部分的结构。
如结合图1到4所描述，第一氮化物材料505可经形成(例如，沉积)在形成为具有上文所描述的梯度BPSG堆叠的第一硅酸盐材料503与第二硅酸盐材料506之间。第二氮化物材料508也可经形成(例如，沉积)在第二硅酸盐材料506中的与其上形成有第一氮化物材料505的第二表面相对的第一表面上。开口519可从衬底材料501延伸，且可包含由相应的第一硅酸盐材料403、第一氮化物材料405、第二硅酸盐材料406及第二氮化物材料408的侧壁420、415、413及418共同形成的侧壁。为清楚起见，在实例制造序列中，图5展示实例存储器装置的部分中的第一开口519-1及第二开口519-2，尽管实施例不限于两个开口且可包含任何数目个此类开口。
如图5中展示，在时间点535，第一电极材料536已经形成(例如，沉积)在衬底材料510及开口519-1、519-2的侧壁上。在数个实施例中，第一电极材料536也可已经形成在第二氮化物材料508的上表面509上。在点535，电容器材料538被展示为已经形成(例如，沉积)以从衬底材料510填充开口519-1、519-2到第二氮化物材料508的上表面509处的开口519的高度。在数个实施例中，电容器材料538可经沉积以填充开口519-1、519-2到第一电极材料536的上表面。第一电极材料536及电容器材料538可由任何导电材料形成且具有可与形成半导体装置的可操作电容器相关联地使用的任何宽度(例如，厚度)。
图6说明根据本发明的数个实施例的在用于形成电容器的实例制造序列中的时间点640的实例存储器装置的部分的横截面视图。图6说明在完成结合图1到5所描述的实例制造序列之后的时间点640的实例存储器装置的部分的结构。
如在时间点640所展示，图5中的503处所展示的第一硅酸盐材料(例如，梯度BPSG)及图5中的506处所展示的第二硅酸盐材料(例如，TEOS)已从图6中所展示的实例存储器装置的部分移除。可利用(经由施加)溶剂移除第一硅酸盐材料503及第二硅酸盐材料506，所述溶剂选择性地从存储器装置移除(例如，溶解)第一硅酸盐材料及第二硅酸盐材料，而不移除(例如，留下)其它材料使得所述材料保留在存储器装置中。此选择性溶剂可选自水(H2O)、甲醇(CH3OH)、乙醇(C2H5OH)、丙醇(C3H7OH)的异构体(例如正丙醇及异丙醇)、正丁醇(C4H9OH)以及其它可能醇、及硫酸(H2SO4)及其组合等等。第一硅酸盐材料503及第二硅酸盐材料506的移除可在存储器装置的结构中留下空白空间(例如，空隙)644。
相比之下，选择性溶剂的施加可使具有形成在其外表面上的第一电极材料636的电容器材料638保留在存储器装置的结构中。另外，在施加选择性溶剂之后可保留第一氮化物材料605及第二氮化物材料608，并且其它可能的组件或结构特征可保留在存储器装置的结构中。如结合图7进一步描述，剩余第一氮化物材料605及剩余第二氮化物材料608可用作电容器支撑结构，以鉴于存储器装置的结构中的空隙644来提供支撑。
在与时间点535及640相关联的某个时间点，可能已移除(例如，蚀刻)开口519-1及519-2中的电容器材料638的部分，连同第二氮化物材料608的上表面609上的第一电极材料636。更多第一电极材料636可能已经形成(例如，沉积)在开口519-1及519-2中的电容器材料638的剩余部分的上表面上，使得电容器材料638与第一电极材料636一起覆盖在全部表面上。在数个实施例中，第一电极材料636的上表面可与第二氮化物材料608的上表面609共面，使得由第一电极材料636覆盖的电容器材料638的高度可与原始开口619的高度相同。
图7说明根据本发明的数个实施例的在用于形成电容器的实例制造序列中的时间点745的实例存储器装置的部分的横截面视图。图7说明在完成结合图1到6所描述的实例制造序列之后的时间点745的实例存储器装置的部分的结构。
如在时间点745所展示，电介质材料746已经形成(例如，沉积)在第一电极材料736的外表面上。在数个实施例中，电介质材料746可从衬底材料701的表面710形成以覆盖第一电极材料736的外表面，包含上表面。随后可至少部分地通过在电介质材料746的外表面上形成(例如，沉积)第二电极材料747来形成电容器748。
图7中所说明的实例存储器装置的部分展示在结构中被指示为宽度且如刚刚所描述那样形成的第一电容器748-1及第二电容器748-2。由于电介质材料746及第二电极材料747经形成在第一电极材料736上方，因此电容器748-1、748-2的高度749可高于原始开口619的高度。图7中所说明的实例存储器装置展示可在第一电容器748-1与第二电容器748-2周围及之间形成为电绝缘的缓冲材料743。电介质材料746、第二电极材料747及缓冲材料743可由任何相应的电介质材料、导电材料及电阻性材料形成，且具有可与形成半导体装置的可操作电容器相关联地使用的各种宽度(例如，厚度)。
除下伏衬底材料701以外，支撑结构还由第一氮化物材料705及第二氮化物材料708形成。支撑结构可在第一硅酸盐材料503及第二硅酸盐材料506的移除已在存储器装置的结构中留下空隙644且甚至在此类空隙644可能已至少部分地被缓冲材料743填充之后，为第一电容器748-1及第二电容器748-2提供支撑。为简单起见，由第一氮化物材料705及第二氮化物材料708形成的支撑结构可被展示为仅附接到电容器748-1的第一电极材料736的左侧及电容器748-2的第一电极材料736的右侧。然而，由第一氮化物材料705及第二氮化物材料708形成的支撑结构也可在第一电容器748-1及第二电容器748-2的相对侧上(例如，如图5到6中所展示)，或可经附接在四个位置处或甚至环绕第一电容器748-1及第二电容器748-2。在数个实施例中，电介质材料746、第二电极材料747及/或缓冲材料743可环绕电容器748-1、748-2的第一电极材料736，但在支撑结构的第一氮化物材料705及第二氮化物材料708经附接到第一电极材料736的界定位置处除外。
如刚刚所描述的电容器及电容器支撑结构的形成可使电容器中的每一者能够维持于静态配置(例如，相对于彼此及下伏材料)。例如，电容器支撑结构可降低(例如，防止)电容器在制造或使用期间弯曲及/或扭曲的可能性。减少电容器的弯曲及/或扭曲可降低意外后果的可能性，例如半导体装置操作故障、需要更换零件等。
如刚刚所描述的电容器及电容器支撑结构的形成可用于制造包含至少一个存储器单元的存储器装置。此存储器单元可包含由电容器支撑结构支撑的至少一个此类电容器作为数据存储元件。所述存储器单元还可包含耦合到或可耦合到至少一个电容器的至少一个存取装置(例如，晶体管)(未展示)。
图8是根据本发明的数个实施例的用于在蚀刻开口期间减少侧壁的渐缩的实例方法850的流程图。除非明确陈述，否则本文中所描述的方法的要素不限于特定顺序或序列。另外，本文中所描述的数个方法实施例或其要素可在相同或基本上相同的时间点执行。
在框852处，方法850可包含形成具有梯度硼磷硅玻璃(BPSG)堆叠的硅酸盐材料以减少渐缩。在数个实施例中，硅酸盐材料可由BPSG形成，所述BPSG可包含掺杂有各种浓度及/或比的硼化合物及磷化合物的硅化合物。硅化合物可为可通过氧化硅烷(SiH4)而形成的二氧化硅(SiO2)等等。硼化合物可为可通过氧化乙硼烷(B2H6)而形成的三氧化二硼(B2O3)等等。磷化合物可为可通过氧化磷化氢(PH3)而形成的五氧化二磷(P2O5)等等。BPSG的硅、硼及磷化合物可包含如确定为适于第一硅酸盐材料的功能性、形成及/或移除的硅、硼及磷的各种同位素，如本文中所描述。
在一个实例中，硼及磷浓度从硅酸盐材料的底部部分到硅酸盐材料的顶部部分逐渐变化。硼浓度可在5.2与1.0之间变化且磷浓度可在6.2与3.5之间变化。在一个实例中，沿底部部分的硼浓度可为4.0且沿顶部部分的硼浓度可为1.0。另外，沿硅酸盐材料的底部部分的磷浓度可为5.2且沿硅酸盐材料的顶部部分的磷浓度可为4.2。
在框854处，沿硅酸盐材料的部分执行蚀刻以在硅酸盐材料中形成具有侧壁的开口。由于梯度BPSG堆叠内的变化浓度的硼及磷，可减少侧壁的渐缩。
图9是根据本发明的数个实施例的用于在蚀刻开口期间减少侧壁的渐缩的另一实例方法960的流程图。在框962处，方法960可包含形成具有梯度硼磷硅玻璃(BPSG)堆叠的硅酸盐材料，所述BPSG堆叠包含第一部分及第二部分。在数个实施例中，硅酸盐材料可由BPSG形成，所述BPSG可包含掺杂有各种浓度及/或比的硼化合物及磷化合物的硅化合物。硅化合物可为可通过氧化硅烷(SiH4)而形成的二氧化硅(SiO2)等等。硼化合物可为可通过氧化乙硼烷(B2H6)而形成的三氧化二硼(B2O3)等等。磷化合物可为可通过氧化磷化氢(PH3)而形成的五氧化二磷(P2O5)等等。BPSG的硅、硼及磷化合物可包含如确定为适于第一硅酸盐材料的功能性、形成及/或移除的硅、硼及磷的各种同位素，如本文中所描述。
在框964处，形成在硅酸盐材料的第一部分内具有变化浓度的硼及磷的梯度BPSG堆，且在966处，形成在硅酸盐材料的第二部分内具有不变浓度的硼及磷的梯度BPSG堆叠。在一个实例中，第一部分可大于第二部分。
在框968处，沿硅酸盐材料的部分执行蚀刻以在硅酸盐材料中形成具有侧壁的开口。由于梯度BPSG堆叠内的变化浓度的硼及磷，因此可在蚀刻硅酸盐材料期间减少侧壁的渐缩。
在一个实例中，硅酸盐材料从底部部分延伸到顶部部分，且第一部分在硅酸盐材料的底部部分与定位在硅酸盐材料的顶部部分下方的转变点之间延伸达第一距离。另外，第二部分可在硅酸盐材料的顶部部分与转变点之间延伸达第二距离。
在一个实例中，第一距离可为4800埃且第二距离可为1300埃。第一部分内的硼浓度可在5.2与1.0之间变化且第一部分内的磷浓度可在6.2与3.5之间变化。在一个实例中，沿底部部分的硼浓度是4.0且沿转变点的硼浓度是1.0。沿底部部分的磷浓度可为5.2且沿转变点的磷浓度可为4.2。在另一实例中，在硅酸盐材料的顶部部分与转变点之间，硼浓度可为1.0且磷浓度可为5.2。
图10是根据本发明的数个实施例的用于在蚀刻开口期间减少侧壁的渐缩的另一实例方法1070的流程图。在框1072处，方法1070可包含形成具有梯度硼磷硅玻璃(BPSG)堆叠的第一硅酸盐材料。在数个实施例中，第一硅酸盐材料可能已由BPSG形成，所述BPSG可包含掺杂有各种浓度及/或比的硼化合物及磷化合物的硅化合物。硅化合物可为可通过氧化硅烷(SiH4)而形成的二氧化硅(SiO2)等等。硼化合物可为可通过氧化乙硼烷(B2H6)而形成的三氧化二硼(B2O3)等等。磷化合物可为可通过氧化磷化氢(PH3)而形成的五氧化二磷(P2O5)等等。BPSG的硅、硼及磷化合物可包含如确定为适于第一硅酸盐材料的功能性、形成及/或移除的硅、硼及磷的各种同位素，如本文中所描述。
在框1074处，形成具有变化浓度的硼及磷的梯度BPSG堆叠以在蚀刻硅酸盐材料期间减少渐缩。在框1076处，方法1070可包含在第一硅酸盐材料上形成第一氮化物材料。第一氮化物材料可由针对介电性质或电阻性质选择的氮化物材料形成。例如，一或多种电介质及/或电阻器氮化物可选自氮化硼(BN)、氮化硅(SiNX、Si3N4)、氮化铝(AlN)、氮化镓(GN)、氮化钽(TaN、Ta2N)、氮化钛(TiN、Ti2N)及氮化钨(WN、W2N、WN2)等等，以形成第一氮化物材料。在数个实施例中，第一氮化物材料可经沉积到第一硅酸盐材料的表面上方的在从约15nm到约30nm的范围内的厚度。
在框1078处，方法1070可包含在第一氮化物材料上形成第二硅酸盐材料。在数个实施例中，第二硅酸盐材料可由原硅酸四乙酯(Si(OC2H5)4)形成，其也被称为TEOS。TEOS可经形成为原硅酸(Si(OH)4)的乙基酯等等。
在框1080处，方法1070可包含在第二硅酸盐材料上形成第二氮化物材料。类似于第一氮化物材料，第二氮化物材料可由针对介电性质或电阻性质选择的氮化物材料形成。例如，一或多种电介质及/或电阻器氮化物可选自BN、SiNX、Si3N4、AlN、GN、TaN、Ta2N、TiN、Ti2N及WN、W2N、WN2等等，以形成第二氮化物材料。在各种实施例中，第一氮化物材料及第二氮化物材料可由相同单种氮化物或相同氮化物混合物形成，或第一氮化物材料及第二氮化物材料可各自由不同单种氮化物或不同氮化物混合物形成，这取决于例如氮化物可应用于的各种用途。在数个实施例中，第二氮化物材料可经沉积到第二硅酸盐材料的表面上方的在从约80nm到约150nm的范围内的厚度。
在框1082处，沿第一硅酸盐材料、第一氮化物材料、第二硅酸盐材料及第二氮化物材料的部分执行蚀刻以在其中形成开口。由于梯度BPSG堆叠内的变化浓度的硼及磷，因此可在沿第一硅酸盐材料蚀刻期间减少侧壁的渐缩。
在一个实例中，硼及磷浓度可从第一硅酸盐材料的底部部分到硅酸盐材料的顶部部分逐渐变化。在另一实例中，形成具有变化浓度的硼及磷的梯度BSPG堆叠可包含形成在第一部分内具有变化浓度的硼及磷的梯度BSPG堆叠，及形成在第二部分在具有不变浓度的硼及磷的梯度BSPG堆叠。
在另一实例中，第一硅酸盐材料可包含第一部分及第二部分，且第一硅酸盐材料可从底部部分延伸到顶部部分，第一部分在第一硅酸盐材料的底部部分与定位在第一硅酸盐材料顶部部分下方的转变点之间延伸达第一距离，且变化浓度的硼及磷是在第一部分内。在另一实例中，第二部分可在硅酸盐材料的顶部部分与转变点之间延伸达第二距离，且第一距离可大于第二距离。在一个实例中，沿底部部分的硼浓度可为4.0且沿底部部分的磷浓度可为5.2。另外，沿转变点的硼浓度可为1.0且沿转变点及在硅酸盐材料的整个第二部分中的磷浓度可为4.2。
在本发明的上文详细描述中，参考形成本发明的部分的附图，且在附图中以说明方式展示可如何实践本发明的一或多个实施例。足够详细地描述这些实施例以使所属领域一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不脱离本发明的范围的情况下进行工艺、电气及/或结构改变。
应理解，本文中所使用的术语仅是出于描述特定实施例的目的且并非旨在进行限制。如本文中所使用，单数形式“一”、“一个”及“所述”包含单数及复数指代物，除非上下文另有明确规定，“数个”、“至少一个”及“一或多个”(例如，数个存储器阵列可指一或多个存储器阵列)也是如此，而“多个”旨在指一个以上此类事物。此外，贯穿本申请案，单词“可”及“可以”是以许可性意义(即，有可能、能够)而非强制性意义(即，必须)使用。术语“包含”及其衍生词表示“包含但不限于”。术语“经耦合”及“耦合”表示物理上直接或间接连接，且除非另有陈述，否则可包含用于存取及/或用于移动(传输)指令(例如，控制信号、地址信号等)及数据(视上下文而定)的无线连接。
虽然本文中已说明及描述包含半导体材料、下伏材料、结构材料、电介质材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物质、蚀刻工艺、溶剂、存储器装置、存储器单元、开口及/或沟槽的侧壁、以及与减少开口的侧壁上的渐缩相关的其它材料及/或组件的其它组合及配置的实例实施例，但是本发明的实施例不限于本文中明确叙述的所述组合。除本文中所揭示以外的半导体材料、下伏材料、结构材料、电介质材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物质、蚀刻工艺、溶剂、存储器装置、存储器单元、与减少开口的侧壁上的渐缩相关的开口及/或沟槽的侧壁的组合及配置明确包含在本发明的范围内。
尽管已在本文中说明及描述具体实施例，但是所属领域一般技术人员将明白，经计算以实现相同结果的布置可置换所展示的具体实施例。本发明旨在涵盖本发明的数个实施例的调适或变动。应了解，已以说明且非限制的方式进行上文描述。所属领域一般技术人员将在审阅上文描述之后明白上述实施例的组合及本文中未具体描述的其它实施例。本发明的数个实施例的范围包含其中使用上述结构及工艺的其它应用。因此，应参考所附权利要求书连同此权利要求书所授权的等效物的全范围来确定本发明的数个实施例的范围。
在前文详细描述中，为了简化本发明而将一些特征一起分组在单个实施例中。本发明的方法不应被解译为反映本发明的所揭示实施例必须使用多于每一权利要求中明确叙述的特征的特征的意图。相反，如所附权利要求书所反映，发明标的物在于单个所揭示实施例的非全部特征。因此，所附权利要求书由此并入到具体实施方式中，其中每一权利要求自身独立作为单独实施例。

Claims (20)

1.一种方法，其包括：
形成在半导体结构衬底(101、501、701)上具有梯度硼磷硅玻璃BPSG堆叠的硅酸盐材料(103、203、303)；及
蚀刻所述硅酸盐材料(103、203、303)的部分以在所述硅酸盐材料(103、203、303)内形成具有侧壁(120、220、320)的开口(116)，其中所述梯度BSPG堆叠包括变化浓度的硼及磷以响应于所述蚀刻而减少所述侧壁(120、220、320)的渐缩(118)。
2.根据权利要求1所述的方法，其中形成具有所述梯度BPSG堆叠的所述硅酸盐材料(103、203、303)包括将硼及磷浓度逐渐从所述硅酸盐材料的底部部分(117、217、317)处的较强掺杂剂浓度改变为所述硅酸盐材料(103、203、303)的顶部部分(115、215、315)处的较弱掺杂剂浓度。
3.根据权利要求2所述的方法，其中形成具有所述梯度BPSG堆叠的所述硅酸盐材料(103、203、303)包括：
以线性梯度方式将硼掺杂剂浓度从所述硅酸盐材料(103、203、303)的所述底部部分(117、217、317)处的近似4.0wt％改变为所述硅酸盐材料(103、203、303)的所述顶部部分(115、215、315)处的近似1.0wt％；及
以线性梯度方式将磷掺杂剂浓度从所述硅酸盐材料(103、203、303)的所述底部部分(117、217、317)处的近似5.2wt％改变为所述硅酸盐材料(103、203、303)的所述顶部部分(115、215、315)处的近似4.2wt％。
4.根据权利要求2所述的方法，其中所述方法进一步包括：
在所述硅酸盐材料(103、203、303)的所述底部部分(117、217、317)处形成近似4.0wt％掺杂剂浓度的硼；及
在所述硅酸盐材料(103、203、303)的所述顶部部分(115、215、315)处形成近似1.0wt％掺杂剂浓度的硼。
5.根据权利要求4所述的方法，其中所述方法进一步包括：
在所述硅酸盐材料(103、203、303)的所述底部部分(117、217、317)处形成近似5.2wt％掺杂剂浓度的磷；及
在所述硅酸盐材料(103、203、303)的所述顶部部分(115、215、315)处形成近似4.2wt％掺杂剂浓度的磷。
6.一种方法，其包括：
形成具有梯度硼磷硅玻璃BPSG堆叠的硅酸盐材料(103、203、303)，所述BPSG堆叠具有第一部分(305)及第二部分(307)；
形成在所述第一部分(305)内具有变化浓度的硼及磷的所述梯度BSPG堆叠；
形成在所述第二部分(307)内具有不变浓度的硼及磷的所述梯度BSPG堆叠；及
蚀刻所述硅酸盐材料的部分以在所述硅酸盐材料(103、203、303)内形成具有侧壁(120、220、320)的开口(116)，其中所述第一部分(305)及所述第二部分(307)内的所述浓度的硼及磷响应于所述蚀刻而减少所述侧壁(120、220、320)的渐缩(118)。
7.根据权利要求6所述的方法，其中所述第一部分(305)大于所述第二部分(307)。
8.根据权利要求6所述的方法，其中所述硅酸盐材料(103、203、303)从底部部分(117、217、317)延伸到顶部部分(115、215、315)，且所述第一部分(305)在所述硅酸盐材料(103、203、303)的所述底部部分(117、217、317)与定位在所述硅酸盐材料(103、203、303)的所述顶部部分(115、215、315)下方的转变点(319)之间延伸达第一距离。
9.根据权利要求8所述的方法，其中所述第二部分(307)在所述硅酸盐材料(103、203、303)的所述顶部部分(115、215、315)与所述硅酸盐材料(103、203、303)的所述转变点(319)之间延伸达第二距离，且所述第一距离是4800埃且所述第二距离是1300埃。
10.根据权利要求8所述的方法，其中形成具有所述BPSG堆叠的所述硅酸盐材料(103、203、303)包括：
以线性梯度方式将所述第一部分(305)内的硼掺杂剂浓度从所述硅酸盐材料(103、203、303)的底部部分(117、217、317)处的近似4.0wt％改变为所述硅酸盐材料(103、203、303)的所述转变点(319)处的近似1.0wt％；及
以线性梯度方式将所述第一部分(305)内的磷掺杂剂浓度从所述硅酸盐材料(103、203、303)的所述底部部分(117、217、317)处的近似5.2wt％改变为所述硅酸盐材料(103、203、303)的所述转变点(319)处的近似4.2wt％。
11.根据权利要求6所述的方法，其中形成具有所述BPSG堆叠的所述硅酸盐材料(103、203、303)包括以线性梯度方式将硼掺杂剂浓度从所述硅酸盐材料(103、203、303)的所述底部部分(117、217、317)处的近似4.0wt％改变为所述硅酸盐材料(103、203、303)的所述转变点(319)处的近似1.0wt％。
12.根据权利要求11所述的方法，其中形成具有所述BPSG堆叠的所述硅酸盐材料(103、203、303)包括以线性梯度方式将磷掺杂剂浓度从所述硅酸盐材料(103、203、303)的所述底部部分(117、217、317)处的近似5.2wt％改变为所述硅酸盐材料(103、203、303)的所述转变点(319)处的近似4.2wt％。
13.根据权利要求11所述的方法，其中形成具有所述BPSG堆叠的所述硅酸盐材料(103、203、303)包括：
以不变线性方式在所述硅酸盐材料(103、203、303)的所述顶部部分(115、215、315)与所述硅酸盐材料(103、203、303)的所述转变点(319)之间形成近似1.0wt％掺杂剂浓度的硼；及
以不变线性方式在所述硅酸盐材料(103、203、303)的所述顶部部分(115、215、315)与所述硅酸盐材料(103、203、303)的所述转变点(319)之间形成近似5.2wt％掺杂剂浓度的磷。
14.根据权利要求6所述的方法，其中蚀刻所述硅酸盐材料(103、203、303)的所述部分以在所述硅酸盐材料(103、203、303)内形成所述开口(116)包括利用气相蚀刻工艺、湿蚀刻工艺及干蚀刻工艺中的一者。
15.一种方法，其包括：
在衬底(101、501、701)上形成具有梯度硼磷硅玻璃BPSG堆叠的第一硅酸盐材料(103、403、503)；
形成具有变化浓度的硼及磷的所述梯度BSPG堆叠；
在所述第一硅酸盐材料(103、403、503)上形成第一氮化物材料(105、405、505、605、705)；
在所述第一氮化物材料(105、405、505、605、705)上形成第二硅酸盐材料(106、406、506)；
在所述第二硅酸盐材料(106、406、506)上形成第二氮化物材料(108、408、508、608、708)；及
穿过所述第一硅酸盐材料(103、403、503)、所述第一氮化物材料(105、405、505、605、705)、所述第二硅酸盐材料(106、406、506)及所述第二氮化物材料(108、408、508、608、708)执行蚀刻以形成具有侧壁(120、220、320)的开口(116)，其中所述浓度的硼及磷响应于所述蚀刻而减少所述侧壁(120、220、320)沿所述第一硅酸盐材料(103、403、503)的渐缩(118)。
16.根据权利要求15所述的方法，其中形成具有变化浓度的硼及磷的所述梯度BSPG堆叠包括形成具有浓度逐渐从所述第一硅酸盐材料(103、403、503)的底部部分(117、217、317)处的较强掺杂剂浓度改变为所述第一硅酸盐材料(103、403、503)的顶部部分(115、215、315)处的较弱掺杂剂浓度的硼及磷的所述梯度BPSG堆叠。
17.根据权利要求16所述的方法，其中形成具有变化浓度的硼及磷的所述梯度BSPG堆叠包括：
形成在所述第一硅酸盐材料(103、403、503)的所述第一部分(305)内具有变化浓度的硼及磷的所述梯度BSPG堆叠；及
形成在所述第一硅酸盐材料(103、403、503)的所述第二部分(307)内具有不变浓度的硼及磷的所述梯度BSPG堆叠。
18.根据权利要求16所述的方法，其中所述第一硅酸盐材料(103、403、503)包括第一部分(305)及第二部分(307)，且其中所述第一硅酸盐材料(103、403、503)从底部部分(117、217、317)延伸到顶部部分(115、215、315)，所述第一部分(305)在所述第一硅酸盐材料(103、403、503)的所述底部部分(117、217、317)与定位在所述第一硅酸盐材料(103、403、503)的所述顶部部分(115、215、315)下方的转变点(319)之间延伸达第一距离，且所述变化浓度的硼及磷是在所述第一部分(305)内。
19.根据权利要求18所述的方法，其中所述第二部分(307)在所述第一硅酸盐材料(103、403、503)的所述顶部部分(115、215、315)与所述转变点(319)之间延伸达第二距离。
20.根据权利要求18所述的方法，其中形成具有变化浓度的硼及磷的所述梯度BSPG堆叠包括：
以线性梯度方式将所述第一部分(305)内的硼掺杂剂浓度从所述第一硅酸盐材料(103、403、503)的底部部分(117、217、317)处的近似4.0wt％改变为所述第一硅酸盐材料(103、403、503)的所述转变点(319)处的近似1.0wt％；及
以线性梯度方式将所述第一部分(305)内的磷掺杂剂浓度从所述硅酸盐材料(103、403、503)的所述底部部分(117、217、317)处的近似5.2wt％改变为所述硅酸盐材料(103、403、503)的所述转变点(319)处的近似4.2wt％。
CN201911182337.8A 2019-01-28 2019-11-27 半导体结构的形成方法 Withdrawn CN111490015A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/258,987 2019-01-28
US16/258,987 US10777561B2 (en) 2019-01-28 2019-01-28 Semiconductor structure formation

Publications (1)

Publication Number Publication Date
CN111490015A true CN111490015A (zh) 2020-08-04

Family

ID=71732828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911182337.8A Withdrawn CN111490015A (zh) 2019-01-28 2019-11-27 半导体结构的形成方法

Country Status (2)

Country Link
US (1) US10777561B2 (zh)
CN (1) CN111490015A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022166093A1 (zh) * 2021-02-05 2022-08-11 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2024000358A1 (zh) * 2022-06-28 2024-01-04 上海积塔半导体有限公司 金属微结构及半导体器件的制备方法
WO2024000695A1 (zh) * 2022-06-27 2024-01-04 长鑫存储技术有限公司 半导体结构及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220102332A (ko) * 2021-01-13 2022-07-20 삼성전자주식회사 도핑된 층간 절연층을 갖는 반도체 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369854A (ja) * 1991-06-18 1992-12-22 Seiko Instr Inc 半導体装置及びその製造方法
US20080277760A1 (en) * 2007-05-07 2008-11-13 Qimonda Ag Integrated circuit device having openings in a layered structure
US20130200910A1 (en) * 2012-02-02 2013-08-08 International Business Machines Corporation 3-dimensional integrated circuit testing using mems switches with tungsten cone contacts
US20150179569A1 (en) * 2013-12-21 2015-06-25 Macronix International Co., Ltd. Method of controlling contact hole profile for metal fill-in
CN107195620A (zh) * 2017-05-19 2017-09-22 睿力集成电路有限公司 一种高深径比孔洞的制备方法及结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399915B1 (ko) * 1996-06-28 2004-07-23 주식회사 하이닉스반도체 반도체소자의캐패시터제조방법
IT1314142B1 (it) * 1999-12-20 2002-12-04 St Microelectronics Srl Dispositivo di memoria non volatile e relativo processo difabbricazione
WO2005027962A1 (en) 2003-09-18 2005-03-31 Isis Pharmaceuticals, Inc. 4’-thionucleosides and oligomeric compounds
US7662693B2 (en) 2007-09-26 2010-02-16 Micron Technology, Inc. Lanthanide dielectric with controlled interfaces
US7875529B2 (en) 2007-10-05 2011-01-25 Micron Technology, Inc. Semiconductor devices
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369854A (ja) * 1991-06-18 1992-12-22 Seiko Instr Inc 半導体装置及びその製造方法
US20080277760A1 (en) * 2007-05-07 2008-11-13 Qimonda Ag Integrated circuit device having openings in a layered structure
US20130200910A1 (en) * 2012-02-02 2013-08-08 International Business Machines Corporation 3-dimensional integrated circuit testing using mems switches with tungsten cone contacts
US20150179569A1 (en) * 2013-12-21 2015-06-25 Macronix International Co., Ltd. Method of controlling contact hole profile for metal fill-in
CN107195620A (zh) * 2017-05-19 2017-09-22 睿力集成电路有限公司 一种高深径比孔洞的制备方法及结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022166093A1 (zh) * 2021-02-05 2022-08-11 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2024000695A1 (zh) * 2022-06-27 2024-01-04 长鑫存储技术有限公司 半导体结构及其制备方法
WO2024000358A1 (zh) * 2022-06-28 2024-01-04 上海积塔半导体有限公司 金属微结构及半导体器件的制备方法

Also Published As

Publication number Publication date
US10777561B2 (en) 2020-09-15
US20200243528A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
CN111490015A (zh) 半导体结构的形成方法
US8395235B2 (en) Semiconductor device
US8623725B2 (en) Methods of forming capacitors
JP2022535022A (ja) ３次元メモリデバイスにおいて階段を形成するための方法および構造
TW201419422A (zh) 電容結構及其製程
TWI481012B (zh) 基於導電奈米通道板之靜態隨機存取記憶體單元
JP5641681B2 (ja) 半導体装置の製造方法
KR100376188B1 (ko) 원통형 스택 전극 제조 방법
TWI396261B (zh) 堆疊式隨機動態存取記憶體之低寄生電容位元線之製造方法
US20130164903A1 (en) Method for fabricating capacitor of semiconductor device
CN111489967B (zh) 开口的侧壁上的粗糙度的减小
US8129251B2 (en) Metal-insulator-metal-structured capacitor formed with polysilicon
US7727850B2 (en) Method for forming capacitor of semiconductor device
US10964475B2 (en) Formation of a capacitor using a sacrificial layer
US8507380B2 (en) Methods of forming contact openings and methods of increasing contact area in only one of X and Y axes in the fabrication of integrated circuitry
US11011523B2 (en) Column formation using sacrificial material
US20230011526A1 (en) Semiconductor memory devices and methods of manufacturing thereof
US20240098992A1 (en) Three-dimensional memory device and method of making thereof using selective metal nitride deposition on dielectric metal oxide blocking dielectric
US20220293158A1 (en) Semiconductor memory devices and methods of manufacturing thereof
KR100955263B1 (ko) 반도체 소자의 제조방법
US6133085A (en) Method for making a DRAM capacitor using a rotated photolithography mask
KR940009611B1 (ko) 산화막식각마스크를 이용하여 패터닝된 고집적 반도체장치의 커패시터 제조방법(poem 셀)
CN117939873A (zh) 半导体结构的制备方法、半导体结构和半导体存储器
KR20200124673A (ko) 3차원 반도체 기억 장치의 제조 방법
JP2004039683A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200804