CN111489967B - 开口的侧壁上的粗糙度的减小 - Google Patents
开口的侧壁上的粗糙度的减小 Download PDFInfo
- Publication number
- CN111489967B CN111489967B CN201911072557.5A CN201911072557A CN111489967B CN 111489967 B CN111489967 B CN 111489967B CN 201911072557 A CN201911072557 A CN 201911072557A CN 111489967 B CN111489967 B CN 111489967B
- Authority
- CN
- China
- Prior art keywords
- opening
- silicate material
- silicate
- roughness
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 claims abstract description 451
- 238000000034 method Methods 0.000 claims abstract description 89
- 150000004767 nitrides Chemical class 0.000 claims description 91
- 239000003990 capacitor Substances 0.000 claims description 63
- 238000005530 etching Methods 0.000 claims description 54
- 150000001875 compounds Chemical class 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 31
- 239000007772 electrode material Substances 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 24
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 13
- 239000003989 dielectric material Substances 0.000 claims description 13
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 9
- 239000002904 solvent Substances 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- -1 phosphorus compound Chemical class 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 230000003068 static effect Effects 0.000 claims description 4
- 150000001639 boron compounds Chemical class 0.000 claims description 3
- 238000013500 data storage Methods 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- IJKVHSBPTUYDLN-UHFFFAOYSA-N dihydroxy(oxo)silane Chemical compound O[Si](O)=O IJKVHSBPTUYDLN-UHFFFAOYSA-N 0.000 claims 70
- 238000004378 air conditioning Methods 0.000 claims 10
- 150000003377 silicon compounds Chemical class 0.000 claims 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 abstract description 126
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 11
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000002356 single layer Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052717 sulfur Inorganic materials 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 150000003018 phosphorus compounds Chemical class 0.000 description 3
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- LRHPLDYGYMQRHN-UHFFFAOYSA-N N-Butanol Chemical compound CCCCO LRHPLDYGYMQRHN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- 150000002843 nonmetals Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- UORVGPXVDQYIDP-BJUDXGSMSA-N borane Chemical compound [10BH3] UORVGPXVDQYIDP-BJUDXGSMSA-N 0.000 description 1
- 229910000085 borane Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- YWEUIGNSBFLMFL-UHFFFAOYSA-N diphosphonate Chemical compound O=P(=O)OP(=O)=O YWEUIGNSBFLMFL-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 125000004494 ethyl ester group Chemical group 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- AUONHKJOIZSQGR-UHFFFAOYSA-N oxophosphane Chemical compound P=O AUONHKJOIZSQGR-UHFFFAOYSA-N 0.000 description 1
- DLYUQMMRRRQYAE-UHFFFAOYSA-N phosphorus pentoxide Inorganic materials O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- UORVGPXVDQYIDP-UHFFFAOYSA-N trihydridoboron Substances B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明描述与减小开口的侧壁上的粗糙度相关的方法、设备及系统。一种实例方法包含在第一硅酸盐材料中的开口的第一侧壁及上覆第二硅酸盐材料中的所述开口的第二侧壁上形成衬里材料，其中所述衬里材料经形成到覆盖所述第一侧壁上的延伸到所述开口中的粗糙度的厚度。所述实例方法进一步包含利用非选择性蚀刻化学物质从所述开口的所述第一侧壁及所述开口的所述第二侧壁移除所述衬里材料以减小所述第一侧壁上的所述粗糙度。
Description
技术领域
本发明一般来说涉及半导体装置及方法，且更特定来说，涉及开口的侧壁上的粗糙度的减小。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、电阻性随机存取存储器(ReRAM)及快闪存储器等等。一些类型的存储器装置可为非易失性存储器(例如，ReRAM)且可用于需要高存储器密度、高可靠性及低电力消耗的广泛电子应用。与在缺乏电力的情况下保持其存储状态的非易失性存储器单元(例如，快闪存储器单元)相比，易失性存储器单元(例如，DRAM单元)需要电力来保持其存储数据状态(例如，经由刷新过程)。然而，各种易失性存储器单元(例如DRAM单元)可比各种非易失性存储器单元(例如快闪存储器单元)更快地操作(例如，编程、读取、擦除等)。
发明内容
本申请案的一个实施例提供一种方法，其包括：在第一硅酸盐材料(103)中的开口(119)的第一侧壁(113)及上覆第二硅酸盐材料(106)中的所述开口的第二侧壁(117)上形成衬里材料(221)，其中所述衬里材料经形成到覆盖所述第一侧壁上的延伸到所述开口中的粗糙度(214)的厚度(223)；及利用非选择性蚀刻化学物质从所述开口(119)的所述第一侧壁(113)及所述开口(119)的所述第二侧壁(117)移除所述衬里材料(221)以减小所述第一侧壁(113)上的所述粗糙度(214)。
本申请案的另一实施例提供一种方法，其包括：在与下伏材料(101)相邻的第一硅酸盐材料(103)中的开口(119)的第一侧壁(113)及上覆第二硅酸盐材料(106)中的所述开口的第二侧壁(117)上沉积衬里材料(221)到覆盖所述第一侧壁上的延伸到所述开口中的粗糙度(214)的厚度(223)；及利用非选择性蚀刻化学物质蚀刻所述衬里材料(221)及所述第一侧壁(113)上的所述粗糙度(214)，直到从所述开口(119)的所述第一侧壁(113)及所述第二侧壁(117)移除所述衬里材料，以减小(334)所述第一侧壁上的所述粗糙度(214)。
本申请案的又一实施例提供一种方法，其包括：在第一硅酸盐材料(103)上方沉积第二硅酸盐材料(106)以形成延伸穿过所述第二硅酸盐材料的开口(119)的第二部分(116)；经由所述开口(119)的所述第二部分(116)将所述开口的第一部分(112)蚀刻到所述第一硅酸盐材料(103)中；在所述第一硅酸盐材料(103)中的所述开口(119)的所述第一部分(112)的第一侧壁(113)及所述第二硅酸盐材料(106)中的所述开口的所述第二部分(116)的第二侧壁(117)上沉积非共形衬里材料(221)到覆盖所述第一侧壁上的延伸到所述开口的所述第一部分中的粗糙度(214)的厚度(223)；及利用非选择性蚀刻化学物质蚀刻所述开口(119)的所述第一部分及所述第二部分(112、116)的所述侧壁(113、117)上的所述衬里材料(221)，直到从所述侧壁移除所述衬里材料且减小(334)所述开口的所述第一部分上的所述粗糙度(214)。
本申请案的又一实施例提供一种存储器装置的部分，所述存储器装置是通过本申请案的方法形成，其中：所述存储器装置包括至少一个存储器单元，所述存储器单元包含：至少一个电容器，其作为数据存储元件，所述至少一个电容器由所述电容器支撑结构支撑；及至少一个存取装置，其经耦合到所述至少一个电容器。
附图说明
图1到图4说明根据本发明的数个实施例的在用于减小开口的侧壁上的粗糙度的实例制造序列中的各个时间点的实例存储器装置的部分的横截面视图。
图5到图7说明根据本发明的数个实施例的在用于形成与开口相关联的电容器的实例制造序列中的各个时间点的实例存储器装置的部分的横截面视图。
图8到图10是根据本发明的多个实施例的用于减小开口的侧壁上的粗糙度的实例方法的流程图。
具体实施方式
各种类型的存储器装置(例如，包含易失性或非易失性存储器单元的所述存储器装置)可包含可作为开口形成到侧壁结构材料中的直线沟槽及/或圆形、正方形、长方形等空腔。此类开口可含有或相关联于对存储器装置上的数据存取、存储及/或处理做出贡献或对存储器装置上的各种支撑结构做出贡献的各种材料。
此开口的形成可在开口的侧壁的至少部分上导致粗糙度(例如，线宽粗糙度(LWR)及/或空间宽度粗糙度(SWR))。例如，在数个实施例中，可使用对侧壁结构材料中的数种化学化合物具有选择性的蚀刻工艺执行将开口形成到侧壁结构材料中。一或多种化学化合物对蚀刻工艺的抵抗性可高于侧壁结构材料中的其它化学化合物。例如，对特定选择性蚀刻化学物质具有较高抵抗性的化学化合物可具有低于对所述特定选择蚀刻化学物质具有较低抵抗性及较高蚀刻速率的另一化学化合物的蚀刻速率。因此，一或多种化学化合物的较高抗蚀刻性可导致此类化学化合物的剩余部分造成开口的侧壁上的延伸到开口的空腔中的粗糙度。
如果不减小(例如，移除)此粗糙度，那么此粗糙度可能造成与存储器装置的数据存取、存储及/或处理功能相关的意外后果。例如，如本文中进一步描述，与开口相关联地形成的电容器可具有形成在开口的侧壁上的结构特征(例如，电极材料)。保留在开口的侧壁上的粗糙度可能造成形成在侧壁上的结构特征上的数个位置处的不均匀(例如，更薄)厚度。如果不减小(例如，防止)不均匀厚度，那么不均匀厚度在存储器装置上的电容器的后续使用期间可能提高短路故障的概率。
本发明包含与减小开口的侧壁上的粗糙度相关的方法、设备及系统。本文中所描述的方法的实施例包含在第一硅酸盐材料中的开口的第一侧壁及上覆第二硅酸盐材料中的开口的第二侧壁上形成衬里材料，其中所述衬里材料经形成到覆盖第一侧壁上的延伸到开口中的粗糙度的厚度。实例方法进一步包含利用非选择性蚀刻化学物质从开口的第一侧壁及开口的第二侧壁移除衬里材料以减小第一侧壁上的粗糙度。
在本发明的下文详细描述中，参考形成本发明的部分的附图，且在附图中以说明方式展示可如何实践本发明的一或多个实施例。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不脱离本发明的范围的情况下进行工艺、电气及/或结构改变。如本文中所使用，“数个”事物可指一或多个此类事物。例如，数个电容器可指至少一个电容器。
本文中的图遵循编号惯例，其中首个或前几个数字对应于附图的图编号且剩余数字标识附图中的元件或组件。可通过使用类似数字来标识不同图之间的类似元件或组件。例如，参考数字119可指代图1中的元件“19”，且类似元件在图6中可被指代为619。在一些情况下，在相同图或不同图中多个类似但功能上及/或结构上可区分的元件或组件可用相同元件编号循序地指代(例如，图5中的519-1及519-2)。
图1说明说明根据本发明的数个实施例的在用于减小开口的侧壁上的粗糙度的实例半导体制造序列中的时间点100的实例存储器装置的部分的横截面视图。在对应于已在制造序列中执行的各种处理活动的时间点100展示图1中所说明的制造序列。
第一硅酸盐材料103被展示为已经形成在下伏衬底材料101上。衬底材料101可由其上可制造有存储器装置材料的各种未掺杂或掺杂材料形成。相对惰性的未掺杂衬底材料101的实例可包含单结晶硅(单晶硅)、多结晶硅(多晶硅)及非晶硅等等。
在数个实施例中，第一硅酸盐材料103已由硼磷硅玻璃(BPSG)形成。BPSG可包含掺杂有各种浓度及/或比的含硼化合物及含磷化合物的含硅化合物。含硅(S)化合物可为可通过氧化硅烷(SiH4)而形成的二氧化硅(SiO2)等等。含硼(B)化合物可为可通过氧化硼烷(B2H6)而形成的三氧化二硼(B2O3)等等。含磷(P)化合物可为可通过氧化膦(PH3)而形成的五氧化二磷(P2O5)等等。BPSG的含S、B及P化合物可包含如确定为适于第一硅酸盐材料103的功能性、形成及/或移除的S、B及P的各种同位素，如本文中所描述。
第一硅酸盐材料103最初可作为单个层形成(例如，沉积)在下伏衬底材料101的表面110上。例如，第一硅酸盐材料103可经形成为在其中不形成从第一硅酸盐材料103的上表面到下伏衬底材料101的表面110的开口112。在数个实施例中，第一硅酸盐材料103的单个层可经沉积到下伏衬底材料101的表面110上方的在从约400纳米(nm)到约750nm的范围内的厚度。
第一氮化物材料105被展示为已经形成在第一硅酸盐材料103的与下伏衬底材料101相对的表面上。第一氮化物材料105可作为单个层形成(例如，沉积)在第一硅酸盐材料103的上表面上。替代地，第一氮化物材料105可作为两个单独部分(例如，层)形成(例如，沉积)在第一硅酸盐材料103的上表面上。例如，第一硅酸盐材料103可经形成为在其中形成从第一氮化物材料105的上表面到第一硅酸盐材料103的上表面的开口。
第一氮化物材料105可由针对介电性质或电阻性质选择的氮化物材料形成。例如，一或多种电介质及/或电阻器氮化物可选自氮化硼(BN)、氮化硅(SiNX、Si3N4)、氮化铝(AlN)、氮化镓(GN)、氮化钽(TaN、Ta2N)、氮化钛(TiN、Ti2N)及氮化钨(WN、W2N、WN2)等等，以形成第一氮化物材料105。在数个实施例中，第一氮化物材料105可经沉积到第一硅酸盐材料103的表面上方的在从约15nm到约30nm的范围内的厚度。
第二硅酸盐材料106被展示为已经形成在第一氮化物材料105的与第一硅酸盐材料103相对的表面上。在数个实施例中，第二硅酸盐材料106可由原硅酸四乙酯(Si(OC2H5)4)形成，其也被称为TEOS。TEOS可经形成为原硅酸(Si(OH)4)的乙基酯等等。
如图1中所展示，第二硅酸盐材料106最初可作为两个单独部分(例如，层)形成(例如，沉积)在第一氮化物材料105的与第一硅酸盐材料103相对的表面上。例如，第二硅酸盐材料106可经形成为在其中形成从第二硅酸盐材料106的上表面到第一氮化物材料105的上表面或到第一硅酸盐材料103的上表面的开口119的第二部分116。由于TEOS的沉积特性及所选择的蚀刻工艺，可平滑地形成开口119的第二部分116的第二侧壁117。例如，沟槽的两个侧壁或圆柱形开口的连续侧壁以及其它可能配置可经形成为没有如本文中所描述的延伸到开口119的第二部分116的内部中的明显粗糙度。另外，在数个实施例中，沟槽的侧壁可经沉积为具有基本上恒定的宽度，或圆柱形开口的连续侧壁可经沉积为从第二硅酸盐材料106中的开口119中的第二部分116的顶部到底部具有基本上恒定的直径。在数个实施例中，第二硅酸盐材料106的两个单独部分可经沉积到第一氮化物材料105的表面上方的在从约300纳米(nm)到约600nm的范围内的厚度。
第二氮化物材料108被展示为已经形成在第二硅酸盐材料106的与第一氮化物材料105相对的表面上。第二氮化物材料108可作为单个层形成(例如，沉积)在第二硅酸盐材料106的上表面上。替代地，第二氮化物材料108可作为两个单独部分(例如，层)形成(例如，沉积)在第二硅酸盐材料106的部分的两个单独上表面上。例如，第二氮化物材料108可经形成为在其中形成从第二氮化物材料108的上表面109到第二硅酸盐材料106的上表面的开口。
类似于第一氮化物材料105，第二氮化物材料108可由针对介电性质或电阻性质选择的氮化物材料形成。例如，一或多种电介质及/或电阻器氮化物可选自BN、SiNX、Si3N4、AlN、GN、TaN、Ta2N、TiN、Ti2N及WN、W2N、WN2等等，以形成第二氮化物材料108。在各种实施例中，第一氮化物材料105及第二氮化物材料108可由相同单种氮化物或相同氮化物混合物形成，或第一氮化物材料105及第二氮化物材料108可各自由不同单种氮化物或不同氮化物混合物形成，这取决于例如氮化物可被应用的各种用途。在数个实施例中，第二氮化物材料108可经沉积到第二硅酸盐材料106的表面上方的在从约80nm到约150nm的范围内的厚度。
开口119的第二部分116可经形成穿过第一氮化物材料105、第二硅酸盐材料106及第二氮化物材料108。第二部分116可具有从约20nm到约60nm的范围内的宽度或直径。
可利用蚀刻工艺(例如，第一湿蚀刻工艺或干蚀刻工艺)以经由(例如，穿过)开口119的已形成的第二部分116蚀刻到第一硅酸盐材料103中以形成开口119的第一部分112。蚀刻工艺的执行可导致形成第一部分112及第二部分116的组合以便形成从第二氮化物材料108的上表面109延伸到衬底材料101的表面110的所得开口119。所得开口119可具有从约800nm到约1,500nm的范围内的高度。
随着蚀刻穿过第一硅酸盐材料103进行且接近衬底材料101，第二部分116的宽度或直径在从约20nm到60nm的范围内且所得开口119的高度在从约800nm到1500nm的范围内可能导致高度与宽度的纵横比(AR)在从约25:1到约50:1的范围内。如此高的AR可能造成所选择的蚀刻工艺(例如，蚀刻化学物质、等离子体形成、等离子体投影速度等)形成第一硅酸盐材料103中的开口119的锥形(未展示)。锥形可能引起开口119的直径随着蚀刻朝向衬底材料101进行而减小(例如，逐渐减小)。
随后可利用另一蚀刻工艺(例如，第二湿蚀刻工艺或干蚀刻工艺)来蚀刻开口119的第一部分112的锥形以符合先前形成在上覆第二硅酸盐材料106中的第二部分116的宽度或直径。例如，可在第二蚀刻工艺中利用水的、半水的、蒸汽或基于等离子体氟化氢(HF)的蚀刻化学物质(例如，仅使用HF的蚀刻化学物质、基于低HF及高盐酸(HCl)的蚀刻化学物质、基于高HF及低HCl的蚀刻化学物质、或基于基本上相等的HF及HCl的蚀刻化学物质等等)或水的、半水的、蒸汽或基于等离子氢氧化铵(NH4OH)的蚀刻化学物质以及其它可能的蚀刻化学物质，以便减小(例如，移除)第一部分112中的锥形以符合第二部分116的宽度或直径。
第二蚀刻工艺可对移除在第一硅酸盐材料103的第一侧壁113的暴露表面上形成第一硅酸盐材料103(例如，与具有衬里材料221形成在其表面上的第一硅酸盐材料103相反，如结合图2及本文中别处所描述)的多种化学化合物中的化学化合物具有选择性。例如，利用基于HF的蚀刻化学可对从第一侧壁113移除可形成第一硅酸盐材料103的BPSG的硅及磷化合物是选择性(例如，优选)的。硅及磷化合物的选择性移除(例如，以较高速率蚀刻这些化合物)可能导致BPSG的至少一些硼及/或硼化合物在数个位置处作为粗糙度(例如，如114处所展示)保留在开口119的第一部分112的第一侧壁113上。
可针对堆叠在与衬底材料101相邻的第一硅酸盐材料103上的第二硅酸盐材料106形成支撑结构。在数个实施例中，通过在第一硅酸盐材料103与第二硅酸盐材料106之间形成(例如，沉积)第一氮化物材料105且在第二硅酸盐材料106的相对表面上形成第二氮化物材料108，可形成支撑结构。第一氮化物材料105及第二氮化物材料108可通过在与实例存储器装置的多个电容器(例如，如结合图5到图7所展示及所描述)或其它结构元件相关联的特征之间延伸且连接(例如，附接)到所述特征来形成支撑结构。如此形成的支撑结构可使第一硅酸盐材料103及第二硅酸盐材料106的堆叠相对于彼此及下伏衬底材料101维持于比由第一硅酸盐材料103及第二硅酸盐材料106自身提供的配置更静态的配置。
图2说明根据本发明的数个实施例的在结合图1所描述的实例制造序列中的另一时间点220的实例存储器装置的部分的横截面视图。
图2中所说明的制造序列中的时间点220展示衬里材料221已经形成在第二氮化物材料208的上表面209上。衬里材料221也被展示为结合开口219的第二部分216形成在第二氮化物材料208的侧壁218、第二硅酸盐材料206的第二侧壁217及第一氮化物材料205的侧壁215上。衬里材料221也被展示为结合开口219的第一部分212形成在第一硅酸盐材料203的第一侧壁213及衬底材料201的上表面210上。
在数个实施例中，衬里材料221可为沉积在第一硅酸盐材料203中的开口219的第一部分212的第一侧壁213上以覆盖第一硅酸盐材料203上的粗糙度214的非共形衬里材料。可利用此非共形衬里材料使得衬里材料221的厚度或外表面轮廓趋于不遵循第一部分212的第一侧壁213上的粗糙度214的轮廓。
在数个实施例中，衬里材料221可经形成为基于氧化硅的材料。例如，基于氧化硅的材料可选自与氢(H)、氮(N)、碳(C)及/或其它非金属组合的SiO及SiO2。在数个实施例中，其它非金属可包含含B化合物(例如，B2O3、B2H6)、含P化合物(例如，P2O5、PH3等等)及数个其它非金属化合物。因而，衬里材料221可由未掺杂氧化硅(SiO及/或SiO2)、掺B氧化硅、掺P氧化硅、掺低B及掺高P氧化硅、掺高B及掺低P氧化硅、掺基本上相等的B及P的氧化硅及/或掺杂有各种其它元素及化合物的氧化硅形成，或包含上述氧化硅。此类掺杂衬里材料可包含硼硅玻璃(BSG)、磷硅玻璃(PSG)及BPSG，以及其它可能的衬里材料。
在数个实施例中，可调谐经选择用作衬里材料221的基于氧化硅的材料的化学物质，使得所选择的蚀刻化学物质对基于氧化硅的衬里材料221、第二硅酸盐材料206(例如，TEOS材料)及第一硅酸盐材料203(例如，在第一侧壁213上形成粗糙度214的BPSG材料的剩余含S、B及/或P化合物)是非选择性的。非选择性蚀刻化学物质也可相对于其它材料非选择性地蚀刻第一氮化物材料205及第二氮化物材料208。例如，第一侧壁213上的粗糙度214可能起因于在执行第二蚀刻工艺以移除锥形之后保留B及/或含B化合物的部分，如先前所描述。因此，衬里材料221可被选择为包含B及/或含B化合物，使得所选择的蚀刻化学物质对基于氧化硅的衬里材料221(例如，BSG或BPSG等等)及第一侧壁213上的含B粗糙度214是非选择性的。替代地或另外，可调谐选择用于所选择的衬里材料221的蚀刻化学物质，使得蚀刻化学物质对基于氧化硅的衬里材料221、第二硅酸盐材料206、及在第一侧壁213上形成粗糙度214的第一硅酸盐材料203的剩余含S、B及/或P化合物是非选择性的。
在任一实施例中，非选择性蚀刻化学物质对第一侧壁213上的粗糙度214所具有的蚀刻速率可与对所选择的基于氧化硅的衬里材料221的蚀刻速率基本上相同(例如，相等)。因此，进行蚀刻以从第一侧壁213及第二侧壁217移除大部分(例如，全部)所选择的基于氧化硅的衬里材料221还可移除第一侧壁213上的大部分(例如，全部)粗糙度214。
在各种实施例中，非选择性蚀刻化学物质可选自水蚀刻化学物质、半水蚀刻化学物质、蒸汽蚀刻化学物质或等离子体蚀刻化学物质。例如，蚀刻化学物质可选自水、半水、蒸汽或基于等离子体HF的蚀刻化学物质(例如，仅使用HF的蚀刻化学物质、低HF及基于高HCl的蚀刻化学物质、基于高HF及低HCl的化学蚀刻物质或基于基本上相等的HF及HCl的蚀刻化学物质等等)及水、半水、蒸汽或基于等离子体NH4OH的蚀刻化学物质，以及其它可能的非选择性蚀刻化学物质。
衬里材料221可经形成(例如，沉积)到覆盖第一硅酸盐材料203的第一侧壁213上的粗糙度214的厚度223。在第一侧壁213上可存在多个位置，其中如本文中所描述的粗糙度214可在执行结合图1所描述的第二蚀刻工艺之后存在。衬里材料221沉积在开口219的第一侧壁213及第二侧壁217上以便覆盖粗糙度214的厚度223可基于(例如，取决于)粗糙度延伸到开口219的第一部分212中的可能距离。可能距离可指第一部分212的第一侧壁213上的位置，在所述位置处与其中可定位粗糙度的其它潜在位置相比，粗糙度可更远地延伸到第一部分212的内部空间中。例如，如图1中所展示，与粗糙度的其它所展示指示相比，在由参考数字114所指示的位置处展示的粗糙度从第一侧壁113更远地延伸到开口119的第一部分112的内部空间中。如图2中所展示，衬里材料221经沉积到覆盖从第一硅酸盐材料203的第一侧壁213最远地延伸的粗糙度214的厚度223。开口219的第一部分212及第二部分216的宽度或直径被展示为通过在时间点220在其上形成衬里材料221而暂时减小。
粗糙度最远地延伸到开口219的第一部分212中的可能距离可基于使用特定的第一硅酸盐材料203、蚀刻化学物质、蚀刻工艺、纵横比等对此类距离的测量。此类距离的测量可取决于在执行本文中所描述的制造序列之前执行的测试或在制造序列期间执行的此类距离的确定(例如，测量)。因此，在数个实施例中，衬里材料221可经沉积到1nm到3nm的厚度223以覆盖从第一侧壁213最远地延伸的粗糙度214。
图3说明根据本发明的数个实施例的在结合图1及图2所描述的实例制造序列中的另一时间点325的实例存储器装置的部分的横截面视图。
图3说明正在执行的另一蚀刻工艺331(例如，第三湿蚀刻工艺或干蚀刻工艺)。第三蚀刻工艺331可包含利用非选择性蚀刻化学物质。第三蚀刻工艺331可进一步包含利用非选择性蚀刻化学物质蚀刻衬里材料321及第一硅酸盐材料303上的粗糙度334。在数个实施例中，非选择性蚀刻化学物质可对衬里材料321(例如，氧化硅材料)、第二硅酸盐材料306(例如，TEOS材料)及第一硅酸盐材料303(例如，BPSG材料的硅、硼及磷化合物)是非选择性的(例如，不具有优先蚀刻能力)。非选择性蚀刻化学物质还可非选择性地蚀刻第一氮化物材料305及第二氮化物材料308。以实例且非限制的方式，此类非选择性蚀刻化学物质可包含利用本文中所描述的基于HF的蚀刻化学物质。
第三蚀刻工艺331的执行可导致衬里材料321的厚度333逐渐减小。厚度333的减小可起因于从第二氮化物材料308的上表面309、第二氮化物材料308的侧壁318、第二硅酸盐材料306的第二侧壁317、第一氮化物材料305的侧壁315、第一硅酸盐材料303的第一侧壁313及下伏衬底材料301的表面310非选择性地移除(例如，蚀刻)衬里材料321。衬里材料321的厚度333的非选择性减小还可同时导致(例如，引起)第一硅酸盐材料303的第一侧壁313上的粗糙度334逐渐减小。
图4说明根据本发明的数个实施例的在结合图1到图3所描述的实例制造序列中的另一时间点430的实例存储器装置的部分的横截面视图。图4说明在完成结合图3所描述的第三蚀刻工艺331之后的时间点430的实例存储器装置的部分的结构。
利用非选择性蚀刻化学物质完成第三蚀刻工艺331可包含(例如，引起)蚀刻开口419的第一部分412及第二部分416的第一侧壁413及第二侧壁417上的衬里材料321，直到从所述侧壁移除衬里材料321且减小(例如，移除)开口419的第一部分412上的粗糙度334。第三蚀刻工艺331的完成还可包含从第一氮化物材料415及第二氮化物材料418的侧壁415、418移除衬里材料321，使得侧壁415、418与开口419的第一部分412及第二部分416的第一侧壁413及第二侧壁417基本上共面。第三蚀刻工艺331的完成导致粗糙度334减小可导致第一部分412及第二部分412的宽度或直径沿着开口419的高度基本上相同。第一部分412及第二部分416的第一侧壁413及第二侧壁417因此可沿着开口419的高度基本上共面。
图5说明根据本发明的数个实施例的在用于形成与开口相关联的电容器的实例制造序列中的时间点535的实例存储器装置的部分的横截面视图。图5说明在完成结合图1到图4所描述的制造序列之后的时间点535的实例存储器装置的部分的结构。
如结合图1到图4所描述，可在第一硅酸盐材料503与第二硅酸盐材料506之间形成(例如，沉积)第一氮化物材料505。也可在第二硅酸盐材料506的与其上形成有第一氮化物材料505的第二表面相对的第一表面上形成(例如，沉积)第二氮化物材料508。开口519可从衬底材料501延伸且可包含由相应的第一硅酸盐材料503、第一氮化物材料505、第二硅酸盐材料506及第二氮化物材料508的侧壁413、415、417及418共同形成的侧壁。为清楚起见，在实例制造序列中，图5展示实例存储器装置的部分中的第一开口519-1及第二开口519-2，但是实施例不限于两个开口且可包含任何数目个此类开口。
如图5中在时间点535所展示，第一电极材料536已经形成(例如，沉积)在衬底材料510及开口519-1、519-2的侧壁上。在数个实施例中，第一电极材料536也可已经形成在第二氮化物材料508的上表面509上。在点535，电容器材料538被展示为已经形成(例如，沉积)以从衬底材料510填充开口519-1、519-2到第二氮化物材料508的上表面509处的开口519的高度。在数个实施例中，电容器材料538可经沉积以填充开口519-1、519-2到第一电极材料536的上表面。第一电极材料536及电容器材料538可由任何导电材料形成且形成到与可与形成用于半导体装置的可操作电容器相关联地使用的任何宽度(例如，厚度)。图2到图4中所说明的粗糙度214、334的减小(例如，移除)可能导致(例如，引起)通过减小形成有第一电极材料536的开口519-1、519-2的第一部分412上的粗糙度来降低由电容器材料538形成的电容器(例如，如在748处所展示且结合图7所描述)的短路故障的概率。
图6说明根据本发明的数个实施例的在用于形成电容器的实例制造序列中的时间点640的实例存储器装置的部分的横截面视图。图6说明在完成结合图1到图5所描述的实例制造序列之后的时间点640的实例存储器装置的部分的结构。
如在时间点640所展示，已从图6中所展示的实例存储器装置的部分移除图5中的503处所展示的第一硅酸盐材料(例如，BPSG)及图5中的506处所展示的第二硅酸盐材料(例如，TEOS)。可利用(经由施加)溶剂移除第一硅酸盐材料503及第二硅酸盐材料506，所述溶剂选择性地从存储器装置移除(例如，溶解)第一硅酸盐材料及第二硅酸盐材料而不移除(例如，留下)其它材料使得所述材料保留在存储器装置中。此选择性溶剂可选自水(H2O)、甲醇(CH3OH)、乙醇(C2H5OH)、丙醇(C3H7OH)的异构体(例如正丙醇及异丙醇)、正丁醇(C4H9OH)及其它可能醇、及硫酸(H2SO4)及其组合等等。第一硅酸盐材料503及第二硅酸盐材料506的移除可在存储器装置的结构中留下空白空间(例如，空隙)644。
相反，选择性溶剂的施加可使具有形成在其外表面上的第一电极材料636的电容器材料638保留在存储器装置的结构中。另外，在施加选择性溶剂之后可保留第一氮化物材料605及第二氮化物材料608，并且其它可能组件或结构特征可保留在存储器装置的结构中。如结合图7进一步描述，剩余第一氮化物材料605及剩余第二氮化物材料608可用作电容器支撑结构，以鉴于存储器装置的结构中的空隙644来提供支撑。
在与点535及640相关联的某个时间，可能已移除(例如，蚀刻)开口519-1及519-2中的电容器材料638的部分连同第二氮化物材料608的上表面609上的第一电极材料636。更多第一电极材料636可能已形成(例如，沉积)在开口519-1及519-2中的电容器材料638的剩余部分的上表面上，使得电容器材料638与第一电极材料636一起覆盖在全部表面上。在数个实施例中，第一电极材料636的上表面可与第二氮化物材料608的上表面609共面，使得被第一电极材料636覆盖的电容器材料638的高度与原始开口619的高度相同。
图7说明根据本发明的数个实施例的在用于形成电容器的实例制造序列中的时间点745的实例存储器装置的部分的横截面视图。图7说明在完成结合图1到图6所描述的实例制造序列之后的时间点745的实例存储器装置的部分的结构。
如在时间点745所展示，电介质材料746已经形成(例如，沉积)在第一电极材料736的外表面上。在数个实施例中，电介质材料746可由衬底材料701的表面710形成以覆盖第一电极材料736的外表面，包含上表面。随后可至少部分地通过在电介质材料746的外表面上形成(例如，沉积)第二电极材料747来形成电容器748。
图7中所说明的实例存储器装置的部分展示在结构中被指示为宽度且如刚刚所描述般形成的第一电容器748-1及第二电容器748-2。由于电介质材料746及第二电极材料747经形成在第一电极材料736上方，因此电容器748-1、748-2的高度749可高于原始开口619的高度。图7中所说明的实例存储器装置展示可在第一电容器748-1与第二电容器748-2周围及之间形成为电绝缘的缓冲材料743。电介质材料746、第二电极材料747及缓冲材料743可由任何相应电介质材料、导电材料及电阻性材料形成，且形成到可与形成用于半导体装置的可操作电容器的形成相关联地形成的任何宽度(例如，厚度)。
除下伏衬底材料701以外，支撑结构还由第一氮化物材料705及第二氮化物材料708形成。支撑结构可在第一硅酸盐材料503及第二硅酸盐材料506的移除已在存储器装置的结构中留下空隙644之后且甚至在此类空隙644可能已经至少部分地被缓冲材料743填充之后为第一电容器748-1及第二电容器748-2提供支撑。为简单起见，由第一氮化物材料705及第二氮化物材料708形成的支撑结构被展示为仅附接到电容器748-1的第一电极材料736的左侧及电容器748-2的第一电极材料736的右侧。然而，由第一氮化物材料705及第二氮化物材料708形成的支撑结构也可在第一电容器748-1及第二电容器748-2的相对侧上(例如，如图5到图6中所展示)，或可经附接在四个位置处或甚至环绕第一电容器748-1及第二电容器748-2。在数个实施例中，电介质材料746、第二电极材料747及/或缓冲材料743可环绕电容器748-1、748-2的第一电极材料736，但在支撑结构的第一氮化物材料705及第二氮化物材料708经附接到第一电极材料736的界定位置处除外。
如刚刚所描述的电容器及电容器支撑结构的形成可使电容器中的每一者能够维持于静态配置(例如，相对于彼此及下伏材料)。例如，电容器支撑结构可降低(例如，防止)在制造或使用期间电容器弯曲及/或扭曲的可能性。电容器弯曲及/或扭曲的减少可降低意外后果的可能性，例如半导体装置操作故障、需要更换零件等。
如刚刚所描述的电容器及电容器支撑结构的形成可用于制造包含至少一个存储器单元的存储器装置。此存储器单元可包含由电容器支撑结构支撑的至少一个此类电容器作为数据存储元件。存储器单元还可包含耦合到或可耦合到至少一个电容器的至少一个存取装置(例如，晶体管)(未展示)。
图8是根据本发明的多个实施例的用于减小开口的侧壁上的粗糙度的实例方法850的流程图。除非明确陈述，否则本文中所描述的方法的元件不限于特定顺序或序列。另外，本文中所描述的数个方法实施例或其元件可在相同或基本上相同的时间点执行。
在框852处，方法850可包含在第一硅酸盐材料中的开口的第一侧壁及上覆第二硅酸盐材料中的开口的第二侧壁上形成衬里材料(例如，如结合图2所描述)。衬里材料可经形成到覆盖第一侧壁上的延伸到开口中的粗糙度的厚度。在框854处，方法850可包含利用非选择性蚀刻化学物质从开口的第一侧壁及开口的第二侧壁移除衬里材料以减小(例如，移除)第一侧壁上的粗糙度(例如，如结合图3及图4所描述)。
在数个实施例中，方法850可进一步包含在形成衬里材料之前，在第一硅酸盐材料中形成开口以符合先前形成在上覆第二硅酸盐材料中的开口的宽度，其中开口延伸穿过第二硅酸盐材料且到第一硅酸盐材料中(例如，如结合图1所描述)。方法850可进一步包含以延伸穿过第二硅酸盐材料且到第一硅酸盐材料中的基本上圆柱形的配置中形成开口(例如，如结合图1所描述)。
方法850可进一步包含由不同硅酸盐材料形成第一硅酸盐材料及第二硅酸盐材料(例如，如结合图1所描述)。方法850可进一步包含在形成衬里材料之前，移除第一硅酸盐材料中的开口的锥形以符合先前形成在上覆第二硅酸盐材料中的开口的直径(例如，如结合图1所描述)。粗糙度可能起因于对移除形成第一硅酸盐材料的多种化学化合物中的化学化合物的选择性(例如，如结合图1所描述)。方法850可进一步包含基于粗糙度延伸到开口中的可能距离的确定，确定形成在开口的第一及第二侧壁上以覆盖粗糙度的衬里材料的厚度(例如，如结合图2所描述)。
图9是根据本发明的多个实施例的用于减小开口的侧壁上的粗糙度的另一实例方法960的流程图。
在框962处，方法960可包含在与下伏材料相邻的第一硅酸盐材料中的开口的第一侧壁及上覆第二硅酸盐材料中的开口的第二侧壁上沉积衬里材料到覆盖第一侧壁上的延伸到开口中的粗糙度的厚度(例如，如结合图2所描述)。在框964处，方法960可包含利用非选择性蚀刻化学物质蚀刻衬里材料及第一侧壁上的粗糙度，直到从开口的第一及第二侧壁移除衬里材料以减小(例如，移除)第一侧壁上的粗糙度(例如，如结合图3及图4所描述)。
在数个实施例中，方法960可进一步包含以延伸穿过第二硅酸盐材料且到第一硅酸盐材料中的基本上圆柱形的配置形成开口(例如，如结合图1所描述)。方法960可进一步包含在沉积衬里材料之前，蚀刻第一硅酸盐材料中的开口的锥形以符合形成在上覆第二硅酸盐材料中的开口的直径(例如，如结合图1所描述)。锥形可具有随着锥形朝向下伏材料前进而减小的直径。粗糙度可起因于对形成第一硅酸盐材料的多种化学化合物中的化学化合物的蚀刻选择性(例如，如结合图1所描述)。
图10是根据本发明的多个实施例的用于减小开口的侧壁上的粗糙度的另一实例方法1070的流程图。
在框1072处，方法1070可包含在第一硅酸盐材料上方沉积第二硅酸盐材料以形成延伸穿过第二硅酸盐材料的开口的第二部分(例如，如结合图1所描述)。在框1074处，方法1070可包含经由(例如，穿过)开口的第二部分将开口的第一部分蚀刻到第一硅酸盐材料中(例如，如结合图1所描述)。在框1076处，方法1070可包含在第一硅酸盐材料中的开口的第一部分的第一侧壁及第二硅酸盐材料中的开口的第二部分的第二侧壁上沉积非共形衬里材料到覆盖第一侧壁上的延伸到开口的第一部分中的粗糙度的厚度(例如，如结合图2所描述)。在框1078处，方法1070可包含利用非选择性蚀刻化学物质蚀刻开口的第一及第二部分的侧壁上的衬里材料，直到从侧壁移除衬里材料且减小(例如，移除)开口的第一部分上的粗糙度(例如，如结合图3及图4所描述)。
在数个实施例中，方法1070可进一步包含在第一硅酸盐材料与第二硅酸盐材料之间沉积第一氮化物材料，且在第二硅酸盐材料的与其上形成有第一氮化物材料的第二表面相对的第一表面上沉积第二氮化物材料(例如，如结合图1所描述)。开口可从衬底材料延伸且可包含由(穿过)第一硅酸盐材料、第一氮化物材料、第二硅酸盐材料及第二氮化物材料形成的侧壁(例如，如结合图1所描述)。
在本发明的上文详细描述中，参考形成本发明的部分的附图，且在附图中以说明方式展示可如何实践本发明的一或多个实施例。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不脱离本发明的范围的情况下进行工艺、电气及/或结构改变。此外，附图中所说明的结构特征旨在指示一或多个实施例中的结构特征的相对定位且未必相对于附图中的其它结构特征或以其它方式按比例绘制。
应理解，本文中所使用的术语仅是出于描述特定实施例的目的且并非旨在进行限制。如本文中所使用，单数形式“一”、“一个”及“所述”包含单数及复数指代物，除非上下文另有明确规定，“数个”、“至少一个”及“一或多个”(例如，数个存储器阵列可指一或多个存储器阵列)也是如此，而“多个”旨在指一个以上此类事物。此外，贯穿本申请案，单词“可”及“可以”是以许可性意义(即，有可能、能够)而非强制性意义(即，必须)使用。术语“包含”及其衍生词表示“包含但不限于”。术语“经耦合”及“耦合”表示物理上直接或间接连接，且除非另有陈述，否则可包含用于存取及/或用于移动(传输)指令(例如，控制信号、地址信号等)及数据(视上下文而定)的无线连接。
虽然本文中已说明及描述包含半导体材料、下伏材料、结构材料、电介质材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物质、蚀刻工艺、溶剂、存储器装置、存储器单元、开口及/或沟槽的侧壁、以及与减小开口的侧壁上的粗糙度相关的其它材料及/或组件的各种组合及配置的实例实施例，但是本发明的实施例不限于本文中明确叙述的所述组合。除本文中所揭示的那些以外的半导体材料、下伏材料、结构材料、电介质材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物质、蚀刻工艺、溶剂、存储器装置、存储器单元、与减小侧壁上的粗糙度相关的开口及/或沟槽的侧壁的其它组合及配置明确包含在本发明的范围内。
尽管已在本文中说明及描述具体实施例，但是所属领域的一般技术人员将明白，经计算以实现相同结果的布置可置换所展示的具体实施例。本发明旨在涵盖本发明的数个实施例的调适或变动。应了解，已以说明且非限制的方式进行上文描述。所属领域的一般技术人员将在审查上文描述之后明白上述实施例的组合及本文中未具体描述的其它实施例。本发明的数个实施例的范围包含其中使用上述结构及工艺的其它应用。因此，应参考所附权利要求书连同此权利要求书所授权的等效物的全范围来确定本发明的数个实施例的范围。
在前文详细描述中，为了简化本发明而将一些特征一起分组在单个实施例中。本发明的方法不应被解译为反映本发明的所揭示实施例必须使用多于每一权利要求中明确叙述的特征的特征的意图。相反，如所附权利要求书所反映，发明标的物在于单个所揭示实施例的非全部特征。因此，所附权利要求书由此并入到具体实施方式中，其中每一权利要求自身独立作为单独实施例。
Claims (19)
1.一种用于开口的侧壁上的粗糙度的减小的方法，其包括：
在衬底材料上形成第一硅酸盐材料；
在所述第一硅酸盐材料上形成上覆第二硅酸盐材料，其中所述第一硅酸盐材料与所述第二硅酸盐材料不同；
形成穿过所述第一硅酸盐材料和所述第二硅酸盐材料的开口以与形成在所述上覆第二硅酸盐材料中的所述开口的宽度相符，其中形成所述开口包括使用具有选择性的选择性蚀刻工艺，所述选择性蚀刻工艺用于移除在所述第一硅酸盐材料中的所述开口的第一侧壁的暴露表面上形成所述第一硅酸盐材料的化合物，且其中所述开口延伸穿过所述上覆第二硅酸盐材料并穿过所述第一硅酸盐材料；
在所述第一硅酸盐材料中的所述开口的所述第一侧壁上以及所述上覆第二硅酸盐材料中的所述开口的第二侧壁上形成由与所述第一硅酸盐材料相同的材料组成的衬里材料，其中所述衬里材料经形成到覆盖所述第一侧壁上的延伸到所述开口中的粗糙度的厚度，并且延伸到所述开口的所述粗糙度由所述选择性蚀刻工艺导致；以及
利用具有对所述衬里材料与对所述粗糙度具有相同的蚀刻速率的非选择性蚀刻化学物质，从所述开口的所述第一侧壁以及所述开口的所述第二侧壁移除所述衬里材料的部分，以移除由所述选择性蚀刻工艺导致的所述第一侧壁上的所述粗糙度。
2.根据权利要求1所述的方法，其进一步包括：
以延伸穿过所述上覆第二硅酸盐材料且到所述第一硅酸盐材料中的基本上圆柱形的配置形成所述开口；及
在形成所述衬里材料之前，移除所述第一硅酸盐材料中的所述开口的锥形以符合先前形成在所述上覆第二硅酸盐材料中的所述开口的直径；
其中所述粗糙度起因于对移除形成所述第一硅酸盐材料的多种化学化合物中的化学化合物的所述选择性。
3.根据权利要求1所述的方法，其进一步包括基于所述粗糙度延伸到所述开口中的距离的确定，确定形成在所述开口的所述第一侧壁及所述第二侧壁上以覆盖所述粗糙度的所述衬里材料的所述厚度。
4.一种用于开口的侧壁上的粗糙度的减小的方法，其包括：
在衬底材料上形成第一硅酸盐材料；
在所述第一硅酸盐材料上形成上覆第二硅酸盐材料，其中所述第一硅酸盐材料与所述第二硅酸盐材料不同；
形成穿过所述第一硅酸盐材料和所述第二硅酸盐材料的开口以与形成在所述上覆第二硅酸盐材料中的所述开口的宽度相符，其中形成所述开口包括使用具有选择性的选择性蚀刻工艺，所述选择性蚀刻工艺用于移除在所述第一硅酸盐材料中的所述开口的第一侧壁的暴露表面上形成所述第一硅酸盐材料的化合物，且其中所述开口延伸穿过所述上覆第二硅酸盐材料并穿过所述第一硅酸盐材料；
在与所述衬底材料相邻的所述第一硅酸盐材料中的所述开口的所述第一侧壁上以及所述上覆第二硅酸盐材料中的所述开口的第二侧壁上沉积由与所述第一硅酸盐材料相同的材料组成的衬里材料到覆盖所述第一侧壁上的延伸到所述开口中的粗糙度的厚度，并且延伸到所述开口的所述粗糙度由所述选择性蚀刻工艺导致；以及
利用具有对所述衬里材料与对所述粗糙度相同的蚀刻速率的非选择性蚀刻化学物质，蚀刻所述衬里材料的部分及所述第一侧壁上的所述粗糙度，直到从所述开口的所述第一侧壁及所述第二侧壁移除所述衬里材料的部分，且移除由所述选择性蚀刻工艺导致的所述第一侧壁上的所述粗糙度。
5.根据权利要求4所述的方法，其进一步包括：
以延伸穿过所述上覆第二硅酸盐材料且到所述第一硅酸盐材料中的基本上圆柱形的配置形成所述开口；及
在沉积所述衬里材料之前，蚀刻所述第一硅酸盐材料中的所述开口的锥形，所述锥形具有朝向所述衬底材料减小的直径，以符合形成在所述上覆第二硅酸盐材料中的所述开口的直径；
其中所述粗糙度起因于对形成所述第一硅酸盐材料的多种化学化合物中的化学化合物的蚀刻选择性。
6.根据权利要求4所述的方法，其进一步包括：
由硼磷硅玻璃BPSG材料形成所述第一硅酸盐材料，所述BPSG材料包含掺杂有硼化合物及磷化合物的硅化合物；
由原硅酸四乙酯TEOS材料形成所述上覆第二硅酸盐材料；及
利用对所述衬里材料、所述TEOS材料及所述BPSG材料的所述化合物是非选择性的蚀刻化学物质，蚀刻所述衬里材料及所述第一硅酸盐材料上的所述粗糙度。
7.根据权利要求6所述的方法，其中所述硅化合物是SiO2，所述硼化合物是B2O3，且所述磷化合物是P2O5。
8.根据权利要求4所述的方法，其中沉积所述衬里材料包括在所述第一硅酸盐材料中的所述开口的所述第一侧壁上沉积非共形衬里材料以覆盖所述第一侧壁上的所述粗糙度，从而所述非共形衬里材料不遵循粗糙度轮廓。
9.根据权利要求4所述的方法，其进一步包括利用基于氟化氢HF的蚀刻化学物质作为所述非选择性蚀刻化学物质。
10.根据权利要求4所述的方法，其进一步包括：
通过以下步骤形成堆叠在与所述衬底材料相邻的所述第一硅酸盐材料上的所述上覆第二硅酸盐材料的支撑结构：
在所述第一硅酸盐材料与所述上覆第二硅酸盐材料之间形成第一氮化物材料；及
在所述上覆第二硅酸盐材料的相对表面上形成第二氮化物材料；
其中所述支撑结构使所述第一硅酸盐材料及所述上覆第二硅酸盐材料的堆叠能够相对于彼此及所述衬底材料维持于静态配置。
11.根据权利要求4所述的方法，其进一步包括：
在所述第一硅酸盐材料中形成所述开口以从所述第一硅酸盐材料延伸且穿过所述上覆第二硅酸盐材料；
其中所述开口具有：
从800纳米nm到1,500nm的范围内的高度；
从20nm到60nm的范围内的宽度；及
从25:1到50:1的范围内的所述高度与所述宽度的纵横比。
12.一种用于开口的侧壁上的粗糙度的减小的方法，其包括：
在第一硅酸盐材料上方沉积上覆第二硅酸盐材料，以及形成延伸穿过所述上覆第二硅酸盐材料的开口的第二部分，其中所述第一硅酸盐材料与所述第二硅酸盐材料不同；
经由所述开口的所述第二部分将所述开口的第一部分蚀刻到所述第一硅酸盐材料中；
在所述第一硅酸盐材料中的所述开口的所述第一部分的第一侧壁及所述上覆第二硅酸盐材料中的所述开口的所述第二部分的第二侧壁上沉积衬里材料到覆盖所述第一侧壁上的延伸到所述开口的所述第一部分中的粗糙度的厚度，其中沉积所述衬里材料使得其不遵循第一侧壁上的所述粗糙度的轮廓，并且所述衬里材料由与所述第一硅酸盐材料相同的材料组成；及
利用对所述衬里材料与对所述粗糙度具有相同的蚀刻速率的非选择性蚀刻化学物质蚀刻所述开口的所述第一部分及所述第二部分的所述侧壁上的所述衬里材料的部分，直到从所述侧壁移除所述衬里材料的部分且移除所述开口的所述第一部分上的所述粗糙度。
13.根据权利要求12所述的方法，其进一步包括：
在所述第一硅酸盐材料与所述上覆第二硅酸盐材料之间沉积第一氮化物材料；及
在所述上覆第二硅酸盐材料的与其上形成有所述第一氮化物材料的第二表面相对的第一表面上沉积第二氮化物材料；
其中所述开口从衬底材料延伸且包含由所述第一硅酸盐材料、所述第一氮化物材料、所述上覆第二硅酸盐材料及所述第二氮化物材料形成的侧壁。
14.根据权利要求13所述的方法，其进一步包括在所述衬底材料及所述开口的所述侧壁上沉积第一电极材料。
15.根据权利要求14所述的方法，其进一步包括沉积电容器材料以从所述衬底材料填充所述开口到所述第二氮化物材料。
16.根据权利要求15所述的方法，其进一步包括通过移除其上形成有所述第一电极材料的所述开口的所述第一部分上的所述粗糙度来减小由所述电容器材料形成的电容器的短路故障的概率。
17.根据权利要求15所述的方法，其进一步包括：
利用选择性溶剂移除所述第一硅酸盐材料及所述上覆第二硅酸盐材料；
留下在其外表面上形成有所述第一电极材料的所述电容器材料；及
留下所述第一氮化物材料及所述第二氮化物材料作为电容器支撑结构。
18.根据权利要求17所述的方法，其进一步包括：
在所述第一电极材料上沉积电介质材料；及
至少部分地通过在所述电介质材料上沉积第二电极材料来形成电容器。
19.一种存储器装置的部分，所述存储器装置是通过根据权利要求18所述的方法形成，其中：
所述存储器装置包括至少一个存储器单元，所述存储器单元包含：
至少一个电容器，其作为数据存储元件，所述至少一个电容器由所述电容器支撑结构支撑；及
至少一个存取装置，其经耦合到所述至少一个电容器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/258,986 | 2019-01-28 | ||
| US16/258,986 US10923478B2 (en) | 2019-01-28 | 2019-01-28 | Reduction of roughness on a sidewall of an opening |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111489967A CN111489967A (zh) | 2020-08-04 |
| CN111489967B true CN111489967B (zh) | 2023-06-27 |
Family
ID=71731996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911072557.5A Active CN111489967B (zh) | 2019-01-28 | 2019-11-05 | 开口的侧壁上的粗糙度的减小 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10923478B2 (zh) |
| CN (1) | CN111489967B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112928070B (zh) * | 2021-03-19 | 2023-06-06 | 长鑫存储技术有限公司 | 存储器的制作方法及存储器 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763306A (en) * | 1997-10-24 | 1998-06-09 | Vanguard International Semiconductor Corporation | Method of fabricating capacitor over bit line COB structure for a very high density DRAM applications |
| KR100449030B1 (ko) * | 2002-01-24 | 2004-09-16 | 삼성전자주식회사 | 스택형 캐패시터 및 그의 제조방법 |
| AU2004274021B2 (en) | 2003-09-18 | 2009-08-13 | Isis Pharmaceuticals, Inc. | 4'-thionucleosides and oligomeric compounds |
| US20050136588A1 (en) * | 2003-12-23 | 2005-06-23 | Chris Speyer | Method of forming isolation regions |
| TW200728929A (en) * | 2006-01-27 | 2007-08-01 | Nanya Technology Corp | Exposure method of forming three dimensional lithographic pattern |
| JP4972349B2 (ja) * | 2006-06-29 | 2012-07-11 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US8158485B2 (en) * | 2007-05-07 | 2012-04-17 | Qimonda Ag | Integrated circuit device having openings in a layered structure |
| US7662693B2 (en) | 2007-09-26 | 2010-02-16 | Micron Technology, Inc. | Lanthanide dielectric with controlled interfaces |
| US7875529B2 (en) | 2007-10-05 | 2011-01-25 | Micron Technology, Inc. | Semiconductor devices |
| US8274777B2 (en) | 2008-04-08 | 2012-09-25 | Micron Technology, Inc. | High aspect ratio openings |
| US20130302989A1 (en) * | 2012-05-08 | 2013-11-14 | Globalfoundries Inc. | Reducing line edge roughness in hardmask integration schemes |
| US9269663B2 (en) * | 2012-12-06 | 2016-02-23 | Texas Instruments Incorporated | Single pattern high precision capacitor |
| JP6406486B1 (ja) * | 2017-03-17 | 2018-10-17 | 株式会社村田製作所 | 薄膜ｅｓｄ保護デバイス |
| CN109309020B (zh) * | 2017-07-28 | 2021-09-14 | 联华电子股份有限公司 | 半导体结构 |
| US11075084B2 (en) * | 2017-08-31 | 2021-07-27 | L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude | Chemistries for etching multi-stacked layers |
-
2019
- 2019-01-28 US US16/258,986 patent/US10923478B2/en active Active
- 2019-11-05 CN CN201911072557.5A patent/CN111489967B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111489967A (zh) | 2020-08-04 |
| US20200243535A1 (en) | 2020-07-30 |
| US10923478B2 (en) | 2021-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160020169A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7932550B2 (en) | Method of forming high aspect ratio structures | |
| CN111811223B (zh) | 半导体处理 | |
| US10777561B2 (en) | Semiconductor structure formation | |
| KR102403619B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5940713A (en) | Method for constructing multiple container capacitor | |
| US20130115748A1 (en) | Method for fabricating semiconductor device | |
| CN111740012A (zh) | 形成电容器、半导体器件和精细图案的方法和半导体器件 | |
| CN111489967B (zh) | 开口的侧壁上的粗糙度的减小 | |
| US11398392B2 (en) | Integrated circuit device and method of manufacturing the same | |
| US8828864B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6881620B1 (en) | Method of fabricating deep trench capacitor | |
| KR101845977B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20080160759A1 (en) | Method for fabricating landing plug contact in semiconductor device | |
| CN114203701A (zh) | 半导体结构及其制作方法 | |
| US20130164903A1 (en) | Method for fabricating capacitor of semiconductor device | |
| US10510759B2 (en) | Semiconductor memory device | |
| EP4092741B1 (en) | Memory manufacturing method and memory | |
| CN113410152B (zh) | 3d nand存储器的空洞检测方法 | |
| US7727850B2 (en) | Method for forming capacitor of semiconductor device | |
| US10964475B2 (en) | Formation of a capacitor using a sacrificial layer | |
| WO2019151043A1 (ja) | Ｄｒａｍ及びその製造方法 | |
| CN101295623A (zh) | 半导体器件的制作方法 | |
| US20230343815A1 (en) | Depositing a storage node | |
| CN113496952B (zh) | 半导体结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |