TWI481012B - 基於導電奈米通道板之靜態隨機存取記憶體單元 - Google Patents

Description

基於導電奈米通道板之靜態隨機存取記憶體單元

本發明係有關於具有改良式電容器的靜態隨機存取記憶體(DRAM)及嵌入式DRAM(eDRAM)單元。本發明特別應用於需要嵌入式DRAM的半導體晶片。

單一電晶體動態記憶體單元包含通過閘極(pass-gate)、儲存電容器、以及連接至位元線、字元線及電容器板的電性連接。將該記憶體單元的尺寸減小已成為趨勢，以提供更高的包裝密度，同時增加裝置運作速度。現今的記憶體單元不是包含深溝槽電容器、就是包含後端製程(back end of line,BEOL)堆疊的電容器。然而，這些方案對於製造而言是困難且複雜的。

因此，需要出現改良的方法，以製造包含有效電容值的靜態隨機存取記憶體、以及因而形成的裝置。

本發明的態樣為一種改良的方法，該方法藉由在導電本體中形成奈米通道，用於形成大電容器。

本發明的另一態樣為形成在導電本體中之奈米通道中的電容器。

本發明的額外態樣及其它特徵將在以下的內容中加以描述，其中某些部分對於本領域中具有通常技術者而言，在檢視過以下的內容後，會認為是顯而易見的，或者也可從本發明的實作中加以學習。本發明的優點，可藉由附隨的申請專利範圍中所特別指出的，來加以實現及獲得。

根據本發明，一些技術效果可藉由一種方法部分達成，該方法包含：形成通過第一層間介電質的源極接觸；在該第一層間介電質上形成導電本體；在該導電本體上形成第二層間介電質；形成通過該第二層間介電質、導電本體及第一層間介電質的汲極和閘極接觸；在該導電本體中形成奈米通道；在該通道中形成絕緣層；以及金屬化該通道。

本發明的態樣包含形成該汲極和閘極接觸的下列步驟：形成通過該第二層間介電質及導電本體的第一開口；在該第一開口中形成絕緣襯墊；形成通過該第一層間介電質的第二開口；以及以金屬填充該第一及第二開口。本發明的另外態樣包含形成矽氧化物或高介電係數氧化物的絕緣襯墊。其他態樣包含形成該絕緣襯墊至小於5奈米的厚度。額外態樣包含形成該第一層間介電質的材料對該導電本體有蝕刻選擇性。另一個態樣包含形成摻雜多晶矽的導電本體、以及形成氮化矽的第一層間介電質。進一步態樣包含形成該奈米通道的下列步驟：形成通過該第二層間介電質的開口；以及在該導電本體中形成開口。進一步態樣包含形成該開口的下列步驟：在該第二層間介電質上形成奈米圖案化遮罩；通過該奈米圖案化遮罩蝕刻該第二層間介電質；通過該奈米圖案化遮罩部分地蝕刻該導電本體；以及移除該奈米圖案化遮罩。其他態樣包含蝕刻該導電本體至該導電本體的厚度80%至90%的深度。另一個態樣包含形成具有50奈米至100奈米的間距特徵之奈米圖案化遮罩。額外態樣包含形成高介電係數材料的絕緣層。

本發明的另一個態樣為一種裝置，其係包含：層間介電質；導電本體具有數個奈米通道，各個奈米通道包含設置於該奈米通道中的絕緣層、以及填充該奈米通道中的剩餘空間之金屬；藉由該層間介電質電性連接源極接觸至該導電本體；通過並電性絕緣閘極接觸於該導電本體；通過並電性絕緣汲極接觸於該導電本體。

態樣包含一種裝置，其係具有介於該閘極和汲極接觸及該導電本體之間的絕緣襯墊，將該接觸電性絕緣於該導電本體。進一步態樣包含該絕緣襯墊藉由矽氧化物或高介電係數氧化物形成。其他態樣包含具有50奈米至100奈米間距的奈米通道。另一個態樣包含在該金屬上、填充該奈米通道的第二層間介電質。額外態樣包含在該第一層間介電質下方電性連接至該源極、閘極及汲極接觸的電晶體。

對於本領域中熟習此技藝之技術者而言，從以下的詳細描述中，可明顯地認識到本案的額外態樣及技術效果，其中，本發明的實施例僅藉由例示用以實行本發明的最佳模式來加以描述。將會瞭解到，本發明可有其他不同的實施例，並且，可針對各種顯而易知的方面，修改部分的細節，而不致背離本發明。因此，圖式及描述其本質僅視為例示之用，而非用以限制本發明。

在以下的描述中，為了解釋的目的，列出各種特定的細節，以提供示範實施例的全盤瞭解。然而，很明顯地，示範實施例不需要這些特定細節、或以均等配置，也可加以實行。在其他例子中，衆所周知的結構及裝置是以方塊圖的表現形式加以顯示，以避免不必要地模糊示範實施例。此外，除非特別指明，否則應瞭解到，說明書及圖式中所使用的所有數字表示的數量、比例、以及成分及反應條件等的數值特性，在所有例子中，均可藉由“大約”這個術語來加以修正。

本發明面對並解決伴隨形成深溝槽或BEOL堆疊電容器所發生的複雜製造問題。依據本發明的實施例，在導電本體中形成奈米通道，沈積絕緣體層，以及金屬化該奈米通道。在此實施例中，由於採用堆疊圖案化電極，因此，可避免用於典型金屬/金屬電容器之無效的層間介電質圖案化，且因此可減少製造步驟的數目。此外，可改進該電容值。

依據本發明實施例的方法包含：形成通過第一層間介電質的源極接觸；在該第一層間介電質上形成導電本體；在該導電本體上形成第二層間介電質；形成通過該第二層間介電質、導電本體及第一層間介電質的汲極和閘極接觸；在該導電本體中形成奈米通道；在該通道中形成絕緣層；以及金屬化該通道。

對於本領域中的熟習此技藝之技術者可言，從以下的詳細描述，可明顯地得知其他態樣、特徵及技術效果，其中，僅藉由最佳模式的例示來顯示及描述較佳實施例。本發明可具有其他不同的實施例，而其各個細節在各種顯而易知的方面可加以修正。因此，圖式及描述其本質僅視為例示之用，而非用以限制本發明。

參照第1圖，具有源極103、汲極105及多晶矽閘極107的電晶體101形成在矽基板109上。第一層間介電質111形成在電晶體101上方。接觸113、115及117形成在通過層間介電質111，並向下分別至源極103、閘極107及汲極105。層間介電質111可藉由二氧化矽(SiO₂ )來加以形成。

厚度為50奈米至150奈米的第二層間介電質201形成在第一層間介電質111及接觸113、115及117上方，如第2圖所例示的。層間介電質201可藉由氮化矽(SiN)、或任何對層間介電質111具有高蝕刻選擇性的適合材料來加以形成。微影遮罩(lithography mask)203是塗佈至層間介電質201，並藉由任何適合的微影術來加以顯影，以在源極接觸113上方形成開口205。開口205將定義中介接觸至該奈米通道板的本體。

如第3圖所例示的，通過開口205將層間介電質2向下蝕刻至源極接觸113。之後，如第4圖所例示的，可例如以剝離法(stripping)移除微影遮罩203，並以任何適合的方法金屬化中介接觸401。

參照第5圖，沈積該奈米通道板的本體501。例如，本體501可藉由p或n摻雜多晶矽來加以形成。例如，該多晶矽可摻雜磷或硼。或者，本體501可藉由鍺、或任何可予以圖案化的導體來加以形成。可沈積第三層間介電質503(例如，氧化物或氮化物)至50奈米至150奈米的厚度。另一個微影遮罩505是塗佈在層間介電質503上，以開口來定義汲極105及閘極107的接觸。

如第6圖所例示的，使用微影遮罩505，第三層間介電質503及主體501是向下蝕刻至第二層間介電質201，以形成孔洞601。可藉由槓桿化(leverage)第三層間介電質503及主體的不同蝕刻化學，而以單一步驟實施該蝕刻。此外，該蝕刻可為乾蝕刻或反應式離子蝕刻(RIE)。形成層間介電質201的材料必需可作為蝕刻主體501的蝕刻停止。

接著，剝離微影遮罩505，並將如厚度上達5奈米(例如，上達3奈米)的絕緣襯墊701沈積至該蝕刻的孔洞內，如第7圖所例示的。襯墊701可藉由矽氧化物或高介電係數氧化物(例如，鉿氧化物或鋯氧化物)所形成。

參照第8圖，通過孔洞601將層間介電質201分別向下蝕刻至閘極及汲極接觸115及117。接著，以金屬填充孔洞601，以形成接觸901及903。該孔洞可藉由任何適合的方法加以金屬化。襯墊701將接觸901及903與主體501分離。

如第10圖所例示的，奈米圖案化遮罩1001被塗佈在第三層間介電質503上。遮罩1001可包含2至10個特徵，而該等特徵可具有50奈米至100奈米的間距。

在第11圖中，通過奈米圖案化遮罩1001，將大部分、但非全部的層間介電質503及主體501向下蝕刻至層間介電質201。該蝕刻可以時間為基準，而留下10%至20%的主體501未蝕刻，如此一來，主體501中便可形成多個通道。該等通道均連接在一起(未顯示，為了方便例示起見)。主體501的剩餘部分形成電容器板的第一電極，而使用多個高度可產生大電容器區域。

參照第12圖，剝離遮罩1001，並將絕緣層1201沈積至該通道中。絕緣層1201可為高介電係數的絕緣體，例如，鉿氧化物或鋯氧化物，且因此形成該電容器板的絕緣體。

該通道可接著被金屬化，以形成金屬化的通道1301，如第13圖所例示的，金屬化的通道1301可作為該電容器板的第二電極。如第13圖所示，電晶體101的源極103固定在該電容器板的主體，金屬化的奈米通道1301作為接地，且產生連接至該字元及位元線的連接。如第14圖所例示的，可結合如第13圖的裝置。

本發明的實施例可達成數種技術效果，包含更有效率的層間介電質圖案化、減少製造步驟的數目、以及改良的電容值。本發明可應用至各種類型的高度積體化半導體裝置，例如DRAM及eDRAM。

在先前的段落中，本發明是參考本發明的特定示範實施例來加以描述。然而，很明顯地，可對本發明作出各種修正及改變，而不致於背離本發明在申請專利範圍中所呈現的最廣精神及範圍。因此，該說明書及圖式將被視為例示、而非限制之用。應瞭解到，本發明可使用不同的其他組合及實施例，並因此可在本文所表示的發明概念的範圍內，作任何的改變或修正。

101．．．電晶體

103．．．源極

105．．．汲極

107．．．閘極

109．．．基板

111．．．第一層間介電質

113、115、117、901、903．．．接觸

201．．．第二層間介電質

203、505．．．微影遮罩

205．．．開口

401．．．中介接觸

501．．．本體

503．．．第三層間介電質

601．．．孔洞

701．．．襯墊

1001．．．遮罩

1201．．．絕緣層

1301．．．通道

本發明是藉由範例附隨圖式中的圖形來加以例示，而非限制之用，在該圖式中，相同的參考編號視為類似的元件，其中：

第1圖至第14圖係依據示範實施例示意地例示用以形成DRAM單元的製程流程。

101．．．電晶體

103．．．源極

105．．．汲極

107．．．閘極

109．．．基板

111．．．第一層間介電質

113、115、117、901、903．．．接觸

201．．．第二層間介電質

401．．．中介接觸

501．．．本體

503．．．第三層間介電質

701．．．襯墊

1201．．．絕緣層

Claims (20)

1. 一種製造半導體裝置之方法，係包括：形成通過第一層間介電質的源極接觸；在該第一層間介電質上形成導電本體；在該導電本上形成第二層間介電質；藉由形成通過該第二層間介電質、該導電本體及該第一層間介電質的汲極和閘極接觸而形成金屬接觸；在該導電本體中形成在該金屬接觸外側之奈米通道；在該通道中形成絕緣層；以及金屬化該通道。
2. 如申請專利範圍第1項所述的方法，形成該汲極和閘極接觸復包括下列步驟：形成通過該第二層間介電質及導電本體的第一開口；在該第一開口中形成絕緣襯墊；形成通過該第一層間介電質的第二開口；以及以金屬填充該第一及第二開口。
3. 如申請專利範圍第2項所述的方法，形成該第一開口包括下列步驟：在該第二層間介電質上形成遮罩；以及通過該遮罩蝕刻該第二層間介電質及導電本體。
4. 如申請專利範圍第2項所述的方法，包括形成矽氧化物或高介電係數氧化物的絕緣襯墊。
5. 如申請專利範圍第4項所述的方法，包括形成小於5奈米厚度的絕緣襯墊。
6. 如申請專利範圍第3項所述的方法，包括形成具有蝕刻選擇性的導電本體材料之第一層間介電質。
7. 如申請專利範圍第6項所述的方法，包括：形成摻雜多晶矽的導電本體；以及形成氮化矽的第一層間介電質。
8. 如申請專利範圍第1項所述的方法，形成該奈米通道包括下列步驟：形成通過該第二層間介電質的開口；以及在該導電本體中形成開口。
9. 如申請專利範圍第8項所述的方法，形成該開口包括下列步驟：在該第二層間介電質上形成奈米圖案化遮罩；通過該奈米圖案化遮罩蝕刻該第二層間介電質；通過該奈米圖案化遮罩部分地蝕刻該導電本體；以及移除該奈米圖案化遮罩。
10. 如申請專利範圍第9項所述的方法，包括蝕刻該導電本體至該導電本體的厚度80%至90%的深度。
11. 如申請專利範圍第9項所述的方法，包括形成具有50奈米至100奈米的間距特徵之奈米圖案化遮罩。
12. 如申請專利範圍第1項所述的方法，復包括形成高介電係數材料的絕緣層。
13. 一種半導體裝置，包括：層間介電質；導電本體具有數個奈米通道，各個奈米通道係包括：絕緣層，係設置於該奈米通道中；以及金屬，係填充該奈米通道中的剩餘空間；源極接觸，係通過該層間介電質電性連接該導電本體；閘極接觸，係通過並電性絕緣該導電本體；以及汲極接觸，係通過並電性絕緣該導電本體。
14. 如申請專利範圍第13項所述的半導體裝置，復包括絕緣襯墊，介於該閘極及汲極接觸與該導電本體之間，以將該等接觸電性絕緣該導電本體。
15. 如申請專利範圍第14項所述的半導體裝置，其中，該絕緣襯墊包括矽氧化物或高介電係數氧化物。
16. 如申請專利範圍第13項所述的半導體裝置，其中，該奈米通道的間距為50奈米至100奈米。
17. 如申請專利範圍第13項所述的半導體裝置，復包括在該金屬上填充該奈米通道的第二層間介電質。
18. 如申請專利範圍第13項所述的半導體裝置，復包括在該第一層間介電質下方的電晶體電性連接至該源極、閘極及汲極接觸。
19. 一種製造半導體裝置之方法，係包括：在至少一個電晶體上形成第一層間介電質； 針對各個電晶體形成通過該第一層間介電質的源極接觸；在該第一層間介電質上形成摻雜多晶矽的導電本體；在該導電本體上形成第二層間介電質；藉由針對各個電晶體形成通過該第二層間介電質、該導電本體及該第一層間介電質的汲極接觸和閘極接觸而形成金屬接觸，並以矽氧化物或高介電係數氧化物襯墊將該汲極和閘極接觸電性絕緣於該導電本體；在該導電本體中形成在該金屬接觸外側之奈米通道；在該奈米通道中沈積絕緣層；以及金屬化該通道。
20. 如申請專利範圍第19項所述的方法，形成該奈米通道包括下列步驟：在該第二層間介電質上形成具有50奈米至100奈米之間距特徵的遮罩；通過該遮罩蝕刻該第二層間介電質；通過該遮罩蝕刻該導電本體至該導電本體的厚度80%至90%的深度；以及移除該遮罩。