CN108735581A - 纳米级沟道的制备方法 - Google Patents

纳米级沟道的制备方法 Download PDF

Info

Publication number
CN108735581A
CN108735581A CN201710239765.4A CN201710239765A CN108735581A CN 108735581 A CN108735581 A CN 108735581A CN 201710239765 A CN201710239765 A CN 201710239765A CN 108735581 A CN108735581 A CN 108735581A
Authority
CN
China
Prior art keywords
photoresist layer
nano
groove
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710239765.4A
Other languages
English (en)
Inventor
陈墨
李群庆
张立辉
肖小阳
张金
范守善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN201710239765.4A priority Critical patent/CN108735581A/zh
Priority to TW106115316A priority patent/TWI667193B/zh
Priority to US15/851,903 priority patent/US10424479B2/en
Publication of CN108735581A publication Critical patent/CN108735581A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Abstract

本发明涉及一种纳米级沟道的制备方法，其包括以下步骤：提供一基底，在所述基底的表面层叠设置一第一光刻胶层、一纳米线结构、一第二光刻胶层，且所述纳米线结构夹于该第一光刻胶层和第二光刻胶层之间，所述纳米线结构包括至少一纳米线；在所述第一光刻胶层和第二光刻胶层上设置至少一凹槽，并使得该凹槽处对应的基底表面暴露，所述纳米线部分暴露并悬空于所述凹槽处，该悬空的纳米线的两端均夹于所述第一光刻胶层和第二光刻胶层之间；以悬空的纳米线作掩模，向暴露的基底表面沉积一薄膜层，所述悬空的纳米线投影于暴露的基底表面上未沉积薄膜层的区域，即为纳米级沟道。

Description

纳米级沟道的制备方法
技术领域
本发明涉及微纳加工技术领域，特别涉及一种纳米级沟道的制备方法。
背景技术
现有技术在制备小尺寸的结构时，如果通过直接加工的方法，加工尺寸多数由加工设备的性能决定。而直接加工出细槽小于10nm的结构，已经超出了绝大多数设备的极限。即便可以加工，成本和成品率也不容易控制。
而若想得到小的细槽结构，常规的方法如蒸发剥离或刻蚀方法等都要先由光刻胶得到小尺寸的结构，然后再基于此结构进行后续的加工。但是，这些方法的问题在于：首先，小尺寸的光刻胶很难实现，过厚的胶本身很难立住，容易倒塌，过薄的胶很难实现图形转移；其次，剥离或者刻蚀过程会对光刻胶有影响，导致光刻胶的残留，对后续结构产生影响。
发明内容
有鉴于此，确有必要提供一种方法简单、易操作的纳米级沟道的制备方法。
一种纳米级沟道的制备方法，其包括以下步骤：提供一基底，在所述基底的表面层叠设置一第一光刻胶层、一纳米线结构、一第二光刻胶层，且所述纳米线结构夹于该第一光刻胶层和第二光刻胶层之间，所述纳米线结构包括至少一纳米线；在所述第一光刻胶层和第二光刻胶层上设置至少一凹槽，并使得该凹槽处对应的基底表面暴露，所述纳米线部分暴露并悬空于所述凹槽处，该悬空的纳米线的两端均夹于所述第一光刻胶层和第二光刻胶层之间；以悬空的纳米线作掩模，向暴露的基底表面沉积一薄膜层，所述悬空的纳米线投影于暴露的基底表面上未沉积薄膜层的区域，即为纳米级沟道。
相较于现有技术，本发明所述纳米级沟道的制备方法，通过采用纳米线作为掩模，纳米线的形貌可基本转移到基底上，因此可以得到尺寸很小的沟道；通过对纳米线尺寸的选择，可相应控制沟道的尺寸；制备方法对基底及沉积材料要求不高，且制备方法简单、易操作。
附图说明
图1为本发明第一实施例提供的所述纳米级沟道的制备方法的流程图。
图2为本发明第一实施例提供的层叠设置第一光刻胶层、碳纳米管结构、第二光刻胶层的方法一的流程图。
图3为本发明第一实施例提供的层叠设置第一光刻胶层、碳纳米管结构、第二光刻胶层的方法二的流程图。
图4为本发明第一实施例提供的层叠设置第一光刻胶层、碳纳米管结构、第二光刻胶层的方法三的流程图。
图5为本发明第一实施例提供的层叠设置第一光刻胶层、碳纳米管结构、第二光刻胶层的方法四的流程图。
图6为本发明第一实施例提供的曝光显影暴露出碳纳米管线的扫描电镜照片。
图7为本发明第一实施例提供的纳米级沟道的扫描电镜照片。
图8为本发明第二实施例提供的具有纳米级沟道的薄膜晶体管的制备方法的流程图。
图9为本发明第三实施例提供的具有纳米级沟道的薄膜晶体管的制备方法的流程图。
图10为本发明第四实施例提供的具有纳米级沟道的薄膜晶体管的制备方法的流程图。
主要元件符号说明
如下具体实施例将结合上述附图进一步说明本发明。
具体实施方式
下面将结合具体实施例，对本发明提供的纳米级沟道、具有纳米级沟道的薄膜晶体管的制备方法作进一步详细说明。
请参阅图1，本发明第一实施例提供的纳米级沟道18的制备方法，其包括以下步骤：
步骤S11，提供一基底11，在所述基底11的表面层叠设置一第一光刻胶层12、一碳纳米管结构13、一第二光刻胶层14，且所述碳纳米管结构13夹于该第一光刻胶层12和第二光刻胶层14之间，所述碳纳米管结构13包括至少一碳纳米管线；
步骤S12，在所述第一光刻胶层12和第二光刻胶层14上形成至少一凹槽，并使得该凹槽处对应的基底11的表面暴露，所述碳纳米管线部分暴露并悬空于所述凹槽处，该碳纳米管线的两端均夹于所述第一光刻胶层12和第二光刻胶层14之间；
步骤S13，以悬空的碳纳米管线作掩模，向所述基底11暴露的表面沉积一薄膜层15，所述薄膜层15具有与所述碳纳米管线对应的纳米级沟道18。
在步骤S11中，所述基底11的材料不限，可为二氧化硅、氮化硅等材料形成的绝缘基板，金、铝、镍、铬、铜等材料形成的金属基板，或者硅、氮化镓、砷化镓等材料形成的半导体基板。本实施例中，所述基底11的材料为硅基底。
所述第一光刻胶层12及第二光刻胶层14的种类不限，可为负性光刻胶或正性光刻胶。优选地，该第二光刻胶层14与所述第一光刻胶层12为同性光刻胶，即所述第二光刻胶层14与第一光刻胶层12均为正性光刻胶或均为负性光刻胶。该第一光刻胶层12及第二光刻胶层14可为电子束光刻胶或紫外光刻胶。优选地，所述第一光刻胶层12及第二光刻胶层14为电子束光刻胶。具体地，该第一光刻胶层12及第二光刻胶层14可为PMMA胶、ZEP胶等。所述第一光刻胶层12的厚度为50纳米-400纳米。所述第二光刻胶层14的厚度为50纳米-300纳米。优选地，该第一光刻胶层12的厚度为100纳米-350纳米，该第二光刻胶层14的厚度为100纳米-250纳米。本实施例中，所述第一光刻胶层为ZEP 520A胶，厚度为320纳米；所述第二光刻胶层为PMMA 950A4胶，厚度为220纳米。
所述碳纳米管结构13包括至少一碳纳米管线，具体地，该碳纳米管结构13包括单根碳纳米管线或多根碳纳米管线。当该碳纳米管结构13包括多根碳纳米管线时，所述多根碳纳米管线可基本沿同一方向延伸，也可呈交叉式排列为网络结构。具体地，该多根碳纳米管线呈平行排列方式分布时，所述多根碳纳米管线中相邻两根碳纳米管线的间隔距离大于等于50纳米，优选地，相邻两根碳纳米管线的间隔距离大于等于100纳米。所述碳纳米管线是由长的单壁碳纳米管形成，所述单壁碳纳米管的直径为0.5纳米-2纳米。所述单壁碳纳米管的长度大于等于1微米，优选地，该单壁碳纳米管的长度大于20微米。所述单壁碳纳米管可通过化学气相沉积法制备获得。本实施例中，所述碳纳米管结构13是由多根平行排列的碳纳米管线组成，相邻两根碳纳米管线的间隔距离为1微米，每根碳纳米管线包括单根单壁碳纳米管，所述单壁碳纳米管的直径为1纳米，单壁碳纳米管的长度为50微米。
进一步，所述碳纳米管结构13还可以采用其它纳米线结构代替，只要纳米线的直径范围达到需要即可。具体地，所述纳米线结构的材料可为金属纳米线，如镍、铂、金等；也可为半导体纳米线，如InP，Si，GaN等；绝缘体纳米线，如SiO2，TiO2等。所述纳米线结构的制备方法为常规的制备纳米线的方法即可。
在所述基底11的表面层叠设置所述第一光刻胶层12、碳纳米管结构13、第二光刻胶层14可通过以下几种方法实现：方法一、所述第一光刻胶层12、碳纳米管结构13、第二光刻胶层14按顺序依次单层沉积在所述基底11的表面上得到；方法二、先在所述基底11的表面沉积所述第一光刻胶层12，再将所述碳纳米管结构13及第二光刻胶层14作为一整体设置于该第一光刻胶层12的表面上；方法三、先将所述第一光刻胶层12及碳纳米管结构13作为一整体结构设置于所述基底11的表面，再沉积该第二光刻胶层14于该碳纳米管结构13上；方法四、先将所述第一光刻胶层12及一碳纳米管结构单元131作为一整体结构设置于所述基底11的表面，再将所述第二光刻胶层14及一碳纳米管结构单元132作为一整体结构设置于所述碳纳米管结构单元131的表面上，且所述碳纳米管结构单元131与所述碳纳米管结构单元132接触并形成所述碳纳米管结构13。
具体地，请参阅图2，所述方法一可包括以下步骤：步骤一，通过旋涂方法在所述基底11的表面沉积所述第一光刻胶层12；步骤二，在一生长基底10上生长所述碳纳米管结构13；步骤三，将该碳纳米管结构13直接转移至所述第一光刻胶层12的表面；步骤四，将所述第二光刻胶层14旋涂于第一光刻胶层12的表面上，覆盖所述碳纳米管结构13，使得该碳纳米管结构13夹于两光刻胶层之间。
请参阅图3，所述方法二具体包括以下步骤：步骤一，通过旋涂方法在所述基底11的表面沉积所述第一光刻胶层12；步骤二，在一生长基底10上生长所述碳纳米管结构13；步骤三，将所述第二光刻胶层14旋涂于该生长基底10上，覆盖该碳纳米管结构13；步骤四，将所述碳纳米管结构13及第二光刻胶层14脱离该生长基底10，所述碳纳米管结构13及第二光刻胶层14作为一整体设置于该第一光刻胶层12的表面上，并使得该碳纳米管结构13夹于两光刻胶层之间。所述碳纳米管结构13及第二光刻胶层14脱离该生长基底10时，所述碳纳米管结构13粘结或吸附在第二光刻胶层14表面。
请参阅图4，所述方法三具体包括以下步骤：步骤一，在一生长基底10上生长所述碳纳米管结构13；步骤二，将所述第一光刻胶层12旋涂于该生长基底10上，覆盖该碳纳米管结构13；步骤三，将所述碳纳米管结构13及第一光刻胶层12脱离该生长基底10，并将所述碳纳米管结构13及第一光刻胶层12作为一整体设置于所述基底11的表面，且所述第一光刻胶层12设置于所述基底11和碳纳米管结构13之间；步骤四，在所述第一光刻胶层12上设置有碳纳米管结构13的表面旋涂所述第二光刻胶层14，使得该碳纳米管结构13夹于两光刻胶层之间。
请参阅图5，所述方法四具体包括以下步骤：步骤一，在一第一生长基底101上生长所述碳纳米管结构单元131，将所述第一光刻胶层12旋涂于该第一生长基底101上，覆盖该碳纳米管结构单元131；步骤二，将所述碳纳米管结构单元131及第一光刻胶层12脱离该第一生长基底101，并将所述碳纳米管结构单元131及第一光刻胶层12作为一整体设置于所述基底11的表面，且所述第一光刻胶层12设置于所述基底11和碳纳米管结构单元131之间；步骤三，在一第二生长基底102上生长所述碳纳米管结构单元132，将所述第二光刻胶层14旋涂于该第二生长基底102上，覆盖该碳纳米管结构单元132；步骤四，将所述碳纳米管结构单元132及第二光刻胶层14脱离该第二生长基底102，并将所述碳纳米管结构单元132及第二光刻胶层14作为一整体设置于所述碳纳米管结构单元131的表面，且所述碳纳米管结构单元131与所述碳纳米管结构单元132接触形成所述碳纳米管结构13。
进一步，所述碳纳米管结构单元131和132均可包括多根平行排列的碳纳米管线。将所述碳纳米管结构单元132设置于所述碳纳米管结构单元131时，所述碳纳米管结构单元132中碳纳米管线的延伸方向可与所述碳纳米管结构单元131中碳纳米管线的延伸方向交叉设置，从而制备得到的所述碳纳米管结构13可包括交叉排列的碳纳米管线。
在步骤S12中，所述凹槽可通过预先在所述第二光刻胶层14的表面选定一图案，再对该图案对应的第一光刻胶层12和第二光刻胶层14进行曝光，显影去除相应的光刻胶得到。同时，在去除光刻胶后，所述凹槽对应的基底11的表面暴露。优选地，所述凹槽处对应的整个基底表面均暴露。根据所述第一光刻胶层12和第二光刻胶层14的表面面积，可只设置一个凹槽，也可同时设置多个间隔分布的凹槽，且每个凹槽对应的基底11的表面均暴露，每个凹槽对应的部分碳纳米管结构13均悬空设置。所述凹槽形状与图案相对应，可根据需要设定，所述凹槽的形状可为条形凹槽、圆形凹槽、多边形凹槽等。本实施例中，在所述光刻胶层上设置多条间隔且平行分布的条形凹槽，所述条形凹槽的宽度为300纳米。
在对第一光刻胶层12和第二光刻胶层14进行曝光时，采用曝光光束的强度需根据光刻胶层的材料及厚度进行调节选择。具体地，对选定图案区域的光刻胶进行曝光的过程为：采用光束垂直照射图案区域，该光束可穿过第二光刻胶层14并照射到第一光刻胶层12上，光束的垂直入射可使得第一光刻胶层12与第二光刻胶层14曝光的区域相同。曝光光刻胶层采用的光束可为电子束。
显影去除光刻胶的方法为：将曝光后的第一光刻胶层12及第二光刻胶层14置于一显影溶液中一段时间，所述显影液为乙酸戊酯的混合溶液，显影时间为90s。其中，所述显影液不限于上述一种，只要满足光刻胶显影即可。进一步，还可采用定影液去定影，定影时间为30s。所述显影时间可根据显影液成分浓度等确定。显影处理后，所述图案区域对应的第一光刻胶层12及第二光刻胶层14被去掉得到凹槽。所述碳纳米管结构13由于不会受曝光和显影的影响，从而对应于凹槽处的碳纳米管线会暴露出来。请参阅图6，图6(a)-(b)为曝光显影暴露出碳纳米管线的扫描电镜照片，其中(b)为(a)的局部放大图。同时，暴露的碳纳米管线的两端由于仍被夹于第一光刻胶层12和第二光刻胶层14中，因此，该暴露的碳纳米管线会悬空于暴露的基底之上。
在步骤S13中，所述薄膜层15的材料可为金、镍、钛、铁、铝等金属材料，也可为氧化铝、氧化镁、氧化锌、氧化铪、二氧化硅等非金属材料，所述薄膜层15的材料不限于上述列举材料，只要确保材料能够沉积为薄膜即可。所述薄膜层15可通过电子束蒸镀法、磁控溅射法等方法沉积，所述沉积的方法不限于上述列举的方法，只要保证沉积过程中碳纳米管线的结构不被破坏即可。所述薄膜层15的厚度需根据所述第一光刻胶层12的厚度及碳纳米管线对薄膜材料的承载力进行调节。可以理解，该薄膜层15的厚度应低于所述第一光刻胶层12的厚度，这样可以使得碳纳米管线能够始终保持对于所述薄膜层15是悬空设置的，而不会与该薄膜层15接触，更不会被该薄膜层15包裹住。同时，如果所述薄膜层15的厚度太大，沉积时间变长，沉积过程中堆积在悬空的碳纳米管线表面的沉积材料变重，容易压垮碳纳米管线，从而使得碳纳米管线失去作掩模的作用。
在向所述基底表面沉积所述薄膜层15的过程中，悬空的碳纳米管线作为掩模会遮挡一部分沉积材料，从而使得在基底表面上与碳纳米管线对应的区域处不会沉积薄膜材料，基底表面的其它区域由于未有掩模遮挡而沉积有薄膜材料。可以理解，未沉积薄膜材料的区域是由碳纳米管线作为掩模形成，则该区域的形状和尺寸与碳纳米管线的形状和尺寸相同或相似，且未沉积薄膜材料的区域两侧均沉积有薄膜材料，在此该未沉积薄膜材料的区域可称为沟道。
然而，在实际制备过程中，沉积的材料在沉积过程中并非严格意义上垂直于基底表面沉积，而是有一定偏差，从而使得沟道的宽度并不能与碳纳米管线的直径完全相同。例如，当沉积材料通过一点状蒸发源蒸镀时，沉积材料并非垂直于基底表面沉积，而是有一定的偏差角度，从而使得沟道的宽度略大于碳纳米管线的直径。另外，所述悬空的碳纳米管线是通过去除光刻胶得到，在光刻胶的去除过程中，由于制备工艺的偏差，可能存在部分光刻胶残留在碳纳米管的情况，这时，该悬空的碳纳米管线的直径会略大于碳纳米管线本身的直径，从而使得制备得到的沟道的宽度也会略大于碳纳米管线的直径。然而，上述偏差虽会使沟道宽度略微变大，但沟道宽度仍可保持在纳米级范围。可以理解，所述碳纳米管线的直径越小，沟道的宽度也越小。由于所述碳纳米管线是由单壁碳纳米管形成，单壁碳纳米管的直径在纳米级范围，从而所述沟道的宽度也在纳米级范围内。通过所述碳纳米管线作为掩模，得到的纳米级沟道的宽度可为5-10纳米。请参阅图7，图7(c)-(d)是以碳纳米管线为掩模得到的纳米级沟道的扫描电镜照片，从图中可明显看出，沟道的宽度纳米级范围内。本实施例中，所述纳米级沟道的宽度为7.5纳米。
进一步，还可包括去除第一光刻胶层12、第二光刻胶层14及碳纳米管结构13的步骤，以使得制备得到的纳米级沟道可更方便使用。具体地，将步骤S13得到的结构置于去胶溶液中，所述去胶溶液可为丙酮溶液、丁酮溶液。本实施例中，所述第一光刻胶层12及第二光刻胶层14溶于丁酮溶液中被去除，所述碳纳米管结构由于夹于上述两光刻胶层中，也会一同被去除。从而，在所述基底11的表面只沉积有所述薄膜层15，且形成所述纳米级沟道。
本发明提供的纳米级沟道的制备方法，通过采用碳纳米管线作为掩模，碳纳米管的形貌可基本转移到基底上，因此可以得到尺寸很小的沟道；通过对碳纳米管尺寸的选择，可相应控制沟道的尺寸；制备过程中，碳纳米管线由于是悬空设置而未与所述薄膜层15接触，从而容易去除碳纳米管线掩模，例如通过去除第一光刻胶层12及第二光刻胶层14去除碳纳米管线；同时在去除碳纳米管线的过程中该薄膜层15也能够保持完整而不会受到破坏；制备方法对基底及沉积材料要求不高，且制备方法简单、易操作。
请参阅图8，本发明第二实施例提供一种具有纳米级沟道的薄膜晶体管20的制备方法，其包括以下步骤：
步骤S21，提供一基底21，在所述基底21的表面设置一栅极22，在所述栅极22远离基底21的表面设置一栅极绝缘层23；
步骤S22，在所述栅极绝缘层23远离所述栅极22的表面设置一半导体层24；
步骤S23，在所述半导体层24远离栅极绝缘层23的表面层叠设置一第一光刻胶层12、一碳纳米管结构13、一第二光刻胶层14，且所述碳纳米管结构13夹于该第一光刻胶层12和第二光刻胶层14之间，所述碳纳米管结构13包括至少一碳纳米管线；
步骤S24，在所述第一光刻胶层12和第二光刻胶层14上设置至少一凹槽，并使得该凹槽处对应的半导体层24的表面暴露，所述碳纳米管线部分暴露并悬空于所述凹槽处，该碳纳米管线的两端均夹于所述第一光刻胶层12和第二光刻胶层14之间；
步骤S25，以悬空的碳纳米管线作掩模，向暴露的半导体层24表面沉积一导电薄膜层16，所述导电薄膜层16具有与所述碳纳米管线对应的纳米级沟道18，所述导电薄膜层16被该纳米级沟道18分隔为两区域，即一源极25、一漏极26；
步骤S26，去除所述第一光刻胶层12、第二光刻胶层14及碳纳米管结构13。
在步骤S21中，所述栅极22均由导电材料组成，该导电材料可选择为金属、ITO、ATO、导电银胶、导电聚合物以及导电碳纳米管等。该金属材料可以为铝、铜、钨、钼、金、钛、钯或任意组合的合金。
所述栅极绝缘层23的材料可选择为氧化铝、氧化铪、氮化硅、氧化硅等硬性材料或苯并环丁烯(BCB)、聚酯或丙烯酸树脂等柔性材料。
所述栅极绝缘层23通过磁控溅射法、电子束沉积法等形成于所述栅极22的表面并覆盖所述栅极22。本实施例中，所述栅极绝缘层23通过电子束蒸发沉积法形成，该栅极绝缘层23为氧化铝层。
在步骤S22中，所述半导体层24的材料可为砷化镓、磷化镓、氮化镓、碳化硅、硅化锗、硅、锗、碳纳米管、石墨烯、硫化钼等。所述半导体层24可根据材料不同，采用直接平铺、外延生长、气相沉积法等方法形成于所述栅极绝缘层23的表面。进一步，当所述半导体层24为碳纳米管层、石墨烯层或硫化钼层时，可通过光刻胶转移至所述栅极绝缘层23的表面。具体地，在所述半导体层24的表面旋涂所述第一光刻胶层12，再将该半导体层24与所述第一光刻胶层12一起转移至所述栅极绝缘层23的表面，且所述半导体层24位于该栅极绝缘层23与该第一光刻胶层12之间。所述半导体层24的厚度可根据需要制备。所述半导体层24的厚度大于5纳米。本实施例中，所述半导体层24的厚度为10纳米。
在步骤S23-S25中，在所述半导体层24的表面设置凹槽制备沟道的方法与第一实施例提供的制备纳米级沟道的步骤相似，其区别在于，本实施例是直接在所述半导体层24的表面上沉积所述导电薄膜层16，所述导电薄膜层16可直接作为源极和漏极，而且通过该制备方法可得到具有纳米级沟道的薄膜晶体管。
进一步，所述源极25和漏极26并不限于制备在半导体层上，还可以制备在其它材料制备的基底上，如绝缘材料。只要满足基底能够支撑该两电极作为源极、漏极即可。
所述步骤S26与第一实施例中去除所述第一光刻胶层12、第二光刻胶层14及碳纳米管结构13的步骤相同，在去除多余的光刻胶层及碳纳米管结构后，所述薄膜晶体管20可方便使用。
进一步，根据制备得到的纳米级沟道的数量和位置，可同时制备多个薄膜晶体管。每个薄膜晶体管均对应一纳米级沟道，且该多个薄膜晶体管呈图案化分布。该多个薄膜晶体管可共用同一栅极，也可每个薄膜晶体管单独对应一栅极。同样地，该多个薄膜晶体管可共用同一半导体层，也可每个薄膜晶体管单独对应一半导体层。具体地，提供一基底，在所述基底的表面设置多个栅极，该多个栅极呈图案化分布；在该多个栅极远离基底的表面设置一栅极绝缘层；在所述栅极绝缘层远离栅极表面设置多个半导体层，该多个半导体层呈图案化分布，且每个半导体层对应一栅极；在所述多个半导体层的表面制备纳米级沟道，且每个半导体层对应一纳米级沟道。
请参阅图9，本发明第三实施例提供一种具有纳米级沟道的薄膜晶体管30的制备方法，其包括以下步骤：
步骤S31，提供一基底31，在所述基底31的表面设置一半导体层32；
步骤S32，在所述半导体层32远离所述基底31的表面层叠设置一第一光刻胶层12、一碳纳米管结构13、一第二光刻胶层14，且所述碳纳米管结构13夹于该第一光刻胶层12和第二光刻胶层14之间，所述碳纳米管结构13包括至少一碳纳米管线；
步骤S33，在所述第一光刻胶层12和第二光刻胶层14上设置至少一凹槽，并使得该凹槽处对应的半导体层32的表面暴露，所述碳纳米管线部分暴露并悬空于所述凹槽处，该碳纳米管线的两端均夹于所述第一光刻胶层12和第二光刻胶层14之间；
步骤S34，以悬空的碳纳米管线作掩模，向暴露的半导体层32表面沉积一导电薄膜层16，所述导电薄膜层16具有与所述碳纳米管线对应的纳米级沟道18，所述导电薄膜层16被该纳米级沟道18分隔为两区域，即一源极33、一漏极34；
步骤S35，去除所述第一光刻胶层12、第二光刻胶层14及碳纳米管结构13；
步骤S36，在所述半导体层32远离基底31的表面设置一绝缘层35，该绝缘层35覆盖所述源极33、漏极34，在所述绝缘层35远离所述半导体层32的表面设置一栅极36。
本发明第三实施例提供的薄膜晶体管30与第二实施例提供的薄膜晶体管20基本相同，其区别在于：第三实施例为顶栅型薄膜晶体管。所述半导体层32设置于所述基底31与所述源极33、漏极34之间，所述栅极36通过绝缘层35与所述源极33、漏极34及半导体层32绝缘设置。
请参阅图10，本发明第四实施例提供一种具有纳米级沟道的薄膜晶体管40的制备方法，其包括以下步骤：
步骤S41，提供一半导体基底41，在所述半导体基底41的表面上设置一绝缘层42，在所述绝缘层42远离所述半导体基底41的表面上设置一半导体层43；
步骤S42，在所述半导体层43远离所述半导体基底41的表面上层叠设置一第一光刻胶层12、一碳纳米管结构13、一第二光刻胶层14，且所述碳纳米管结构13夹于该第一光刻胶层12和第二光刻胶层14之间，所述碳纳米管结构13包括至少一碳纳米管线；
步骤S43，在所述第一光刻胶层12和第二光刻胶层14上设置至少一凹槽，并使得该凹槽处对应的半导体层43的表面暴露，所述碳纳米管线部分暴露并悬空于所述凹槽处，该碳纳米管线的两端均夹于所述第一光刻胶层12和第二光刻胶层14之间；
步骤S44，以悬空的碳纳米管线作掩模，向暴露的半导体层43表面沉积一导电薄膜层16，所述导电薄膜层16具有与所述碳纳米管线对应的纳米级沟道18，所述导电薄膜层16被该纳米级沟道18分隔为两区域，即一源极44、一漏极45；
步骤S45，去除所述第一光刻胶层12、第二光刻胶层14及碳纳米管结构13；
步骤S46，在所述半导体基底41的表面设置一栅极46，所述栅极46与该半导体基底41电连接。
本发明第四实施例提供的薄膜晶体管40与第二实施例提供的薄膜晶体管20基本相同，其区别在于：所述薄膜晶体管40中的栅极46直接设置在半导体基底41的表面上，与半导体基底41电连接，通过该半导体基底41的电传导以调控源极44、漏极45之间的电压。所述薄膜晶体管40在制备过程中，由于所述栅极46与碳纳米管线在基底的同一侧，以碳纳米管线作掩模制备得到的纳米级沟道与所述栅极也在基底的同侧。当该纳米级沟道与所述栅极在同一侧时，该纳米级沟道与该栅极的相对位置无需精确对准，因此，在铺设碳纳米管线时，无需精确对焦碳纳米管线与所述栅极的相对位置，操作简单。
具体地，所述半导体基底41的材料可为硅、砷化镓、磷化镓、氮化镓、碳化硅、硅化锗等。该半导体基底41不仅起到支撑作用，还可用于导电以使栅极46调控源极44和漏极45。
所述栅极46直接设置于所述半导体基底41的表面上，与该半导体基底41电连接。在制备所述栅极46之前，如果所述绝缘层42覆盖整个所述半导体基底41的表面上，可进一步包括去除部分绝缘层42以暴露部分半导体基底41的表面的步骤，从而可将所述栅极46直接设置在该半导体基底41的表面上，且所述栅极46与所述源极44、漏极45间隔设置。
进一步，在所述半导体层43的表面可同时设置多个源极和漏极，该多个源极、漏极可同时由该栅极46调控。所述栅极46的位置是可调的，并不局限于该半导体基底41表面的固定位置，只要符合该栅极46与所述源极、漏极绝缘即可。
另外，本领域技术人员还可在本发明精神内作其它变化，当然这些依据本发明精神所作的变化，都应包含在本发明所要求保护的范围内。

Claims (10)

1.一种纳米级沟道的制备方法，其包括以下步骤：
提供一基底，在所述基底的表面层叠设置一第一光刻胶层、一纳米线结构、一第二光刻胶层，且所述纳米线结构夹于该第一光刻胶层和第二光刻胶层之间，所述纳米线结构包括至少一纳米线；
在所述第一光刻胶层和第二光刻胶层上设置至少一凹槽，并使得该凹槽处对应的基底表面暴露，所述纳米线部分暴露并悬空于所述凹槽处，该悬空的纳米线的两端均夹于所述第一光刻胶层和第二光刻胶层之间；
以悬空的纳米线作掩模，向暴露的基底表面沉积一薄膜层，所述悬空的纳米线投影于暴露的基底表面上未沉积薄膜层的区域，即为纳米级沟道。
2.如权利要求1所述的纳米级沟道的制备方法，其特征在于，在所述基底的表面层叠设置一第一光刻胶层、一纳米线结构、一第二光刻胶层的方法包括以下步骤：在所述基底的表面设置所述第一光刻胶层；再将所述纳米线结构及第二光刻胶层一起转移至该第一光刻胶层的表面。
3.如权利要求1所述的纳米级沟道的制备方法，其特征在于，在所述基底的表面层叠设置一第一光刻胶层、一纳米线结构、一第二光刻胶层的方法包括以下步骤：将所述第一光刻胶层及纳米线结构一起转移至所述基底的表面；再将该第二光刻胶层设置于该纳米线结构的表面。
4.如权利要求1所述的纳米级沟道的制备方法，其特征在于，在所述基底的表面层叠设置一第一光刻胶层、一纳米线结构、一第二光刻胶层的方法包括以下步骤：将所述第一光刻胶层及一第一纳米线结构单元一起转移至所述基底的表面；再将所述第二光刻胶层及一第二碳纳米管结构单元一起转移至所述第一纳米线结构单元的表面上，且所述第一纳米线结构单元与所述第二纳米线结构单元接触并形成所述纳米线结构。
5.如权利要求1所述的纳米级沟道的制备方法，其特征在于，所述纳米线结构包括多根纳米线，所述多根纳米线沿同一方向延伸或交叉排列。
6.如权利要求1所述的纳米级沟道的制备方法，其特征在于，所述凹槽是通过图案化曝光所述第一光刻胶层和第二光刻胶层得到。
7.如权利要求1所述的纳米级沟道的制备方法，其特征在于，所述第一光刻胶层的厚度为50纳米-400纳米。
8.如权利要求1所述的纳米级沟道的制备方法，其特征在于，所述薄膜层的厚度小于所述第一光刻胶层的厚度。
9.如权利要求1所述的纳米级沟道的制备方法，其特征在于，进一步包括在制备得到纳米级沟道后去除第一光刻胶层、第二光刻胶层及纳米线结构的步骤。
10.如权利要求9所述的纳米级沟道的制备方法，其特征在于，去除所述第一光刻胶层、第二光刻胶层及纳米线结构的方法为将所述第一光刻胶层、第二光刻胶层及纳米线结构置于去胶溶液中去除。
CN201710239765.4A 2017-04-13 2017-04-13 纳米级沟道的制备方法 Pending CN108735581A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710239765.4A CN108735581A (zh) 2017-04-13 2017-04-13 纳米级沟道的制备方法
TW106115316A TWI667193B (zh) 2017-04-13 2017-05-09 奈米級溝道的製備方法
US15/851,903 US10424479B2 (en) 2017-04-13 2017-12-22 Method for making nano-scaled channels with nanowires as masks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710239765.4A CN108735581A (zh) 2017-04-13 2017-04-13 纳米级沟道的制备方法

Publications (1)

Publication Number Publication Date
CN108735581A true CN108735581A (zh) 2018-11-02

Family

ID=63790899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710239765.4A Pending CN108735581A (zh) 2017-04-13 2017-04-13 纳米级沟道的制备方法

Country Status (3)

Country Link
US (1) US10424479B2 (zh)
CN (1) CN108735581A (zh)
TW (1) TWI667193B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111994867A (zh) * 2020-08-02 2020-11-27 南京大学 一种基于悬空掩模和生长薄膜法制备大面积可控纳米沟道的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819004B1 (ko) * 2006-11-15 2008-04-02 삼성전자주식회사 미세 전자 소자 및 그 제조 방법
KR101377597B1 (ko) * 2007-03-21 2014-03-27 삼성디스플레이 주식회사 트랜지스터 및 그 제조방법
US7884004B2 (en) 2009-02-04 2011-02-08 International Business Machines Corporation Maskless process for suspending and thinning nanowires
US8785271B2 (en) * 2011-01-31 2014-07-22 GlobalFoundries, Inc. DRAM cell based on conductive nanochannel plate
TW201324608A (zh) 2011-12-05 2013-06-16 Nat Applied Res Laboratories 光阻層結構用於製作奈米尺度圖案的方法及其裝置
CN106276778B (zh) * 2015-05-21 2018-08-14 清华大学 一种金属纳米线膜的制备方法以及导电元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111994867A (zh) * 2020-08-02 2020-11-27 南京大学 一种基于悬空掩模和生长薄膜法制备大面积可控纳米沟道的方法

Also Published As

Publication number Publication date
US10424479B2 (en) 2019-09-24
US20180301340A1 (en) 2018-10-18
TWI667193B (zh) 2019-08-01
TW201841821A (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
US7952173B2 (en) Nanometric device with a hosting structure of nanometric elements
KR101312758B1 (ko) 이격된 도전 라인에 대한 전기적 연결을 제공하는 방법
JP2018092144A (ja) フォトマスク及びその製造方法
CN108735818A (zh) 薄膜晶体管的制备方法
TWI320971B (en) Array of nanoscopic mosfet transistors and fabrication methods
US20140302439A1 (en) Method of manufacturing graphene, carbon nanotubes, fullerene, graphite or a combination thereof having a position specifically regulated resistance
CN108735581A (zh) 纳米级沟道的制备方法
JP2018092145A (ja) フォトマスク及びその製造方法
JP2018092142A (ja) マイクロナノ構造体の製造方法
US10915024B2 (en) Method for manufacturing pattern for electronic devices, and fiber-type electronic device comprising the pattern for electronic devices
CN109103075B (zh) 纳米级沟道的制备方法
EP1742226B1 (en) Method for realising an electric linkage in a semiconductor electronic device between a nanometric circuit architecture and standard electronic components
CN108735602A (zh) 薄膜晶体管的制备方法
TWI668185B (zh) 薄膜電晶體的製備方法
CN111937155A (zh) 用于低维材料的电触点
US9236575B1 (en) Dynamic alignment by electrical potential and flow control to single-wall carbon nanotube field effect transistors
TWI668184B (zh) 奈米微結構的製備方法
TWI667194B (zh) 奈米帶的製備方法
CN104465327B (zh) 纳米对电极及其制备方法
JP2008155342A (ja) 微細構造体の製造方法
KR102090019B1 (ko) 전자소자용 패턴의 제조 방법 및 전자소자용 패턴을 포함하는 섬유형 전자소자
KR101067381B1 (ko) 나노선 수평 성장을 위한 금속촉매의 측면 증착방법 및 이를 이용하여 수평 성장된 나노선의 제조방법
JP2004259748A (ja) 電極架橋型分子素子の電極製造方法及び該方法により製造された電極構造を有する電極架橋型分子素子
US7945867B2 (en) Method for realizing an electric linkage in a semiconductor electronic device between a nanometric circuit architecture and standard electronic components
US8058644B1 (en) Nanostructure for molecular electronics comprising collinear metal lines defining precise nanoscale gap

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181102

RJ01 Rejection of invention patent application after publication