KR101312758B1 - 이격된 도전 라인에 대한 전기적 연결을 제공하는 방법 - Google Patents

이격된 도전 라인에 대한 전기적 연결을 제공하는 방법 Download PDF

Info

Publication number
KR101312758B1
KR101312758B1 KR1020117030490A KR20117030490A KR101312758B1 KR 101312758 B1 KR101312758 B1 KR 101312758B1 KR 1020117030490 A KR1020117030490 A KR 1020117030490A KR 20117030490 A KR20117030490 A KR 20117030490A KR 101312758 B1 KR101312758 B1 KR 101312758B1
Authority
KR
South Korea
Prior art keywords
line
mask
conductive
angled end
contact landing
Prior art date
Application number
KR1020117030490A
Other languages
English (en)
Other versions
KR20120024805A (ko
Inventor
구르테즈 산두
스코트 실스
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20120024805A publication Critical patent/KR20120024805A/ko
Application granted granted Critical
Publication of KR101312758B1 publication Critical patent/KR101312758B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06137—Square or rectangular array with specially adapted redistribution layers [RDL]
    • H01L2224/06138—Square or rectangular array with specially adapted redistribution layers [RDL] being disposed in a single wiring level, i.e. planar layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

집적 회로 및 형성 방법은 적어도 하나의 선형 연장 도전 라인의 각이 있는 단부에 형성된 접촉 영역을 제공한다. 일 실시예에서, 접촉 랜딩 피드를 갖는 도전 라인은 마스크 재료내에 라인을 패터닝하고, 재료 라인의 연장 방향에 대한 각도를 형성하기 위하여 재료 라인 중 적어도 하나를 절단하고, 마스크 재료의 각이 있는 단부면으로부터의 익스텐션을 형성하고, 상기 재료 라인 및 익스텐션을 마스크로 이용한 에칭에 의해 하부 도전체를 패터닝함에 의해 형성된다. 다른 실시예에서, 적어도 하나의 도전 라인은 각이 있는 단부면을 생성하기 위하여 도전 라인의 연장 방향에 대한 일정 각도로 절단되고, 전기적 접촉 랜딩 패드는 각이 있는 단부면과 접촉하여 형성된다.

Description

이격된 도전 라인에 대한 전기적 연결을 제공하는 방법{METHOD FOR PROVIDING ELECTRICAL CONNECTIONS TO SPACED CONDUCTIVE LINES}
본 발명에 따른 실시예들은 일반적으로 집적 회로의 제조에 관한 것이고, 보다 구체적으로는 이격된 도전 라인 예를 들면 집적 회로에서의 이격된 병렬 라인에 대한 전기적 연결을 제공하는 것에 관한 것이다.
전기적 도전 라인은 집적 회로의 많은 공통 부품을 형성한다. 예를 들면, DRAM 회로는 워드라인 및 비트라인을 형성하기 위하여 다수의 병렬 도전 라인을 포함한다. 용량을 증가시키고 보다 작은 소자를 수용하기 위하여, 이러한 및 다른 회로에 대해 부품의 밀도를 증가시키는 것에 대한 부담이 있다. 피처 크기에 있어서의 연속적인 감소로 인하여, 피처를 형성하는데 이용되는 기술에 대해 더 많은 요구를 하게 된다.
포토리쏘그래피는 집적 회로 피처를 패터닝하기 위해 공통적으로 이용되는 기술이다. 종래의 포토리쏘그래피 기술을 이용하여 도전 라인을 형성하기 위한 포토리쏘그래피 방법의 일 예가 도 1a 내지 1d에 도시된다. 도 1a는 반도체 기판 또는 절연 재료 기판과 같은 기판(11)을 도시한다. 반도체 기판(11) 상에 워드 라인을 형성하기 위하여, 게이트 산화물 재료(31), 폴리실리콘 재료(35), 금속 실리사이드 재료(37) 및 산화물 상부 재료(41)를 포함하는 재료들이 순차적으로 반도체 기판(11) 위에 증착된다. 증착된 재료 중 마지막 세트는 포토레지스트 반사 방지 코팅 및 하드마스크 재료를 포함하는 포토 패터닝 스택을 포함한다. 포지티브 포토레지스트 재료(DNQ-Novolac과 같은) 및 네가티브 포토레지스트 재료(SU-8과 같은)를 포함하는 임의의 포토레지스트 재료(33)가 포토 패터닝 스택용으로 이용될 수 있다. 이 예에서는, 네가티브 포토레지스트가 이용되어, 포토레지스트 재료(33)가 마스크(부분 60, 61에서)를 통해 광에 노출되고, 디벨로프(developed)되어, 광에 노출되지 않은 영역이 디졸브(dissolved)된다.
도 1b는 재료의 미노출된 부분이 제거된 이후에 나머지 포토레지스트 재료(33)를 도시한다. 나머지 포토레지스트 재료(33)는 에칭 프로세스를 위한 에칭 마스크로서 이용된다. 에칭 프로세스에서, 포토레지스트 재료(31)에 의해 덮이지 않는 게이트 산화물(31), 폴리실리콘(35), 금속 실리사이드(37) 및 산화물 상부 재료(41)의 부분이 예를 들면 습식 또는 건식 화학적 에칭에 의해 제거된다. 에칭 이후에, 나머지 포토레지스트 재료(33)는 디졸브된다. 도 1c는 최종 스택의 횡단면도를 도시한다. 일단 소망된 층이 패턴화되면, 캡슐화 절연 재료(51)가 증착되고 에칭될 수 있다. 산화물과 같은 임의의 적절한 절연 재료(51)가 이용될 수 있다. 도 1d는 재료들 위에 증착되고 기판(11)으로부터 에칭된 절연 재료(51)를 도시한다. 캡슐화는 하부 재료(31, 35, 37 및 41)의 상부와 양측면을 덮는다. 재료(31, 35, 37 및 41) 위의 캡슐화 절연 재료(51)를 형성하기 위한 다른 공지된 기술이 또한 이용될 수 있다.
도전 라인과 같은 라인 피쳐가 공지된 포토리쏘그래피 기술을 이용하여 얼마나 근접하게 패턴화될 수 있는지에 대해서는 제약이 있다. 집적 회로에 대한 라인 피쳐의 크기는 일반적으로는 2개의 이웃 피쳐에 대한 동일한 포인트 사이의 거리인 그들의 "피치(pitch)"에 의해 설명된다. 피쳐는 일반적으로 인접 피쳐 사이의 간격에 의해 한정되어, 피치는 라인 피쳐(도 1d에서 x)의 폭과 이웃하는 라인 피쳐(도 1d에서 y)로부터 그 라인 피쳐를 이격시키는 간격의 폭의 합으로 볼 수 있다. "하프 피치(half piitch)"는 피쳐 폭 x와 피쳐들 사이의 간격의 폭 y 의 합이 절반이다. 광학 및 광 또는 방사 파장과 같은 인수로 인하여, 그 이하로는 라인 피쳐가 종래의 포토리쏘그래피 기술을 이용하여 신뢰할만하게 형성될 수 없는 최소 피치가 있다. 종래 기술의 포토리쏘그래피 기술, 예를 들면 도 1a 내지 도 1d에 도시된 예는 약 45nm까지 낮은 하프 피치를 갖는 병렬 간격의 도전 라인을 형성할 수 있다. 이중 패터닝 및 스페이서 피치 더블링(spacer pitch doubling)과 같은 더욱 진보한 포토리쏘그래피 기술은 약 20nm까지 낮은 하프 피치를 갖는 도전성의 형성을 가능하게 한다. 이러한 기술의 예는 Huang의 미국 특허 5,378,649 (이중-패터닝) 및 Lowrey 등의 미국 특허 5,328,810 (스페이서 피치 더블링)에 기재되어 있다.
중합체 자가 조립(self-assembly)와 같은 최근 개발된 논-리쏘그래피 기술은 인접 라인들 사이에서 보다 작은 간격으로 병렬 도전 라인을 형성하는 것이 가능하도록 한다. 예를 들면, BCP(block copolymer) 자가 조립을 이용하여, 20nm 미만의 하프 피치를 갖는 도전 라인이 달성 가능하다. 도 2a 및 2b는 BCP 자가 조립 기술을 이용하여 형성된 패턴을 도시한다. 자가 조립된 패턴의 형성 프로세스는 예를 들면 폴리스티렌(PS) 및 포리메틸메타클릴레이트(PMMA)(PS-b-PMMA라 칭함)으로 구성된 BCP 박막을 포함한다. 그 이후에 BCP의 유리 천이 온도를 넘는 열 어닐링을 한다. 최종 패턴의 품질은 막 두께, 어닐링 시간 및 어닐링 온도를 포함하는 프로세스 조건에 의존한다. 도 2a는 매트릭스 위상 재료(82)(예를 들면, PMMA 포함)에 형성된 BCP 실린더(80)(예를 들면, PS 포함)를 도시한다. 실린더는 자연적으로 대칭적 패턴으로 정렬하지 않는다는 점에 주목한다. 외부 온도 또는 전계, 전단 응력 또는 흐름, 화학적 나노패터닝, 또는 그래포에피텍시(graphoepitaxy)의 이용을 포함하는, 실린더의 배향을 제어하기 위한 다양한 방법이 채용될 수 있다. 도 2b는 그래포에피텍시 기술을 이용하여 형성된 병렬 간격 공중합체 실린더(80)를 도시하며, 여기서 배향을 유도하기 위하여 표면 돌출(surface relief)(트랜치(84)의 형태로)이 이용된다.
일단 형성된 BCP 실린더(80)는 포토레지스트 재료가 종래 기술의 포토리쏘그래피 방법에서 이용되는 방식과 유사하게 하부 재료를 패터닝하기 위한 희생 템플리트로서 이용될 수 있다. 이를 성취하기 위하여, PMMA 재료를 UV 광에 노출하고 아세트산 현상액과 같은 현상액내에 침지함에 의해 화학적으로 제거된다. 나머지 PS 실린더는 도전성 재료와 같은 하부 재료를 에칭하기 위한 마스크 또는 (보다 일반적으로는)하드마스크로서 사용될 수 있다. BCP 실린더(80)는 또한 도전 라인으로서 기능하도록 금속화될 수 있다. BCP 실린더(80)는 예를 들면 실린더를 산화 금속염 용액내에 침지함에 의해 금속화된다. BCP 자가 조립 기술에 대한 보다 많은 정보는 C. T. Black 등의 Polymer Self Assembly in Semiconductor Microelectronics, 51 IBM J. Res. & Dev. 605 (IBM 1997) 및 j. Chai 등의 Assembly of Aligned Linear Metallic Patterns on Silicon, 2 Nature Nanotechnology 500 (Nature Publishing Group 2007)을 참조한다.
이중 패터닝, 스페이서 피치 더블링 및 BCP 자가 조립과 같은 기술이 보다 조밀한 간격의 도전 라인의 생성을 가능하게 하므로, 인접하는 두 라인 사이가 중첩 및 단락하지 않고 특정 라인에 전기적 연결을 하는 것은 점점 더 어렵게 되고 있다. 전통적인 리쏘그래피 기술을 이용하여, 접촉 랜딩 패드로도 알려져 있는 전기 연결 패드 사이트는 조밀한 간격의 도전 라인의 그룹에서의 단지 단일 도전 라인만 접촉하도록 하는 것으로는 너무 크다. 본 리쏘그래피 기술은 이들 유사한 피쳐에 대한 연결 사이트를 만들기에 필요한 패턴을 인쇄하기 위한 해상도 또는 정렬 능력을 가지지 않는다. 그러므로, 조밀한 간격의 도전체에 전기적 연결을 하고 또한 임의 간격으로 이격된 병렬 도전체에 전기적 연결을 하는데 필요할 수 있는 기술에 대한 필요성이 존재한다.
도 1a 내지 도 1d는 기판 위에 도전 라인을 형성하기 위한 종래 기술의 포토리쏘그래피 방법을 도시한다.
도 2a 및 도 2b는 자가 조립된 블럭 공중합체(BCP) 패턴을 도시한다.
도 3a 및 도 3b는 기판 상에 형성된 병렬 마스크 라인의 상면도 및 횡단면도를 도시한다.
도 4a 및 도 4b는 포토레지스트 재료로 덮인 기판 상에 형성된 병렬 마스크 라인의 상면도 및 횡단면도를 도시한다.
도 5a 내지 도 5c는 커팅 마스크로 부분적으로 덮인 병렬 마스크 라인의 상면도 및 횡단면도를 도시한다.
도 6a 및 도 6b는 도 5a 내지 도 5c에 도시된 커팅 마스크를 이용하여 각이 있는 라인 단부를 에칭한 이후의 마스크 라인의 상면도 및 횡단면도를 도시한다.
도 7은 각이 있는 면을 갖는 병렬 마스크 라인 및 등방성으로 성장한 접촉 랜딩 패드 마스크를 갖는 실시예의 상면도를 도시한다.
도 8은 각이 있는 면을 갖는 병렬 마스크 라인 및 이방성으로 성장한 접촉 랜딩 패드 마스크를 갖는 실시예의 상면도를 도시한다.
도 9a 내지 도 9c는 마스크 라인과 에칭 마스크로서의 접촉 랜딩 패드 마스크를 이용하여 형성된 전기적 접촉 랜딩 패드 영역을 갖는 병렬 도전 라인을 갖는 실시예의 투시도 및 횡단면도를 도시한다.
도 10a 및 도 10b는 접촉 랜딩 패드로의 전기적 연결의 형성의 횡단면도를 도시한다.
도 11a 내지 도 11c는 단일층 도전 라인을 갖는 실시예의 투시도 및 횡단면도를 도시한다.
도 12a 내지 도 12c는 마스크 패드의 성장을 한정하기 위한 절연 재료로서의 커팅 마스크를 이용하는 실시예의 투시도 및 횡단면도를 도시한다.
도 13은 각이 있는 면을 갖는 병렬 BCP 실린더 및 등방성 성장 마스크 패드를 갖는 실시예의 투시도를 도시한다.
도 14는 BCP 실린더 및 각 마스크 패드가 하부 도전 재료를 에칭하기 위한 에칭 마스크로서 이용된 이후의 도 13의 실시예의 투시도를 도시한다.
도 15는 다른 실시예에 따른 각이 있는 라인 단부를 절단한 이후의 도전 라인의 예에 대한 투시도를 도시한다.
도 16은 각이 있는 면을 갖는 병렬 도전 라인과 등방성 성장 전기 접촉 랜딩 패드를 갖는 실시예의 투시도를 도시한다.
도 17a 및 도 17b는 도 16에서 형성된 전기적 접촉 랜딩 패드로의 전기적 연결을 형성하기 위한 기술의 예를 도시한다.
도 18은 각이 있는 면을 갖는 병렬 도전 라인 및 이방성 성장 전기 접촉 랜딩 패드를 갖는 실시예의 투시도를 도시한다.
도 19는 각이 있는 면을 갖는 도전 라인 및 이방성 성장 전기적 접촉 랜딩 패드를 갖는 도전 라인을 형성하는 단일 금속층을 갖는 다른 실시예의 투시도를 도시한다.
도 20은 전기적 접촉 랜딩 패드의 성장을 한정하기 위하여 절연 재료로서 커팅 마스크를 이용하는 실시예의 투시도를 도시한다.
도 21은 각이 있는 면을 갖는 도전 라인 및 이방성 성장 전기 접촉 랜딩 패드를 형성하는 병렬 BCP 실린더를 갖는 실시예의 투시도를 도시한다.
본 명세서의 실시예는 조밀한 간격의 도전 라인, 예를 들면 폭이 45nm 미만의 간격을 갖는 병렬 라인, 에 대한 전기적 연결을 하는 현재의 기술에 대한 문제점을 설명하고, 그러한 조밀한 간격의 도전 라인에 전기적 연결을 제공하는 것이다. 본 실시예는 종래 기술의 포토리쏘그래피 기술을 이용하여 형성된 것들을 포함하는 임의 간격의 도전 라인에 대한 전기적 연결을 하는데 또한 이용될 수 있다.
본 발명은 상세한 설명의 실시예에만 국한되지 않으며, 이에 대한 변경도 가능하다. 본 실시예는 이격된 라인을 갖는 임의의 집적 회로에 적용될 수 있으며, 조밀한 간격의 병렬 도전 라인 예를 들면 이들 사이가 45nm 이하의 간격을 갖는 병렬 도전 라인, 특히 이들 사이가 20nm 이하의 간격을 갖는 도전 라인에 특히 적합하다. 이들 실시예는 DRAM 및 예를 들면 워드 라인과 같은 조밀한 간격의 억세스 라인과 예를 들면 비트라인과 같은 데이터/소스 라인을 갖는 다른 메모리 장치와 같은 메모리 기술 및 조밀한 간격의 도전 라인을 갖는 다른 집적 회로 구조에 대한 적용에 특히 적합하다.
이하 설명에서 용어 "기판"은 집적 회로 일반적으로 반도체 재료를 제조하는데 적합한 임의의 지지 재료를 지칭하나, 반드시 그렇지는 않다. 기판은 실리콘 기반일 수 있으며, 베이스 반도체 파운데이션에 의해 지원되는 실리콘 에피텍셜층일 수 있으며, 사파이어-기반, SOI(silicon-on-insulator), 금속, 중합체 또는 집적 회로를 지원하기에 적합한 다른 재료일 수 있다. 이하 설명에서 반도체 기판을 참조로 하는 경우, 베이스 반도체 또는 파운데이션 내에 또는 위에 영역 또는 정션을 형성하기 위하여 이전 프로세스 단계가 활용될 수 있다.
첨부된 도면을 참조로 실시예가 이하에서 설명되는데, 도면 전체에 걸쳐 유사한 피쳐에 대해서는 동일한 참조 번호가 사용된다. 도 3a 및 3b는 블랭킷 증착된 게이트 스택 재료(90) 위에 형성된 병렬 간격 마스크 라인(13)의 상면도 및 횡단면도로서, 예를 들면 게이트 스택 재료(90)는 반도체 기판(11) 상에 형성된 게이트 산화물(31), 폴리실리콘(35), 금속 실리사이드(37), 및 산화물 상부 재료(41)를 포함한다. 여기서는 반도체 기판(11) 상의 게이트 스택 재료(90) 위에 있는 것으로 되어 있지만, 마스크 라인(13)은 금속층을 포함하는 집적 회로의 임의의 도전 재료 위에 형성될 수 있다. 마스크 라인(13)은 산화물과 같은 캡슐화 절연 재료(51)에 의해 캡슐화되는 마스크 재료층(73)을 포함한다. 마스크 재료(73)는 예를 들면 포토레지스트, 하드마스크 및 처리된 BCP 재료를 포함하는 에칭 마스크로서 이용하는데 적합한 임의 재료일 수 있다. 마스크 라인(13)은 포토리쏘그래피 기술 및 BCP 기술을 포함하는 현존하는 또는 추후 개발되는 기술 및 조밀한 간격의 라인을 제조하는데 이용되는 다른 기술들에 의해 형성될 수 있다. 마스크 라인(13)은 이 실시예에서 병렬로 정렬되고 한 연장 방향(29)으로 선형으로 연장하며, 이들 사이의 폭 x 및 간격 y를 갖는다. 현재의 이중 패터닝 및 스페이서 피치 더블링 기술을 이용하여 형성된 마스크 라인(13)에 대해, 마스크 라인들 사이의 총 마스크 라인 폭 x 및 간격 y는 90nm(45nm의 하프 피치) 및 40nm(20nm의 하프 피치) 사이일 수 있다. BCP 자가 조립 기술을 이용하여, 40nm(20nm의 하프 피치) 미만인 총 라인 폭 x 및 간격 y을 갖는 마스크 라인이 패턴화될 수 있다.
도 3a 및 3b에서 시작해서, 조밀한 간격의 도전 라인으로의 연결을 형성하는 일 실시예가 설명된다. 도 4a 및 4b는 감광 포토레지스트 재료(33)로 덮인 도 3a, 3b 구조의 상면도 및 횡단면도를 도시한다. 포지티브 포토레지스트 재료(DNQ-Novolac과 같은) 및 네가티브 포토레지스트 재료(SU-8와 같은)를 포함하는 임의의 공통 포토레지스트 재료(33)가 이용될 수 있다.
종래 기술의 포토리쏘그래피 기술을 이용하여, 포토레지스트 재료(33)가 마스크 라인(13)에 대각선으로 횡단하여 패턴화된 마스크를 통한 방사에 선택적으로 노출되어, 적절한 디벨로퍼에 노출되는 경우에는, 포토레지스트의 노출된(또는 미노출된 - 재료가 포지티브 또는 네가티브 포토레지스트 재료인지 여부에 따름) 영역은 제거된다. 도 5a, 5b, 5c에 도시된 것처럼, 나머지 포토레지스트 재료(33)는 각이 있는 프로파일을 제공하고, 커팅 마스크(43)를 형성하며, 이는 마스크 라인(13)의 노출된 재료를 제거하는데 이용될 수 있다. 도 5a는 마스크 라인에 걸쳐 선형으로 연장하는 방향(29)에 대해 약 5도에서 30도 사이의 각으로 형성된 커팅 마스크(43)를 도시한다. 도 5b는 포토레지스트 재료(33)가 제거된 위치에서의 횡단면도를 도시하고, 도 5c는 커팅 마스크(43)를 형성하는 포토레지스트 재료(33)가 남아서 마스크 라인(13)을 덮고 있는 위치에서의 횡단면도를 도시한다.
다음으로, 커팅 마스크(43)에 의해 덮이지 않은 영역은 산화물 상부 재료(41)까지 에칭되어 내려가고, 마스크 라인(13)의 노출된 부분을 제거한다. 나머지 포토레지스트(33)가 제거된다. 도 6a 및 6b는 포토리쏘그래피 및 에칭 프로세스가 완료된 이후의 상면도 및 횡단면도로서, 커팅 마스크(43)를 형성하는 나머지 포토레지스트 재료(33)가 제거되었다. 각이 있는 단부(22)를 생성하기 위하여 마스크 라인(13)은 횡단 방향으로 대각선으로 절단된다. 커팅 마스크(43)의 각이 있는 프로파일로 인하여, 각각의 마스크 라인(13)은 라인(13)의 연장 방향(29)을 따라 상이한 선형 연장 위치에서 절단된다. 도 6a 및 6b에 도시된 실시예에서, 예로서, 마스크 라인(13)은 15nm의 폭을 가지며, 절단은 각이 있는 단부(22)에서 약 10도의 각도를 형성한다. 노출된 각이 있는 단부(22)의 최종 길이는 약 68nm이고, 마스크 라인(13)의 15nm 폭 보다 현저하게 더 긴 표면을 나타낸다. 이는 마스크 라인(13)이 사각형 단부를 형성하기 위하여 횡단 방향으로 절단되는 경우에 비하여, 후술하는 것처럼 전기적 접촉 랜딩 패드를 형성하는데 사용되는 마스크 익스텐션(extension)을 생성하기 위한 더 넓은 표면을 제공한다. 또한, 마스크 라인(13)의 총 레이아웃 - 병렬 라인들은 연장 방향(29)을 따라 상이한 각각의 길이에서 절단됨 - 은 마스크 익스텐션을 형성하기 위한 더 큰 이용 가능한 영역을 제공한다.
다음으로, 접촉 랜딩 패드 마스크(23)로 도시되는, 병렬 마스크 라인(13)의 익스텐션은 도 7, 8 및 9a에 도시된 것처럼 병렬 마스크 라인(13)의 각이 있는 단부(22)에서 형성된다. 마스크 라인(13)의 각이 있는 단부(22)에서 노출된 재료(73)를 각각의 마스크 라인(13)의 노출된 각이 있는 단부(22)에 이웃한 접촉 랜딩 패드 마스크(23)를 성장시키기 위한 시드(seed)로서 이용함에 의해 접촉 랜딩 패드 마스크(23)가 형성된다. 각각의 마스크 라인(13)의 노출된 각이 있는 단부(22)에서의 재료(73)가 접촉 랜딩 패드 마스크(23)의 순차적인 성장을 위한 핵형성 시드이므로, 패드 마스크(23)는 라인 단부(22)에 자기-정렬된다. 자기 정렬 속성은 포토리쏘그래피 패터닝 방법과 관련된 중첩 및 패턴 등록 오류를 방지한다. 도 7은 접촉 랜딩 패드 마스크(23)의 등방성 성장을 도시하고, 도 8 및 9a는 이방성으로 성장한 접촉 랜딩 패드 마스크(23)를 도시한다. 마스크 라인(13)내의 재료(73)의 성분에 따라, 마스크 라인(13) 재료로부터 자기 정렬된 접촉 랜딩 패드 마스크(23)를 성장시키는데 있어 다양한 방법이 이용될 수 있다.
예를 들면, 마스크 라인(13)의 마스크 재료(73)는 포토레지스트 재료 또는 자가 조립된 BCP 실린더와 같은 중합체일 수 있다. 이 예에서, 선택적 증착을 위한 시드 재료는 중합체와 블랜드 될 수 있거나, 또는 시드 종은 중합체의 분자 구조내에 포함될 수 있다. 예를 들면, 금속 시드 재료는 유기금속 재료(블랜딩에 의한) 또는 유기금속 작용기(반응에 의한)와 같은 중합체 구조내에 포함될 수 있다. 중합체 마스크(13)를 형성한 이후에, 예를 들면 열 베이킹 또는 방사성 노출을 통해 시드 재료로서의 그 활동을 촉진하기 위하여 유기금속은 감소(또는 산화)되거나 또는 되지 않을 수 있다. 다르게는, 시드 재료가 중합체와 사전-블랜드되지 않는다면, 시드층은 각이 있는 단부(22)에서 노출된 중합체 재료(73)와 반응하고 이에 결합하도록 시드 재료를 개질(functionalizing)함에 의해 마스크 라인(13)의 각이 있는 단부(22)에 선택적으로 형성될 수 있다. 시드 재료는 또한 종래의 스테이닝(staining) 기술을 이용함에 의해 각이 있는 단부(22)에 노출된 중합체 마스크 재료(73) 상에 선택적으로 형성될 수 있다. 마스크 재료(73)가 포토레지스트인 경우, 재료(73)는 커팅 마스크(43)의 포토레지스트 재료(33)가 캐스트(cast)되는 용제내에서 용해되지 않도록 처리되거나 처리되지 않을 수 있다. 그러한 프로세스는 열 가교 결합, 산성 촉매 가교 결합(acid catalyzed cross-linking), 또는 이중-패터닝 포토리쏘그래피용으로 이용되는 다른 상용 "프리즈(freeze)" 프로세스를 포함할 수 있다.
이들 예에서, 마스크 재료는 시드된 중합체 재료인 경우에서, 익스텐션 접촉 랜딩 패드 마스크(23)는 재료의 선택적 증착을 통해 각이 있는 단부(2)에서 시드 재료에 대해 성장된다. 임의의 현재 공지된 또는 후에 개발된 선택적 증착 기술은 시드 재료 상에 재료들을 증착하는데 이용될 수 있다. 예를 들면, 시드 재료가 금속 재료인 경우, 선택적 화학 기상 증착(CVD) 기술이 텅스텐(W) 또는 티타늄(Ti)과 같은 재료를 증착하는데 이용될 수 있거나, 또는 원자층증착(ALD) 기술은 시드된 재료(73) 상에 백금(Pt) 및 로듐(Rh)과 같은 재료들을 증착하는데 이용될 수 있다. 재료들은 또한 니켈(Ni), 니켈 합금(예를 들면, NiCoW), 코발트(Co) 등의 무전해 도금 기술을 이용하여 금속 시드된 재료(73) 상에 증착될 수 있다.
마스크 라인(13)의 마스크 재료(73)는 또한 실리콘, 폴리실리콘 또는 금속과 같은 하드마스크 재료일 수 있다. 이 예에서, 익스텐션 접촉 랜딩 패드 마스크(23)는 재료의 선택적인 증착을 통해 마스크 라인(13)의 각이 있는 단부(22)에서 노출된 마스크 재료(73) 상에 직접 성장될 수 있다. 금속을 함유하는 하드마스크 재료(73)에 대해, 무전해 도금 또는 선택적 CVD 또는 ALD 프로세스가 이용될 수 있다. 실리콘 또는 폴리실리콘 하드마스크 재료((73)에 대해, 에피텍셜 실리콘 또는 폴리실리콘 성장이 이용될 수 있다.
본 실시예에서, 마스크 라인(13)의 마스크 재료(73)가 시드된 중합체 또는 다른 하드마스크 재료인 경우, 도 5a 내지 도 6b의 포토레지스트 증착 및 각이 있는 컷 이전에 형성된 캡슐화 절연 재료(51)는 익스텐션 접촉 랜딩 패드 마스크(23)의 핵형성 및 성장을 마스크 라인(13)의 각이 있는 단부(22)에서 노출된 마스크 재료(73)에 국한시킨다. BCP 실린더에 대해, BCP 실린더를 둘러싸는 매트릭스 위상 재료는 성장을 마스크 라인(13)의 각이 있는 단부(22)에 국한시키는데 이용될 수 있다.
또한, 본 실시예에서, 캡슐화 절연 재료(51)에 대해 트림(trim) 또는 에치-백(etch-back)이 적용될 수 있어서, 재료(51)를 마스크 라인(13)의 노출된 각이 있는 단부(22)로부터 멀어지도록 한다. 트림 또는 에치-백은 순차적인 선택적 증착 및 접촉 랜딩 패드 성장 단계에 대한 노출된 표면의 크기를 조절하기 위하여 적용되거나 적용되지 않을 수 있다. 무전해 도금 또는 선택적 CVD 또는 ALD 프로세스를 위해서, 접촉 랜딩 패드 마스크(23)가 도 7에 도시된 것처럼 등방성으로 또는 도 8 및 도 9a에 도시된 것처럼 이방성으로 성장할 수 있다. 에피텍셜 실리콘 또는 폴리실리콘 성장을 위해서, 접촉 랜딩 패드 마스크(23)는 이방성으로 성장될 수 있다.
일단 자기-정렬된 접촉 랜딩 패드 마스크(23)가 전술한 임의의 프로세스를 이용하여 성장되면, 결합된 마스크 패턴은 충분히 큰 접촉 랜딩 패드를 갖는 이격된 도전 라인을 형성하기 위하여 에칭을 통해 하부 재료에 전사될 수 있다. 도 9a는 각이 있는 단부(22)에서 성장한 익스텐션 접촉 랜딩 패드 마스크(23)를 갖는 마스크 라인(13)이 투시도를 도시한다. 마스크 라인(13) 및 관련 접촉 랜딩 패드 마스크(23)는 다음으로 하부 재료(31, 35, 37, 41)를 통한 에칭을 위한 하드 마스크로서 이용된다. 도 9b에서, 결합된 마스크 패턴은 에칭을 통해 하부 재료에 전사되고, 나머지 마스크 재료는 제거되며, 보론 인 실리콘 유리 재료(boron phosphorous silicon glass material)와 같은 절연 재료(71)가 증착된다. 워드라인으로서 이용되기 위해 제공될 수 있는 최종 도전 라인(50)은 게이트 산화물(31), 폴리실리콘(35), 금속 실리사이드(37), 및 산화물 상부 재료(41)를 갖는다. 도전 라인(50) 각각은 단부에서 형성된 접촉 랜딩 패드 영역(25)을 갖는다. 마스크 라인(13)의 각이 있는 컷 및 마스크층에서의 익스텐션 접촉 랜딩 패드 마스크(23)의 선택적 성장이 도전 라인(50)이 조밀한 간격으로 있는 경우라도, 충분히 큰 전기적 접촉 랜딩 패드 영역(25)의 패터닝을 가능하게 한다. 전기적 접촉 랜딩 패드 영역(25)은 도전 라인(50)에 대한 전기적 연결을 제공하기에 충분히 크지만, 각 전기 접촉 랜딩 패드 영역(25) 사이의 전기적 절연을 제공하도록 충분한 크기만큼 이격된다. 도 9c는 도 9b의 도전 라인(50)의 전기적 접촉 랜딩 패드 영역(25)의 횡단면도를 도시한다.
도 10a 및 도 10b는 도 9c에 도시된 전기적 접촉 랜딩 패드 영역(25)에 연결된 전기적 접촉 랜딩 패드 영역(25)으로의 전기적 연결을 형성하는 방법을 도시한다. 도 10a에서, 종래 기술을 이용하여 비어(55)가 형성된다. 이 비어는 절연 재료(71) 및 산화물 상부 재료(41)를 통해 금속 실리사이드(37)까지 아래로 형성된다. 도전 재료(45), 예를 들면 폴리실리콘 또는 금속은 절연 재료(71) 위에 증착되어, 금속 실리사이드 재료(37)에 전기적 연결을 형성한다. 그러므로, 도전 라인(50)이 근접하게 이격되더라도, 전기적으로 절연된 전기 연결이 될 수 있다. 이 실시예가 반도체 기판(11) 상의 도전 라인(50)에 연결을 형성하는 것을 참조로 설명되었지만, 본 명세서에서 설명된 기술은 반도체 장치의 임의의 도전층에서의 도전 라인(50)에 전기적 연결을 형성하는데 적용될 수 있다.
도 11a 내지 도 11c는 각이 있는 단부(22)에서 성장된 익스텐션 접촉 랜딩 패드 마스크(23)를 갖는 마스크 라인(13)이 하부 도전 재료로 에칭하도록 이용된다. 이 실시예에서, 도전 재료는 단일 금속층(67)을 포함하며, 이는 예를 들면 반도체 장치의 상부 레벨을 따라 제공될 수 있다. 금속층(67)은 절연 재료(81) 위에 있는 것으로 도시되지만, 반도체 구조의 임의의 층에 있을 수 있다. 익스텐션 접촉 랜딩 패드 마스크 패드(23)를 갖는 마스크 라인(13)은 예를 들면 마스크 라인(13)에 이용되는 재료(73)에 의존하여 무전해 증착, 선택적 CVD 또는 ALD 프로세스, 또는 에피텍셜 실리콘 또는 폴리실리콘 성장을 포함하는 도 7, 8 및 9a를 참조로 상술한 동일한 성장 기술을 이용하여 형성된다. 도 10a 및 10b를 참조로 상술한 동일한 기술을 이용하여 도 11c에 도시된 전기적 접촉 랜딩 패드(25)에 전기적 연결이 수행될 수 있다.
도 12a 내지 도 12c는 각이 있는 단부(22)에서 성장된 익스텐션 접촉 랜딩 패드 마스크(23)를 갖는 마스크 라인(13)이 워드라인용으로 이용될 하부 재료 스택으로 에칭되도록 이용되는 또 다른 실시예를 도시한다. 이 실시예는 마스크 재료(73)의 라인들이 캡슐화 절연 재료(51)로 덮이지 않는다는 점에서 도 9a 내지 도 9c에 도시된 실시예와는 상이하다. 여기서, 커팅 마스크(43)를 형성하는 포토레지스트 재료(33)는 라인(13)의 재료(73) 위에 직접 도포되고, 마스크 라인(13)이 절단된 이후에도 제거되지 않는다. 결과적으로, 커팅 마스크(43)는 익스텐션 접촉 랜딩 패드 마스크(23)의 성장 동안 캡슐화 성장-한정 재료로서 동작하여, 마스크 라인(13)의 노출된 단부(22)에서만 성장이 발생한다. 순차적인 선택적 증착 및 접촉 랜딩 패드 성장 단계에 대하여 재료(73)의 노출된 표면의 량을 조절하기 위하여 포토레지스트 재료(33)에 선택적인 트림 또는 에치 백이 적용될 수 있다. 도 7, 8 및 9a에서의 실시예로 도시된 것처럼, 접촉 랜딩 패드 마스크(23)는 마스크(73)용으로 이용된 재료에 의존하여, 예를 들면, 무전해 증착, 선택적 CVD 또는 ALD 프로세스, 또는 에피텍셜 실리콘 또는 폴리실리콘 성장을 포함하는 임의의 선택적 증착 기술을 이용하여 성장될 수 있다. 도 10a 및 도 10b를 참조로 상술한 동일한 기술을 이용하여 도 12c에 도시된 전기적 접촉 랜딩 패드(25)에 연결이 수행될 수 있다.
다른 실시예에서, 익스텐션 패드 마스크(85)를 갖는 BCP 실린더가 마스크 라인(13) 및 접촉 랜딩 패드 마스크(23) 모두를 패턴하는데 이용된다. 도 13은 매트릭스 위상 재료(82)(예를 들면, PMMA 포함)내에 형성된 BCP 실린더(80)(예를 들면, PS 포함)를 갖는 자가 조립된 BCP 재료에 의해 덮인 마스크 재료(73)를 도시한다. BCP 실린더는 20nm 미만의 하프-피치로 형성될 수 있다. 매트릭스 위상 재료(82)는 BCP 실린더(80)의 연장 방향에 횡단하여 일정 각도로 광에 선택적으로 노출되고, 각이 있는 마스크를 형성하기 위하여 적절한 디벨로퍼내에 위치한다. 매트릭스 위상 재료(82)로 형성된 마스크는 다음으로 BCP 실린더(80)내의 각이 있는 단부(22)를 절단하기 위한 커팅 마스크로서 이용된다. 다르게는, BCP 실린더(80) 및 매트릭스 위상 재료(82)를 일정 각도로 절단하기 위하여(또는, 매트릭스 위상 재료(82)가 마스크 및 절단 이전에 제거되는 경우에는 BCP 실린더(80)만을 일정 각도로 절단하기 위하여), BCP 재료 위의 종래 기술의 포토레지스트 재료(33)를 커팅 마스크(43)로서 이용하여 마스크 및 절단이 수행될 수 있다. 매트릭스 위상 재료(82)에 선택적 트림 또는 에치-백이 적용될 수 있다. BCP 실린더는 패턴 전사 특성을 증강하고 선택적 증착을 위한 시드 재료를 제공하기 위하여 Pt, W과 같은 금속 또는 다른 유사 금속으로 스테인될 수 있다. 익스텐션 마스크 패드(85)(이는 하부 재료내의 접촉 랜딩 패드 마스크(23)를 패턴하는데 이용됨)를 형성하기 위하여, BCP 실린더(80)의 노출된 각이 있는 단부(22)에서의 스테인된 Pt, W와 같은 또는 다른 유사 금속과 같은 재료가 성장을 위한 시드로서의 역할을 한다. 이 시드 상의 재료의 선택적 증착은 무전해 도금 또는 선택적 CVD 또는 ALD 프로세스와 같은 프로세스를 이용하여 수행될 수 있다. 이 실시예에서, 매트릭스 위상 재료(82) 또는 커팅 마스크(43)는 익스텐션 마스크 패드(85)의 핵형성 및 성장을 각이 있는 단부(22)에 국한시킨다. 익스텐션 마스크 패드(85)는 등방성(도시됨) 또는 이방성으로 성장될 수 있다.
일단 익스텐션 마스크 패드(85)가 형성되면, 매트릭스 위상 재료(82)는 당해 분야에서 공지된 적절한 에칭 또는 디벨로핑(developing) 기술을 통해 제거된다. 익스텐션 마스크 패드(85)를 갖는 나머지 BCP 실린더(80)는 블랭킷 증착된 하부 하드 마스크 재료(73)를 에칭하기 위한 마스크로서 이용될 수 있다. 도 14는 이러한 재료(73)의 에칭에 의해 형성되는 부착된 접촉 랜딩 패드 마스크(23)를 갖는 마스크 라인(13)을 도시한다. 재료(41, 37, 35 및 31)를 포함하는 나머지 하부 재료는 도 9b 및 9c를 참조로 전술한 프로세스를 이용한 마스크 라인(13) 및 접촉 랜딩 패드 마스크(23)를 이용하여 에칭될 수 있다. 최종 접촉 랜딩 패드로의 전기적 연결은 도 10a 및 10b를 참조로 전술한 프로세스를 이용하여 형성될 수 있다.
다른 실시예에서, 라인 익스텐션 형성 전기 접촉 랜딩 패드(25)가 도전 라인(50) 상에 직접 성장될 수 있다. 도 15는 워드라인과 같은 도전 라인(50)의 예의 투시도를 도시한다. 예로서, 이러한 도전 라인(50)은 게이트 산화물(31) 및 반도체 기판(11) 위에 산화물 상부 재료(41), 금속 실리사이드(37), 및 폴리실리콘(35)을 가지는 것으로 형성된다. 게이트 산화물(31)은 도전 라인 패턴으로 에칭되지 않아서, 후에 형성된 접촉 랜딩 패드(25)는 반도체 기판(11)으로부터 전기적으로 절연될 것이다. 산화물과 같은 절연 재료(51)는 재료 스택(35, 37, 41)을 캡슐화한다. 도전 라인(50)이 현재의 이중 패터닝 및 스페이서 피치 더블링 기술을 이용하여 패턴화되는 경우, 라인의 하프 피치는 약 45nm와 약 20nm 사이가 될 것이다. 자가 조립된 BCP 마스크 및 에치 기술을 이용하여, 패턴화된 도전 라인(50)의 하프 피치는 약 20nm 부터 및 그 미만일 것이다.
도 15의 도전 라인(50)은 일정 각도로, 즉 도전 라인(50)을 절단하고 각이 있는 단부(22)를 형성하기 위하여 도 4a 내지 6b에 도시된 각이 있는 커팅 마스크 기술을 이용하여 각이 있는 단부(22)를 형성하기 위하여 선형으로 연장하는 방향에 대한 5도와 30도 사이의 각도로, 절단되었다. 도 15에서, 캡슐화 절연 재료(51)에 대해 트림 또는 에치-백이 수행되어, 재료(31, 35, 37 및 41)의 노출된 표면으로부터 재료(51)를 제거한다. 순차적인 전기적 접촉 랜딩 패드(25) 성장 단계에 대해 노출된 표면의 양을 조절하기 위하여 트림 또는 에치-백이 수행되거나 되지 않을 수 있다. 도 15에 도시된 도전 라인(50)은 도전 라인 구성의 일 예이나, 여기에 기재된 기술은 다른 구성을 가지고 다른 도전 재료 예를 들면, 금속 라인을 갖는 도전 라인에 적용될 수 있다.
도 16은 트림 또는 에치 백 없이 각이 있는 단부(22)를 갖는 병렬 도전 라인을 갖는 실시예로부터의 전기적 접촉 랜딩 패드(25)의 등방성 성장을 도시한다. 이 실시예에서, 도 15와 유사하게, 캡슐화 절연 재료(51)가 도전 라인(50) 위에 형성된다. 각이 있는 단부(22)에서 노출된 도전 라인(50)의 노출된 단부에서 전기적 접촉 랜딩 패드(25)를 등방성으로 성장시키기 위한 시드로서 예를 들면 폴리실리콘(35) 및/또는 금속 실리사이드(37)를 이용하여 익스텐션 전기적 접촉 랜딩 패드(25)가 형성된다. 이러한 시드 상의 도전 재료의 선택적 증착은 무전해 도금 또는 선택적 CVD 또는 ALD와 같은 프로세스를 이용하여 수행될 수 있다. 캡슐화 절연 재료(51)는 핵형성 및 성장을 각이 있는 단부(22)에 국한시킨다. 전기적 접촉 랜딩 패드(25)는 각이 있는 단부(22)에 자기 정렬되고, 그중 후자는 전기적 접촉 랜딩 패드(25) 성장을 위한 시드층을 형성한다. 도 16은 전기적 접촉 랜딩 패드(25)를 등방성 성장으로서 도시하나, 이방성 성장 또한 수행될 수 있다.
도 17a는 상면도를 도시하고, 도 17b는 도 16의 도전 라인과 같은 전기적 접촉 랜딩 패드(25)를 갖는 도전 라인(50)에 전기적 연결을 하는 방법을 횡단면도로 도시한다. 도전 라인(50)은 일정 각도로 절단되고, 전기적 접촉 랜딩 패드(25)는 각이 있는 단부(22)로부터 등방성으로 성장되었다. 종래 기술을 이용하여, 비아(55)가 전기적 접촉 랜딩 패드(25) 위의 절연 재료(71)를 통해 형성된다. 연결 금속 재료(45)가 절연층 및 비아(55) 위에 증착되어, 전기적 접촉 랜딩 패드(25)에 연결을 형성한다.
도 18은 도 15의 구조를 갖는 도전 라인(50)을 가지며, 각이 있는 단부(22)를 가지며, 이방성으로 성장한 전기적 접촉 랜딩 패드(25)를 보이는 다른 실시예의 투시도를 도시한다. 이 실시예에서, 도 16의 것과 유사하게, 캡슐화 절연 재료(51)가 도전 라인(50) 위에 형성되고, 각이 있는 단부(22)에서 에치 백은 적용되지 않는다. 익스텐션 전기적 접촉 랜딩 패드(25)는 폴리실리콘(35) 및/또는 금속 실리사이드(37) 재료에 대한 무전해 증착 또는 선택적 CVD 또는 ALD를 포함하는 도 16을 참조로 전술한 것과 동일한 성장 기술을 이용하여 형성된다. 도 17a 및 17b를 참조로 전술한 동일한 기술을 이용하여 도 18에 도시된 전기적 접촉 랜딩 패드(25)에 전기적으로 연결될 수 있다.
도 19는 각이 있는 단부(22)와 이방성 성장 전기적 접촉 랜딩 패드(25)를 갖는 도전 라인(50)을 갖는 다른 실시예를 도시한다. 도 19의 실시예는 도전 라인(50)이 절연 재료(51)에 의해 캡슐화된 단일 금속층(67)을 포함한다는 점에서 도 18의 실시예와는 상이하다. 도 18 실시예에서와 같이, 익스텐션 전기적 접촉 랜딩 패드(25)는 각이 있는 단부(22)에서 노출된 재료, 여기서는 금속층(67), 를 도전 라인(50)의 노출된 단부에서의 전기적 접촉 랜딩 패드(25)를 이방성으로 성장시키기 위한 시드로서 이용함으로써 형성된다. 이 시드에 대한 재료의 선택적 증착이 무전해 도금, 또는 선택적 CVD 또는 ALD 프로세스와 같은 프로세스를 이용하여 수행될 수 있다. 도 19는 도 18과 유사하게 이방성 성장으로서의 전기적 접촉 랜딩 패드(25)를 도시한다. 도 17a 및 도 17b를 참조로 전술한 프로세스를 이용하여 전기적 접촉 랜딩 패드(25)에 대해 연결이 될 수 있다.
도 20은 이방성으로 성장한 전기적 접촉 랜딩 패드(25)를 갖는 각이 있는 단부(22)를 갖는 도전 라인(50)을 갖는 다른 실시예의 투시도를 도시한다. 도 20의 실시예는 도전 라인(50)이 각 절연 재료(51)에 의해 개별적으로 덮이지 않는다는 점에서 도 15 내지 18의 실시예와는 상이하다. 이 실시예에서, 커팅 마스크(43)를 형성하는 포토레지스트 재료(33)는 도전 라인(50)이 절단된 이후에 제거되지 않고, 커팅 마스크(43)는 전기적 접촉 랜딩 패드(25)의 성장 동안 캡슐화 성장-한정 재료의 역할을 하여, 성장은 도전 라인(50)의 노출된 단부(22)에서만 발생한다. 다른 실시예에서처럼, 도전 라인(50)의 각이 있는 단부(22)에서 포토레지스트 재료(33) 상에 에치 백이 수행되거나 수행되지 않을 수 있다. 익스텐션 전기적 접촉 랜딩 패드(25)는 도 16을 참조로 전술한 것과 동일한 예를 들면, 폴리실리콘(35) 및/또는 금속 실리사이드(37)에 대한 무전해 증착 또는 선택적 CVD 또는 ALD를 포함하는 성장 기술을 이용하여 형성된다. 도 17a 및 17b를 참조로 전술한 프로세스를 이용하여 전기적 접촉 랜딩 패드(25)에 대해 연결이 수행될 수 있다.
도 21은 익스텐션 접촉 랜딩 패드(25)를 갖는 도전 라인(50)을 형성하는 금속화된 BCP 실린더(80)를 갖는 실시예를 도시한다. 매트릭스 위상 재료(82)(예를 들면, PMMA 포함)내에 형성된 BCP 실린더(80)를 갖는 자가 조립된 BCP 재료가 게이트 산화물 재료(31) 위에 형성된다. 매트릭스 위상 재료(82)는 BCP 실린더(80)의 연장 방향을 횡단하여 일정 각도로 광에 선택적으로 노출되고, 적절한 디벨로퍼내에 위치하여 각이 있는 마스크를 형성한다. 매트릭스 위상 재료(82)로 형성된 마스크가 다음으로 BCP 실린더(80)내의 각이 있는 단부(22)를 절단하기 위한 커팅 마스크(43)로서 이용된다. 다르게는, BCP 실린더(80) 및 매트릭스 위상 재료(82)를 일정 각도로 절단하기 위하여(또는, 매트릭스 위상 재료(82)가 마스크 및 절단 이전에 제거되는 경우에는 BCP 실린더(80)만을 일정 각도로 절단하기 위하여) BCP 재료 위의 종래 기술의 포토레지스트 재료(33)를 커팅 마스크(43)로서 이용하여 마스크 및 절단이 수행될 수 있다. 매트릭스 위상 재료(82)(또는 커팅 마스크(43))에 선택적 트림 또는 에치-백이 적용될 수 있어, 재료(82)를 BCP 실린더(80)의 노출된 각이 있는 단부(22)로부터 멀어지도록 한다. BCP 실린더는 도전 라인으로서 기능화하고 선택적 증착을 위한 시드 재료를 제공하기 위하여 Pt, W과 같은 금속 또는 다른 유사 금속으로 스테인될 수 있다. 익스텐션 전기적 접촉 랜딩 패드(25)를 형성하기 위하여, BCP 실린더(80)의 노출된 각이 있는 단부(22)에 스테인된 Pt, W 또는 다른 유사 금속과 같은 재료가 성장을 위한 시드로서의 역할을 한다. 이 시드 상의 재료의 선택적 증착은 무전해 도금 또는 선택적 CVD 또는 ALD 프로세스와 같은 프로세스를 이용하여 수행될 수 있다. 이 실시예에서, 매트릭스 위상 재료(82)는 전기적 접촉 랜딩 패드(85)의 핵형성 및 성장을 각이 있는 단부(22)에 국한시킨다. 접촉 랜딩 패드(25)는 등방성(도시됨) 또는 이방성으로 성장될 수 있다.
상술한 설명 및 도면은 상술한 특징 및 이점을 달성하는 특정 실시예를 개략화한 것으로만 이해된다. 특정 조건 및 재료에 대해 개조 및 대체가 가능하다. 따라서, 실시예들은 전술한 설명 및 도면에 의해 제한되는 것으로 이해되어서는 안되고, 단지 첨부된 청구 범위의 범위에 의해서만 제한된다.

Claims (40)

  1. 지지 구조체 상에 집적 회로 구조체를 제조하는 방법에 있어서,
    적어도 하나의 재료의 복수개의 선형 연장 라인을 형성하는 단계;
    각각의 재료 라인에 각각의 각이 있는 단부면을 형성하기 위하여 상기 재료 라인을 선형 연장 방향에 대해 일정 각도로 절단하는 단계 - 상기 각각의 각이 있는 단부면은 상기 선형 연장 방향으로 이격됨 - ; 및
    각각의 각이 있는 단부면의 각각에 상기 재료 라인의 각각의 익스텐션(extension)을 각각 형성하는 단계
    를 포함하는, 방법.
  2. 청구항 1에 있어서, 상기 재료 라인은 병렬 재료 라인인, 방법.
  3. 청구항 2에 있어서, 상기 각이 있는 단부면은 상기 병렬 재료 라인의 각이 있는 단부면을 동시에 형성하기 위하여 마스크 및 에칭 프로세스를 이용하여 절단되는, 방법.
  4. 청구항 2에 있어서, 상기 각도는 상기 선형 연장 방향에 대해 5도와 30도 사이인, 방법.
  5. 청구항 2에 있어서, 상기 병렬 재료 라인은 45nm 이하의 하프 피치를 가지는, 방법.
  6. 청구항 2에 있어서, 상기 병렬 재료 라인은 20nm 이하의 하프 피치를 가지는, 방법.
  7. 청구항 2에 있어서, 상기 병렬 재료 라인은 자가-조립 블럭 공중합체 마스크를 이용하여 형성되는, 방법.
  8. 청구항 2에 있어서, 상기 병렬 재료 라인을 절단하기 이전에 캡슐화 절연 재료로 상기 병렬 재료 라인을 덮는 단계를 더 포함하는, 방법.
  9. 청구항 1에 있어서, 상기 익스텐션은 상기 각각의 각이 있는 단부면에서의 패드 재료의 선택적 증착을 통해 성장되는, 방법.
  10. 청구항 1에 있어서, 각각의 전기적 접촉 랜딩 패드 영역을 갖는 도전 라인을 형성하기 위하여 상기 재료 라인 및 각각의 익스텐션을 에칭 마스크로서 이용하여 상기 재료 라인 및 각각의 익스텐션 아래에 제공되는 도전 재료를 에칭하는 단계를 더 포함하는, 방법.
  11. 청구항 10에 있어서, 상기 적어도 하나의 재료는 포토레지스트, 블록 공중합체, 실리콘, 폴리실리콘 및 금속 중 하나인, 방법.
  12. 청구항 1에 있어서, 상기 적어도 하나의 재료는 처리된 블록 공중합체이고,
    마스크 패턴을 형성하기 위하여 상기 재료 라인 및 각각의 익스텐션을 에칭 마스크로서 이용하여 상기 재료 라인 및 각각의 익스텐션 아래에 제공된 마스크 재료를 에칭하는 단계; 및
    각각의 전기적 접촉 랜딩 패드를 갖는 도전 라인을 형성하기 위하여 상기 마스크 패턴을 제2 에칭 마스크로서 이용하여 상기 마스크 패턴 아래에 제공되는 도전 재료를 에칭하는 단계를 더 포함하는, 방법.
  13. 청구항 1에 있어서, 상기 적어도 하나의 재료는 적어도 하나의 도전 재료를 포함하며, 상기 익스텐션은 전기적으로 도전 접촉 랜딩 패드인, 방법.
  14. 청구항 13에 있어서, 상기 도전 재료는 금속, 금속 실리사이드, 및 폴리실리콘 중 적어도 하나를 포함하는, 방법.
  15. 청구항 13에 있어서, 상기 각이 있는 단부면에서 노출된 도전 재료는 상기 각이 있는 단부에서 도전 재료의 선택적 증착을 통해 상기 전기적으로 도전 접촉 랜딩 패드를 성장시키기 위한 시드로서 이용되는, 방법.
  16. 집적 회로 구조체를 제조하는 방법으로서, 상기 방법은:
    복수의 병렬 이격 선형 연장 재료 라인을 형성하는 단계;
    병렬 재료 라인 각각에 각각의 각이 있는 단부면을 형성하기 위하여 상기 재료 라인의 연장 방향에 대해 일정 각도로 상기 재료 라인을 에칭하는 단계 - 상기 각각의 각이 있는 단부면은 선형 연장 방향으로 이격됨 - ;
    상기 각이 있는 단부면 각각과 접촉하는 각각의 접촉 랜딩 패드 마스크를 형성하는 단계; 및
    각각의 도전 접촉 랜딩 패드 영역을 갖는 45nm 이하의 하프 피치를 갖는 복수개의 도전 라인을 형성하기 위하여 상기 재료 라인 및 접촉 랜딩 패드 마스크 아래의 도전 재료를 에칭하도록 상기 재료 라인 및 상기 접촉 랜딩 패드 마스크를 에칭 마스크로서 이용하는 단계
    를 포함하는, 방법.
  17. 청구항 16에 있어서, 상기 재료 라인을 에칭하기 이전에 캡슐화 절연 재료로 상기 재료 라인을 덮는 단계를 더 포함하는, 방법.
  18. 청구항 16에 있어서, 상기 각이 있는 단부면은 재료 라인의 각이 있는 단부면을 동시에 형성하기 위하여 마스크 및 에칭 프로세스를 이용하여 절단되는, 방법.
  19. 청구항 16에 있어서, 상기 각도는 선형 연장 방향에 대해 5도와 30도 사이인, 방법.
  20. 청구항 16에 있어서, 상기 도전 라인은 20nm 이하의 하프 피치를 갖는, 방법.
  21. 청구항 16에 있어서, 상기 재료 라인은 처리된 포토레지스트, 처리된 블록 공중합체, 실리콘, 폴리실리콘, 및 금속 중 하나를 포함하는, 방법.
  22. 청구항 16에 있어서, 성장은 상기 각이 있는 단부면에서의 재료 라인의 적어도 일부분을 시드로서 이용하고, 익스텐션 재료의 선택적 증착을 통해 상기 시드로부터 상기 접촉 랜딩 패드 마스크를 성장시키는 것을 포함하는, 방법.
  23. 청구항 22에 있어서, 상기 선택적 증착은 화학적 기상 증착, 원자층 증착, 무전해 도금 또는 에피텍셜 성장 중 하나를 포함하는, 방법.
  24. 청구항 16에 있어서, 상기 전기적 접촉 랜딩 패드 영역은 각각의 도전 라인에 전기적 연결을 위한 영역을 형성하지만, 각각의 전기적 접촉 랜딩 패드 간에 전기적 절연을 제공하도록 이격된, 방법.
  25. 집적 회로 구조체를 제조하기 위한 방법으로서, 상기 방법은:
    복수개의 병렬 이격의 선형 연장 도전 라인을 형성하는 단계;
    상기 도전 라인 각각에 각각의 각이 있는 단부면을 형성하기 위하여 상기 도전 라인의 연장 방향에 대해 일정 각도로 상기 도전 라인을 에칭하는 단계 - 상기 각이 있는 단부면은 선형 연장 방향으로 이격됨 - ; 및
    상기 각각의 각이 있는 단부면의 각각과 접촉하는 각각의 전기적 접촉 랜딩 패드를 형성하는 단계
    를 포함하는, 방법.
  26. 청구항 25에 있어서, 상기 도전 라인을 에칭하기 이전에 캡슐화 절연 재료로 상기 도전 라인을 덮는 단계를 더 포함하는, 방법.
  27. 청구항 25에 있어서, 상기 각이 있는 단부면은 상기 도전 라인의 각이 있는 단부면을 동시에 형성하기 위하여 마스크 및 에칭 프로세스를 이용하여 절단되는, 방법.
  28. 청구항 25에 있어서, 상기 각도는 상기 선형 연장 방향에 대해 5도와 30도 사이인, 방법.
  29. 청구항 25에 있어서, 상기 도전 라인은 20nm 이하의 하프 피치를 갖는, 방법.
  30. 청구항 25에 있어서, 상기 도전 라인의 적어도 하나의 층은 금속, 금속 실리사이드, 및 폴리실리콘 중 하나를 포함하는, 방법.
  31. 청구항 25에 있어서, 상기 전기적 접촉 랜딩 패드는 각이 있는 단부면에서의 도전 라인의 적어도 일부를 시드로서 이용하고, 도전 재료의 선택적 증착을 통해 상기 시드로부터 전기적 접촉 랜딩 패드를 성장시킴에 의해 형성되는, 방법.
  32. 청구항 31에 있어서, 상기 선택적 증착은 화학 기상 증착, 원자층 증착 또는 무전해 도금 중 하나인, 방법.
  33. 청구항 25에 있어서, 상기 전기적 접촉 랜딩 패드는 각각의 라인에 대한 전기적 연결을 위한 영역을 형성하지만, 각각의 전기적 접촉 랜딩 패드 간에 전기적 절연을 제공하도록 이격된, 방법.
  34. 집적 회로로서,
    상기 집적 회로의 일부로서 형성된 복수개의 병렬 선형 연장 전기적 도전 라인 - 상기 도전 라인 각각은 상기 라인의 선형 연장 방향을 따라 상이한 위치에서 각이 있는 단부면을 가짐 - ; 및
    각이 있는 단부면 각각과 전기적 접촉으로 형성된 각각의 접촉 랜딩 패드
    를 포함하는, 집적 회로.
  35. 청구항 34에 있어서, 상기 도전 라인은 45nm 미만의 하프-피치를 갖는, 집적 회로.
  36. 청구항 35에 있어서, 상기 도전 라인은 20nm 미만의 하프-피치를 갖는, 집적 회로.
  37. 청구항 34에 있어서, 상기 각이 있는 단부면은 선형 연장 방향에 대해 5도와 30도 사이의 각도에 있는, 집적 회로.
  38. 청구항 34에 있어서, 상기 도전 라인은 폴리-실리콘 재료 및 금속 실리사이드 재료를 포함하는, 집적 회로.
  39. 청구항 34에 있어서, 상기 도전 라인은 금속 재료를 포함하는, 집적 회로.
  40. 청구항 34에 있어서, 상기 도전 라인은 메모리 장치의 워드라인 및 비트라인 중 적어도 하나를 형성하는, 집적 회로.
KR1020117030490A 2009-05-20 2010-05-14 이격된 도전 라인에 대한 전기적 연결을 제공하는 방법 KR101312758B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/469,495 2009-05-20
US12/469,495 US8043964B2 (en) 2009-05-20 2009-05-20 Method for providing electrical connections to spaced conductive lines
PCT/US2010/034831 WO2010135168A2 (en) 2009-05-20 2010-05-14 Method for providing electrical connections to spaced conductive lines

Publications (2)

Publication Number Publication Date
KR20120024805A KR20120024805A (ko) 2012-03-14
KR101312758B1 true KR101312758B1 (ko) 2013-09-27

Family

ID=43034611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117030490A KR101312758B1 (ko) 2009-05-20 2010-05-14 이격된 도전 라인에 대한 전기적 연결을 제공하는 방법

Country Status (8)

Country Link
US (6) US8043964B2 (ko)
EP (1) EP2425449B1 (ko)
JP (1) JP5467471B2 (ko)
KR (1) KR101312758B1 (ko)
CN (1) CN102428554B (ko)
SG (1) SG175984A1 (ko)
TW (1) TWI415225B (ko)
WO (1) WO2010135168A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247904B2 (en) * 2009-08-13 2012-08-21 International Business Machines Corporation Interconnection between sublithographic-pitched structures and lithographic-pitched structures
US9589343B2 (en) 2012-09-27 2017-03-07 Hitachi High-Technologies Corporation Pattern measurement device, evaluation method of polymer compounds used in self-assembly lithography, and computer program
US9053255B2 (en) * 2012-10-12 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of generating masks for making integrated circuit
TWI494537B (zh) * 2013-01-23 2015-08-01 Hitachi High Tech Corp A pattern measuring method, a device condition setting method of a charged particle beam device, and a charged particle beam device
US9831062B2 (en) 2013-01-23 2017-11-28 Hitachi High-Technologies Corporation Method for pattern measurement, method for setting device parameters of charged particle radiation device, and charged particle radiation device
US9136168B2 (en) * 2013-06-28 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive line patterning
CN105097775B (zh) * 2015-04-20 2017-12-29 江苏时代全芯存储科技有限公司 记忆体结构与其制备方法
US9559086B2 (en) 2015-05-29 2017-01-31 Micron Technology, Inc. Semiconductor device with modified current distribution
US9911693B2 (en) * 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
US9735157B1 (en) 2016-03-18 2017-08-15 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US10818505B2 (en) * 2018-08-15 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned double patterning process and semiconductor structure formed using thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090032959A1 (en) * 2007-07-31 2009-02-05 International Business Machines Corporation Electrical fuses and resistors having sublithographic dimensions

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3881244A (en) * 1972-06-02 1975-05-06 Texas Instruments Inc Method of making a solid state inductor
US5243208A (en) * 1987-05-27 1993-09-07 Hitachi, Ltd. Semiconductor integrated circuit device having a gate array with a ram and by-pass signal lines which interconnect a logic section and I/O unit circuit of the gate array
US5336921A (en) * 1992-01-27 1994-08-09 Motorola, Inc. Vertical trench inductor
US5378649A (en) 1994-04-08 1995-01-03 United Microelectronics Corporation Process for producing non-volatile memory devices having closely spaced buried bit lines and non-overlapping code implant areas
JPH10116829A (ja) * 1996-10-08 1998-05-06 Oki Electric Ind Co Ltd 半導体装置における多層配線
JP2000019709A (ja) * 1998-07-03 2000-01-21 Hitachi Ltd 半導体装置及びパターン形成方法
US6614093B2 (en) * 2001-12-11 2003-09-02 Lsi Logic Corporation Integrated inductor in semiconductor manufacturing
US7413833B2 (en) 2004-05-14 2008-08-19 Infineon Technologies Ag Single exposure of mask levels having a lines and spaces array using alternating phase-shift mask
KR100718216B1 (ko) * 2004-12-13 2007-05-15 가부시끼가이샤 도시바 반도체 장치, 패턴 레이아웃 작성 방법, 노광 마스크
JP2006173186A (ja) * 2004-12-13 2006-06-29 Toshiba Corp 半導体装置、パターンレイアウト作成方法および露光マスク
JP4936659B2 (ja) * 2004-12-27 2012-05-23 株式会社東芝 半導体装置の製造方法
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
JP2006310707A (ja) * 2005-05-02 2006-11-09 Toshiba Corp パターン形成方法
US20070045698A1 (en) 2005-08-31 2007-03-01 International Business Machines Corporation Semiconductor structures with body contacts and fabrication methods thereof
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
WO2009031052A2 (en) 2007-03-29 2009-03-12 Innovative Silicon S.A. Zero-capacitor (floating body) random access memory circuits with polycide word lines and manufacturing methods therefor
US20090045061A1 (en) 2007-06-20 2009-02-19 New Jersey Institute Of Technology Nanotube Devices and Vertical Field Effect Transistors
JP2009042660A (ja) * 2007-08-10 2009-02-26 Renesas Technology Corp 半導体装置、フォトマスク、半導体装置の製造方法およびパターンレイアウト方法
US8735258B2 (en) * 2012-01-05 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit resistor fabrication with dummy gate removal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090032959A1 (en) * 2007-07-31 2009-02-05 International Business Machines Corporation Electrical fuses and resistors having sublithographic dimensions

Also Published As

Publication number Publication date
CN102428554B (zh) 2015-04-15
CN102428554A (zh) 2012-04-25
EP2425449A2 (en) 2012-03-07
WO2010135168A2 (en) 2010-11-25
US9224742B2 (en) 2015-12-29
TW201106448A (en) 2011-02-16
US8383504B2 (en) 2013-02-26
KR20120024805A (ko) 2012-03-14
US20130210230A1 (en) 2013-08-15
US20140225264A1 (en) 2014-08-14
WO2010135168A3 (en) 2011-01-20
US8629051B2 (en) 2014-01-14
JP2012527773A (ja) 2012-11-08
US8043964B2 (en) 2011-10-25
SG175984A1 (en) 2011-12-29
JP5467471B2 (ja) 2014-04-09
EP2425449B1 (en) 2020-02-26
US20120009784A1 (en) 2012-01-12
US20140094026A1 (en) 2014-04-03
US20150171090A1 (en) 2015-06-18
US20100295183A1 (en) 2010-11-25
TWI415225B (zh) 2013-11-11
US8735285B2 (en) 2014-05-27
US8987906B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
KR101312758B1 (ko) 이격된 도전 라인에 대한 전기적 연결을 제공하는 방법
CN101952958B (zh) 包括鳍式晶体管的系统及装置以及其使用、制作及操作方法
TWI305669B (en) Method for making a raised vertical channel transistor device
KR101213861B1 (ko) 나노와이어 마스크를 이용한 리소그래피 공정, 및 이 공정을 이용하여 제조되는 나노스케일 디바이스
CN109964311B (zh) 用于导电通孔制造的基于导电帽的方法及由此得到的结构
DE112017005474T5 (de) Vertikal-transport-fet-einheiten unter verwendung einer selektiven epitaxie bei niedriger temperatur
US20180047575A1 (en) Self-aligned single dummy fin cut with tight pitch
KR100820174B1 (ko) 수직구조의 탄소나노튜브를 이용한 전자소자 및 그제조방법
TWI336101B (en) Semiconductor device with a bulb-type recess gate and method for manufacturing the same
CN107968054A (zh) 半导体结构的形成方法
US20120056278A1 (en) Method for Manufacturing Contacts for a Semiconductor Device, and Semiconductor Device Having Such Contacts
DE112018007152T5 (de) Ätzstoppschicht-basierte methoden zur herstellung leitfähigerdurchkontaktierungen und daraus resultierende strukturen
TWI711120B (zh) 非平面半導體元件、積體電路、鰭式場效應電晶體陣列
KR100870289B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
JP2004363284A (ja) 半導体装置の製造方法
CN113725223B (zh) 半导体工艺以及半导体结构
KR20090061162A (ko) 반도체 소자의 제조 방법
TWI723302B (zh) 半導體結構與其形成方法
KR100486755B1 (ko) 반도체 메모리장치의 미세배선 형성방법
TW440919B (en) The pattern transfer for polysilicon
CN112447528A (zh) 集成电路的制作方法
KR20030055689A (ko) 반도체소자의 실리사이드막 제조방법
KR20100007032A (ko) 실리사이드 형성방법
KR20110079308A (ko) 플래시 메모리소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 6