JP5467471B2 - 離間された導電配線に電気的接続を提供する方法 - Google Patents

離間された導電配線に電気的接続を提供する方法 Download PDF

Info

Publication number
JP5467471B2
JP5467471B2 JP2012511906A JP2012511906A JP5467471B2 JP 5467471 B2 JP5467471 B2 JP 5467471B2 JP 2012511906 A JP2012511906 A JP 2012511906A JP 2012511906 A JP2012511906 A JP 2012511906A JP 5467471 B2 JP5467471 B2 JP 5467471B2
Authority
JP
Japan
Prior art keywords
conductive
mask
landing pad
contact landing
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012511906A
Other languages
English (en)
Other versions
JP2012527773A (ja
Inventor
エス． サンデュ，ガーテ
イー． シルス，スコット
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2012527773A publication Critical patent/JP2012527773A/ja
Application granted granted Critical
Publication of JP5467471B2 publication Critical patent/JP5467471B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06137—Square or rectangular array with specially adapted redistribution layers [RDL]
    • H01L2224/06138—Square or rectangular array with specially adapted redistribution layers [RDL] being disposed in a single wiring level, i.e. planar layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

ここに開示される実施形態は、一般に集積回路の製造に関し、より詳細には、集積回路において、例えば離間された平行配線等の離間された導電配線に電気的接続を提供することに関する。
導電配線は、集積回路の多くの共通構成要素を形成する。ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）回路は、例えば、ワード線及びビット線を形成する複数の平行な導電配線を組み込む。容量を増加し、より小型のデバイスを収容するために、これらの回路及び他の回路上の構成要素の密度を高めるように常に圧力がかかっている。フィーチャサイズの継続的な削減は、フィーチャを形成するために用いられる技術により大きな要求を提起する。
フォトリソグラフィは、集積回路のフィーチャのパターニングのために一般的に用いられる技術である。従来のフォトリソグラフィ技術を用いて導電配線を形成するためのフォトリソグラフィ法の一例を図１Ａ〜図１Ｄに示す。図１Ａは、半導体基板又は絶縁材料基板等の基板１１を示す。半導体基板１１上にワード線を形成するために、ゲート酸化材料３１、ポリシリコン材料３５、金属シリサイド材料３７、及び酸化物上部材料４１を含む材料が、半導体基板１１上に連続的に堆積される。堆積された材料の最後のセットは、フォトレジスト反射防止コーティング及びハードマスク材料を含み得るフォトパターニングスタックを備える。任意のフォトレジスト材料３３は、ポジ型フォトレジスト材料（ＤＮＱ‐ノボラック等）及びネガ型フォトレジスト材料（ＳＵ‐８等）を含めて、フォトパターニングスタックのために用いてもよい。この例では、フォトレジスト材料３３がマスクを介して（部分６０、６１において）光に露光されて現像されるときに、光に露光されていない領域が溶解されるように、ネガ型フォトレジストが用いられる。
図１Ｂは、材料の未露光部分が除去された後の残留しているフォトレジスト材料３３を示す。残留しているフォトレジスト材料３３は、エッチング工程のためのエッチマスクとして用いられる。エッチング工程では、ゲート酸化膜３１、ポリシリコン３５、金属シリサイド３７、及び、フォトレジスト材料３３によって覆われていない酸化物上部材料４１部分が、例えば、ウェット又はドライケミカルエッチングによって除去される。エッチング後に、残留しているフォトレジスト材料３３は溶解される。図１Ｃは、結果として得られたスタックの横断面図を示す。一度、所望の層がパターン化されると、カプセル化（封入）絶縁材料５１は堆積されエッチングされることができる。酸化物等の任意の適切な絶縁材料５１が用いられてもよい。図１Ｄは、材料上に堆積されるとともに基板１１からエッチングされた絶縁材料５１を示す。カプセル化（封入）は、上部と、その下部にある材料３１、３５、３７、及び４１の両側とを覆う。材料３１、３５、３７、及び４１上にカプセル化絶縁材料５１を形成する他の公知技術も用いられることができる。
導電配線等の緻密な配線フィーチャが、このような公知のフォトリソグラフィ技術を用いていかに近接してパターン化されることができるかについては制限がある。集積回路上の配線フィーチャのサイズは、一般に、それらの「ピッチ」によって、すなわち２つの隣接するフィーチャの同一点間の距離によって、記載される。フィーチャは、一般に、隣接するフィーチャ間の間隔によって画定されるため、ピッチは、配線フィーチャの幅（図１Ｄのｘ）と、その配線フィーチャをそれに隣接する配線フィーチャ（図１Ｄのｙ）から分離する間隔の幅との合計として図示されることができる。「ハーフピッチ」とは、フィーチャの幅ｘ及びフィーチャ間の間隔の幅ｙの合計の半分である。光学系及び光、又は放射線の波長等の要因により、最小ピッチが存在し、それよりも小さなピッチでは、配線フィーチャが従来のフォトリソグラフィ技術を用いて確実には形成されることができない。従来のフォトリソグラフィ技術、図１Ａ〜図１Ｄに示した一例は、約４５ｎｍ程度の小さいハーフピッチを有する平行に離間された導電配線を形成することができる。ダブルパターニング及びスペーサピッチダブリング等のより高度なフォトリソグラフィ技術は、約２０ｎｍ程度の小さいハーフピッチを有する導電配線の形成を可能にする。これらの技術の例は、Ｈａｕａｎｇの米国特許第５，３７８，６４９号（ダブル‐パターニング）、及びＬｏｗｒｅｙらの米国特許第５，３２８，８１０号（スペーサピッチダブリング）に記載されている。
ポリマー自己組織化（ｓｅｌｆ ａｓｓｅｍｂｌｙ）等の最近開発された非リソグラフィ技術は更に、隣接する配線間を更により小さく分離する平行導電配線を形成することも可能にしてきた。例えば、ブロックコポリマー（ＢＣＰ）自己組織化を用いて、２０ｎｍ未満のハーフピッチを有する導電配線が達成可能である。図２Ａ及び図２Ｂは、ＢＣＰ自己組織化技術を用いて形成されたパターンを示す。自己組織化されたパターンを形成する工程は、例えば、ポリスチレン（ＰＳ）及びポリメチルメタクリレート（ＰＭＭＡ）から構成される（ＰＳ−ｂ−ＰＭＭＡと呼ばれる）薄いＢＣＰ膜の堆積を伴う。この後、ＢＣＰのガラス転移温度以上の熱アニールが続く。結果として得られたパターンの品質は、膜厚、アニール時間、及びアニール温度を含む処理条件に依存する。図２Ａは、（例えば、ＰＭＭＡから構成される）マトリックス相材料８２に形成された（例えば、ＰＳから構成される）ＢＣＰシリンダ８０を示す。シリンダは自然には左右対称のパターンに整列していないことに注意されたい。様々な方法が、外部の熱又は電界、せん断応力又は気流、化学的ナノパターニング、又はグラフォエピタキシの使用を含めて、シリンダの方向を制御するために用いることができる。図２Ｂは、表面レリーフが（トレンチ８４の形状で）方向を誘導するために使用されるグラフォエピタキシ技術を用いて形成された、平行な離間コポリマーシリンダ８０を示す。
一旦形成されたＢＣＰシリンダ８０は、フォトレジスト材料が従来のフォトリソグラフィ法で使用される方法と同様に、下部材料のパターニングのための犠牲テンプレートとして使用することができる。これを実現するために、ＰＭＭＡ材料は紫外線への露光及び酢酸現像液等の現像液の液浸によって除去される。残留しているＰＳシリンダはその後、導電性材料又は（より一般的に）ハードマスク等のエッチングの下部材料に対してマスクとして使用することができる。ＢＣＰシリンダ８０は更に、導電配線として機能するように金属化することができる。ＢＣＰシリンダ８０は、例えば、酸性金属塩溶液にシリンダを浸浸させることによって金属化することができる。ＢＣＰの自己組織化技術の更なる情報については、C. T. Black, et al., Polymer Self Assembly in Semiconductor Microelectronics, 51 IBM J. Res. & Dev. 605 (IBM 1997) and J. Chai, et al, Assembly of Aligned Linear Metallic Patterns on Silicon, 2 Nature Nanotechnology 500 (Nature Publishing Group 2007)を参照されたい。
このようなダブルパターニング、スペーサピッチダブリング、及びＢＣＰ自己組織化等の技術が、より間隔の狭い導電配線の製造を可能とするにつれ、隣接する配線間でオーバーラップ又はショートすることなく、特定の配線に電気的接続を行うことがますます困難になる。従来のリソグラフィ技術を用いると、コンタクトランディングパッドとも呼ばれる電気接続パッド部位は、大き過ぎて、近接した導電配線のグループ内で単一の導電配線のみにコンタクト（接続）することができない。現在のリソグラフィ技術は、これらの小さなフィーチャのための接続部位を作るために必要なパターンを印刷する解像度又はアライメント機能を持っていない。このように、また、任意の離間平行導体に電気的接続を行うために用いられ得る、より間隔の狭い導体に電気的接続を行うための技術が必要とされている。
基板上に導電配線を形成する従来のフォトリソグラフィ法を示す。 基板上に導電配線を形成する従来のフォトリソグラフィ法を示す。 基板上に導電配線を形成する従来のフォトリソグラフィ法を示す。 基板上に導電配線を形成する従来のフォトリソグラフィ法を示す。 自己組織化されたブロックコポリマー（ＢＣＰ）のパターンを示す。 自己組織化されたブロックコポリマー（ＢＣＰ）のパターンを示す。 基板上に形成された平行なマスクラインのトップダウンを示す図である。 基板上に形成された平行なマスクラインの断面図を示す。 フォトレジスト材料で覆われた基板上に形成された平行なマスクラインのトップダウンを示す図である。 フォトレジスト材料で覆われた基板上に形成された平行なマスクラインの断面図を示す。 カットマスクによって部分的に覆われた平行なマスクラインのトップダウンを示す図である。 カットマスクによって部分的に覆われた平行なマスクラインの断面図を示す。 カットマスクによって部分的に覆われた平行なマスクラインの断面図を示す。 図５Ａ〜図５Ｂに示したカットマスクを用いて斜線の両端をエッチングした後のマスクラインのトップダウンを示す図である。 図５Ａ〜図５Ｂに示したカットマスクを用いて斜線の両端をエッチングした後のマスクラインの断面図である。 斜面を有する平行なマスクライン及び等方的に成長したコンタクト（接続）ランディングパッドのマスクを有する実施形態のトップダウンを示す図である。 斜面を有する平行なマスクライン及び異方的に成長したコンタクトランディングパッドのマスクを有する実施形態のトップダウンを示す図である。 マスクライン及びコンタクトランディングパッドマスクをエッチマスクとして用いることによって形成された電気的コンタクトランディングパッド領域を備えた平行な導電配線を有する実施形態の斜視図を示す。 マスクライン及びコンタクトランディングパッドマスクをエッチマスクとして用いることによって形成された電気的コンタクトランディングパッド領域を備えた平行な導電配線を有する実施形態の斜視図を示す。 マスクライン及びコンタクトランディングパッドマスクをエッチマスクとして用いることによって形成された電気的コンタクトランディングパッド領域を備えた平行な導電配線を有する実施形態の断面図を示す。 コンタクトランディングパッドに対する電気的接続の形成を示す断面図である。 コンタクトランディングパッドに対する電気的接続の形成を示す断面図である。 単層の導電配線を有する実施形態の斜視図を示す。 単層の導電配線を有する実施形態の斜視図を示す。 単層の導電配線を有する実施形態の断面図を示す。 マスクパッドの成長を制限するために絶縁材料としてカットマスクを用いる実施形態の斜視図を示す。 マスクパッドの成長を制限するために絶縁材料としてカットマスクを用いる実施形態の斜視図を示す。 マスクパッドの成長を制限するために絶縁材料としてカットマスクを用いる実施形態の断面図を示す。 斜面及び等方的に成長したマスクパッドを有する平行なＢＣＰシリンダを有する実施形態の斜視図を示す。 ＢＣＰシリンダ及びそれぞれのマスクパッドが、基本的導電材料をエッチングするエッチマスクとして用いられた後の図１３の実施形態の斜視図を示す。 他の実施形態に従って斜線の両端を切断した後の導電配線例の斜視図を示す。 斜面及び等方的に成長した電気的コンタクトランディングパッドを有する平行な導電配線を有する実施形態の斜視図を示す。 図１６において形成された電気的コンタクトランディングパッドに電気的接続を形成する技術例を示す。 図１６において形成された電気的コンタクトランディングパッドに電気的接続を形成する技術例を示す。 斜面及び異方的に成長した電気的コンタクトランディングパッドを有する平行な導電配線を有する実施形態の斜視図を示す。 斜面及び異方的に成長した電気的コンタクトランディングパッドを有する導電配線を形成する単一の金属層を有する他の実施形態の斜視図を示す。 電気的コンタクトランディングパッドの成長を制限するために、カットマスクを絶縁体として用いる実施形態の斜視図を示す。 斜面及び等方的に成長した電気的コンタクトランディングパッドを有する導電配線を形成する平行なＢＣＰシリンダを有する実施形態の斜視図を示す。
ここに開示される実施形態は、例えば、４５ｎｍ未満の間隔を有する平行な配線等の間隔の狭い導電配線に電気的接続を行うための現行技術の問題に対処し、このような間隔の狭い導電配線に電気的接続を提供する。ここに開示される実施形態は更に、従来のフォトリソグラフィ技術を用いて形成されたものを含む任意の離間された導電配線に電気的接続を行うために用いることができる。
本発明の実施形態は、ここに記載された実施形態例によって限定されるものではなく、変更がそれに対してなされることができることを理解すべきである。ここに開示される実施形態は、離間配線を持つ任意の集積回路に適用されることができ、例えば、それらの間に４５ｎｍ以下の間隔を有する平行な導電配線、より具体的にはそれらの間に２０ｎｍ以下の間隔を有するそのような導電配線等の、間隔の狭い平行な導電配線を含む平行な導電配線に接続するために特に適している。これらの実施形態は、例えばワード線のような間隔の狭いアクセス回線、及び、例えばビット線のようなデータ／ソース線を含む、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）及び他のメモリデバイス等のメモリ技術の応用に、及び、間隔の狭い平行導電線を有する他の集積回路構造の応用に特に適している。
以下の記載では、用語「基板」は、集積回路を製造するために適した任意のサポート物質を指し、一般的には半導体材料であるが必ずしもそうである必要はない。基板は、シリコンベースであってもよく、基礎の半導体基盤によってサポートされるシリコンのエピタキシャル層を含んでもよく、サファイアベース、シリコンオンインシュレータ（ＳＯＩ）、金属、ポリマー、又は集積回路をサポートするのに適した任意の他の材料であってもよい。以下の記載において、半導体基板について参照するとき、前の工程ステップが、基礎半導体又は基盤の中又は上に領域又は接合を形成するために利用されている場合がある。
実施形態例について、類似の参照番号が図面全体を通して類似の特徴に一貫して使用される添付図面を参照してこれから記載する。図３Ａ及び図３Ｂは、例えば、半導体基板１１上に形成された、ゲート酸化膜３１、ポリシリコン３５、金属シリサイド３７、及び酸化物上部材料４１からなるゲートスタック材料９０のような、全面堆積されたゲートスタック材料９０上に形成された、離間した平行なマスクライン１３の平面図及び断面図を示す。マスクライン１３は、ここでは半導体基板１１上のゲートスタック材料９０上に示したが、金属層を含む集積回路の任意の導電材料上に形成することができる。マスクライン１３は、酸化物等のカプセル化（封入）絶縁材料５１によってカプセル化（封入）されたマスク材料７３の層を含む。マスク材７３は、例えば、フォトレジスト、ハードマスク、及び処理されたＢＣＰ材料を含む、エッチマスクとしての使用に適した任意の材料であってもよい。マスクライン１３は、フォトリソグラフィ技術及びＢＣＰ技術、及び、間隔の狭い配線を製造するために用いる他の技術を含めて、任意の現在公知の又は後に開発される技術によって形成することができる。本実施形態では、マスクライン１３は平行に配置され、幅ｘと、それらの間の間隔ｙを有する一延在方向２９に直線的に延びている。現行のダブルパターニング及びスペーサピッチダブリング技術を用いて形成されたマスクライン１３の場合は、マスクラインの幅ｘ及びマスクライン間の間隔ｙの合計は、９０ｎｍ（４５ｎｍのハーフピッチ）及び４０ｎｍ（２０ｎｍのハーフピッチ）の間であってもよい。ＢＣＰ自己組織化技術を使用して、線幅ｘ及びｙの間の間隔の合計が４０ｎｍ（２０ｎｍのハーフピッチ）未満であるマスクラインをパターニングすることができる。
図３Ａ及び図３Ｂから開始して、間隔の狭い導電配線に接続を形成するための一実施形態例についてこれから記載する。図４Ａ及び図４Ｂは、感光性フォトレジスト材料３３で覆われた、図３Ａ及び図３Ｂの構造の平面図及び断面図を示す。ポジ型フォトレジスト材料（ＤＮＱ‐ノボラック等）及びネガ型フォトレジスト材料（ＳＵ‐８等）を含めて、任意の一般的なフォトレジスト材料３３が用いられてもよい。
従来のフォトリソグラフィ技術を用いて、フォトレジスト材料３３は、適切な現像液に暴露される時に、暴露された（あるいは、材料がポジ型フォトレジスト材料であるか又はネガ型フォトレジスト材料であるかどうかに依存する未暴露の）フォトレジスト領域が除去されるように、マスクライン１３にわたって斜めにパターニングされたマスクを通して選択的に放射線に露光される。図５Ａ、図５Ｂ、図５Ｃに示すように、残留しているフォトレジスト材料３３は、角度の付いたプロファイルを提供し、マスクライン１３の露出した材料を除去するために使用できるカットマスク４３を形成する。図５Ａは、マスクラインにわたって、直線的に延在する方向２９に対して例えば約５度と３０度の間の角度に形成されたカットマスク４３を示す。図５Ｂは、フォトレジスト材料３３が除去されているところの断面を示し、図５Ｃは、カットマスク４３を形成しているフォトレジスト材料３３が、マスクライン１３を覆いながら残留しているところの断面を示す。
次に、カットマスク４３で覆われていない領域は、マスクライン１３の露出部分を除去しながら、酸化物上部材４１にまでエッチングされる。残留しているフォトレジスト３３は、その後、除去される。図６Ａ及び図６Ｂは、フォトリソグラフィとエッチング工程が完了した後の平面図及び断面図を示し、カットマスク４３を形成していた、残留していたフォトレジスト材料３３は除去されている。マスクライン１３は、斜端２２を作るために斜め横方向に切断されている。カットマスク４３の角度の付いたプロファイルのために、各マスクライン１３は、ライン１３の延在方向２９に沿って直線的に延びる異なる位置で切断される。図６Ａ及び図６Ｂに示す実施形態では、一例として、マスクライン１３は１５ｎｍの幅を有してもよく、切断が斜端２２で約１０度の角度を形成する。露出された斜端２２の結果として得られた長さは約６８ｎｍであり、マスクライン１３の１５ｎｍ幅よりも明らかに長い表面を提示する。このことは、マスクライン１３が正方形の端を形成するために横方向に切断される場合よりも、後述の電気的コンタクト（接続）ランディングパッドを形成することに使用するマスクの拡張を作るためのより大きな表面積を提供する。更に、マスクライン１３の全体的なレイアウト‐ここでは平行線が延在方向２９に沿って異なるそれぞれの長さで切断されている‐は、マスクの拡張を形成するためのより大きな使用可能領域を提供する。
次に、ここではコンタクト（接続）ランディングパッドマスク２３として示された平行なマスクライン１３の拡張は、図７、図８、及び図９Ａに示すように、平行なマスクライン１３の斜端２２に形成される。コンタクトランディングパッドマスク２３は、マスクライン１３の斜端２２に露出した材料７３をシードとして用いて、各マスクライン１３の露出した斜端の隣にコンタクトランディングパッドマスク２３を成長させることにより形成される。各マスクライン１３の露出した斜端２２における材料７３は、その後にコンタクトランディングパッドマスク２３が成長するための核形成のシードとなるので、パッドマスク２３はラインの端２２にセルフアラインされる。セルフアラインの性質は、フォトリソグラフィのパターニング方法に関連したオーバーレイ及びパターンレジストレーションエラーを回避できる。図７は、コンタクトランディングパッドマスク２３の等方的な成長を示し、図８及び図９Ａは、異方的に成長したコンタクトランディングパッドマスク２３を示す。様々な方法が、マスクライン１３内の材料７３の組成に応じて、マスクライン１３の材料からセルフアラインコンタクトランディングパッドマスク２３を成長させるために用いられることができる。
例えば、マスクライン１３のマスク材料７３は、フォトレジスト材料又は自己組織化ＢＣＰシリンダ等のポリマーであってもよい。本実施例では、選択的な堆積のためのシード材料は、ポリマーと混合されることができ、あるいは、シードの種は、ポリマーの分子構造に含まれることができる。例えば、金属シード材料は、（混合によって）有機金属材料又は（反応させることによって）有機金属基として、ポリマーの構造に組み込まれてもよい。ポリマーマスク１３を形成した後、有機金属は、例えば、熱ベーキング又は非放射性露出を経て、シード材料としてその活性を促進するために、還元（または酸化）されてもされなくてもよい。あるいは、シード材料がポリマーと予めブレンドされていない場合、シード層は、斜端２２に露出したポリマー材料７３と反応して結合するシード材料を官能化することによって、マスクライン１３の斜端２２において選択的に形成されてよい。シード材料は更に、従来の染色技術を用いて、斜端２２において露出したポリマーマスク材料７３上に選択的に形成されてもよい。マスク材料７３がフォトレジストの場合、材料７３は、カットマスク４３のフォトレジスト材料３３が鋳造されている溶媒中でそれらが不溶性になるように処理されてもされなくてもよい。このような処理は、熱架橋、酸触媒架橋、又はダブルパターニングフォトリソグラフィで用いられる他の市販の「凍結」処理が含まれてもよい。
マスク材料がシードポリマー材料であるこれらの実施例では、拡張コンタクトランディングパッドマスク２３は、斜端２２においてシード材料上への材料の選択的堆積によって成長させられている。任意の現在公知の又は後に開発される選択的堆積技術は、シード材料上に材料を堆積させるために使用されることができる。例えば、シード材料が金属材料である場合、その後、選択的化学蒸着（ＣＶＤ）技術は、タングステン（Ｗ）又はチタン（Ｔｉ）等の材料を堆積するために用いられることができ、又は、原子層堆積（ＡＬＤ）技術は、シード材料７３上に白金（Ｐｔ）及びロジウム（Ｒｈ）等の材料を堆積するために用いられることができる。材料は更に、ニッケル（Ｎｉ）、ニッケル合金（例えば、ＮｉＣｏＷ）、コバルト（Ｃｏ）等の無電解メッキを含めて、無電解メッキ技術を用いて金属シード材料７３上に堆積させることができる。
マスクライン１３のマスク材料７３は更に、シリコン、ポリシリコン、又は金属等のハードマスク材料であることができる。本実施例では、拡張コンタクトランディングパッドマスク２３は、材料の選択的堆積によって、マスクライン１３の斜端２２において露出したマスク材料７３上に直接成長させることができる。金属を含むハードマスク材料７３には、電解メッキ又は選択的ＣＶＤ、又はＡＬＤ処理が用いられることができる。シリコン又はポリシリコンハードマスク材料７３には、エピタキシャルシリコン又はポリシリコン成長が用いられてもよい。
マスクライン１３のマスク材料７３が、シードポリマー又は他のハードマスク材料である提示された実施例では、図５Ａ〜図６Ｂのフォトレジスト堆積及び斜めの切断に先立って形成されたカプセル化（封入）絶縁材料５１は、マスクライン１３の斜端２２において露出したマスク材料７３への拡張コンタクトランディングパッドマスク２３の核形成及び成長を制限する。ＢＣＰシリンダの場合は、ＢＣＰシリンダを取り巻くマトリックス相材料は更に、マスクライン１３の斜端２２への成長を制限するために用いられることができる。
更に、提示した実施例では、トリム又はエッチバックが、カプセル化絶縁材料５１に適用されてもよく、マスクライン１３の露出した斜端２２から材料５１を後退させることができる。トリム又はエッチバックは、その後の選択的堆積及びコンタクトランディングパッドの成長ステップのための露出面の量を調整するために適用されてもされなくてもよい。無電解メッキ又は選択的ＣＶＤ又はＡＬＤ処理のために、コンタクトランディングパッドマスク２３は、図７に示すように等方的に成長させてもよく、又は、図８及び図９Ａに示すように異方的に成長させてもよい。シリコン又はポリシリコンのエピタキシャル成長のために、コンタクトランディングパッドマスク２３は異方的に成長させてもよい。
セルフアラインコンタクトランディングパッドマスク２３が、上記の任意の処理を用いて一旦成長させられると、十分に大きなコンタクトランディングパッドを有する離間された導電配線を形成するために、組み合わされたマスクパターンが下部材料にエッチングによって転写されることができる。図９Ａは、斜端２２において成長した拡張コンタクトランディングパッドマスク２３を有するマスクライン１３の斜視図を示す。マスクライン１３及び関連するコンタクトランディングパッドマスク２３は、その後、下部材料３１、３５、３７、４１を通してエッチングするためのハードマスクとして用いられる。図９Ｂでは、組み合わされたマスクパターンは下部材料にエッチングによって転写させられ、残留しているマスク材料は除去され、かつ、ホウ素リンシリコンガラス材料等の絶縁材料７１が堆積されている。結果として得られた導電配線５０は、ワード線としての使用のために提供されてもよく、ゲート酸化膜３１、ポリシリコン３５、金属シリサイド３７、及び酸化物上部材料４１を有する。導電配線５０は、それぞれ端部に形成されたコンタクトランディングパッド領域２５を持つ。マスク層において、マスクライン１３の傾斜切断部及び拡張コンタクトランディングパッドマスク２３の選択的成長は、導電配線５０が狭い間隔であり得るにもかかわらず、十分に大きな電気的コンタクトランディングパッド領域２５のパターニングを可能にする。電気的コンタクトランディングパッド領域２５は、導電配線５０に電気的接続を提供するために十分大きいが、それぞれの電気的コンタクトランディングパッド領域２５間の電気的絶縁を提供するのに十分な間隔が空けられる。図９Ｃは、図９Ｂの導電配線５０の電気的コンタクトランディングパッド領域２５の断面図を示す。
図１０Ａ及び図１０Ｂは、図９Ｃに示した電気的コンタクトランディングパッド領域２５に電気的接続を形成する方法を示す。図１ＯＡでは、ビア５５が、従来技術を用いて形成される。ビアは、絶縁材料７１及び酸化物上部材４１を通して金属シリサイド３７にまで形成される。例えば、ポリシリコン又は金属等の導電材料４５は、絶縁材料７１上に堆積され、金属シリサイド材料３７に電気的接続を形成する。従って、導電配線５０が狭い間隔であるにもかかわらず、電気的に絶縁された電気的接続を行うことができる。本実施形態は、半導体基板１１上の導電配線５０に接続を形成することを参照して記載されているが、ここに記載される技術は、半導体デバイスの任意の導電層の導電配線５０に電気的接続を形成するために適用されることができると理解されるべきである。
図１１Ａ〜図１１Ｃは、斜端２２において成長した拡張コンタクトランディングパッドマスク２３を有するマスクライン１３は、下部導電材料にエッチングするために用いられる他の実施形態を示す。本実施形態では、導電材料は、例えば、半導体装置の上位レベルに沿って提供され得る単一の金属層６７を含む。金属層６７は、ここでは、絶縁材料８１上に示されているが、半導体構造の任意の層にあってもよい。拡張コンタクトランディングパッドマスク２３を有するマスクライン１３は、マスクライン１３に用いる材料７３に応じて、例示として、無電解メッキ、選択的ＣＶＤ又はＡＬＤ処理、又はエピタキシャルシリコン又はポリシリコン成長を含めて、図７、図８、及び図９Ａを参照して上述した同じ成長技術を用いて形成される。電気的接続は、図１０Ａ及び図１０Ｂを参照して上述した同じ技術を用いて、図１１Ｃに示した電気的コンタクトランディングパッド２５に行うことができる。
図１２Ａ〜図１２Ｃは、斜端２２において成長した拡張コンタクトランディングパッドマスク２３を有するマスクライン１３は、ワード線に使用され得る下部材料スタックにエッチングするために用いられる、更に他の実施形態を示す。本実施形態は、図９Ａ〜図９Ｃに示した実施形態とは異なり、マスク材料７３のラインがカプセル化（封入）絶縁材料５１で覆われていない。ここで、カットマスク４３を形成するフォトレジスト材料３３は、ライン１３の材料７３上に直接塗布され、マスクライン１３が切断された後に除去されない。その結果、カットマスク４３は、成長がマスクライン１３の露出した両端２２にのみ生じるように、拡張コンタクトランディングパッドマスク２３の成長中に、カプセル化（封入）及び成長制限材料として働く。オプションのトリム又はエッチバックは、その後の選択的堆積及びコンタクトランディングパッドの成長ステップのための材料７３の露出面積を調整するために、フォトレジスト材料３３に適用することができる。図７、図８、図９Ａにおける実施形態のように、コンタクトランディングパッドマスク２３は、マスク７３に用いる材料に応じて、例示として、無電解メッキ、選択的ＣＶＤ又はＡＬＤ処理、又はエピタキシャルシリコン又はポリシリコン成長を含む、任意の選択的堆積技術を用いて成長させることができる。接続は、図１０Ａ及び１０Ｂを参照して上述した同じ技術を用いて、図１２Ｃに示した電気的コンタクトランディングパッド２５に行うことができる。
他の実施形態では、拡張パッドマスク８５を有するＢＣＰシリンダが、マスクライン１３及びコンタクトランディングパッドマスク２３の両方をパターン化するのに用いられる。図１３は、（例えば、ＰＭＭＡから構成される）マトリックス相材料８２中に形成された（例えば、ＰＳから構成される）ＢＣＰシリンダ８０を有する自己組織化ＢＣＰ材料によって覆われたマスク材料７３を示す。ＢＣＰシリンダは、２０ｎｍ未満のハーフピッチで形成することができる。マトリックス相材料８２は、ＢＣＰシリンダ８０の延在方向を横切る角度で光に選択的に露光されて、角度の付いたマスクを形成するのに適した現像液に置かれている。マトリックス相材料８２から形成されたマスクは、その後、ＢＣＰシリンダ８０内に斜端２２を切断するためのカットマスクとして用いられる。あるいは、マスク及び切断は、ＢＣＰシリンダ８０及びマトリックス相材料８２をある角度で切断するための（又は、マトリックス相材料８２がマスク及び切断に先立って除去される場合、ＢＣＰシリンダ８０のみをある角度で切断するための）カットマスク４３として、上記の材料ＢＣＰ上の従来のフォトレジスト材料３３を用いて行うことができる。オプションのトリムまたはエッチバックが、マトリックス相材料８２に適用することができる。ＢＣＰシリンダは、パターン転写特性を向上させるとともに選択的堆積のためのシード材料を提供するために、例えば、Ｐｔ、Ｗ、又は他の類似の金属等の金属で染み込まされ（ｓｔａｉｎｅｄ）てもよい。（コンタクトランディングパッドマスクを下部材料にパターン化するために用いられる）拡張マスクパッド８５を形成するために、染み込まれたＰｔ、Ｗ、又は他の類似の金属等の、ＢＣＰシリンダ８０の露出した斜端２２の材料は、成長のためのシードとして働く。このシード上の材料の選択的堆積は、無電解メッキ又は選択的ＣＶＤ又はＡＬＤ処理等の処理を用いて行われることができる。本実施形態では、マトリックス相材料８２又はカットマスク４３は、拡張マスクパッド８５の斜端２２への核形成及び成長を制限する。拡張マスクパッド８５は、等方的であってもよく（図示）、又は異方的に成長してもよい。
一旦拡張マスクパッド８５が形成されると、マトリックス相材料８２は、当業者に公知の適当なエッチング又は開発中の技術を介して除去される。拡張マスクパッド８５を有する残留しているＢＣＰシリンダ８０は、全面堆積された下部ハードマスク材料７３をエッチングするマスクとして用いることができる。図１４は、材料７３のこのエッチングによって形成されたコンタクトランディングパッドマスク２３を有するマスクライン１３を示す。材料４１、３７、３５、及び３１を含む、残留している下部材料は、その後、図９Ｂ及び図９Ｃを参照して上述した処理を用いて、マスクライン１３及びコンタクトランディングパッドマスク２３を用いてエッチングすることができる。結果として得られるコンタクトランディングパッド２５への電気的接続は、図１０Ａ及び図１０Ｂを参照して上述した処理を用いて形成することができる。
他の実施形態では、電気的コンタクトランディングパッド２５を形成する配線拡張は、導電配線５０上に直接成長させることができる。図１５は、ワード線等の導電配線例５０の斜視図を示す。実施例として、これらの導電配線５０は、ゲート酸化膜３１及び半導体基板１１上に、酸化物上部材４１、金属シリサイド３７、ポリシリコン３５で形成されている。ゲート酸化膜３１は、後で形成されるコンタクトランディングパッド２５が電気的に半導体基板１１から絶縁されるように、導電配線パターンにエッチングされない。酸化物等の絶縁材料５１は、材料スタック３５、３７、４１をカプセル化する。導電配線５０が、現行のダブルパターンニング及びスペーサピッチダブリング技術を用いてパターン化される場合、線のハーフピッチは、約４５ｎｍ及び約２０ｎｍの間であってもよい。自己組織化ＢＣＰマスク及びエッチング技術を用いて、パターン化された導電配線５０のハーフピッチが、約２０ｎｍ以下からのものであってもよい。
図１５の導電配線５０は、導電配線５０を切断するとともに斜端２２を形成するために、図４Ａ〜図６Ｂに示した角度の付いたカットマスク技術を用いて、全て角度を付けて、すなわち５度及び３０度の間の角度を付けて切断されている。図１５では、トリム又はエッチバックが、カプセル化絶縁材料５１上で行われて、材料３１、３５、３７、及び４１の露出面から材料５１を除去する。トリム又はエッチバックは、続く電気的コンタクトランディングパッド２５の成長ステップのための露出面積を調整するために行われても行われなくてもよい。図１５に示した導電配線５０は、１つの導電配線構成の実施例であるが、ここに記載される技術は、他の構成を有するとともに、例えば金属配線のような他の導電材料を有する導電配線に適用することができる。
図１６は、トリム又はエッチバックの無い斜端２２を有する平行な導電配線５０を有する実施形態からの電気的コンタクトランディングパッド２５の等方的成長を示す。本実施形態では、図１５の実施形態と同様に、カプセル化絶縁材料５１が、導電配線５０上に形成される。拡張電気的コンタクトランディングパッド２５は、導電配線５０の露出端において電気的コンタクトランディングパッド２５を等方的に成長させるシードとして、例示としてポリシリコン３５及び／又は金属シリサイド３７等の斜端２２に露出した材料を用いることによって形成される。このシード上への導電材料の選択的堆積は、無電解メッキ又は選択的ＣＶＤ又はＡＬＤ等の処理を用いて行うことができる。カプセル化絶縁材料５１は、斜端２２への核形成及び成長を制限する。電気的コンタクトランディングパッド２５は、斜端２２に自己整合され、後者は電気的コンタクトランディングパッド２５の成長のためのシード層を形成する。図１６は、等方的成長として電気的コンタクトランディングパッド２５を示すが、異方的成長を行ってもよい。
図１７Ａは、図１６の導電配線等の電気的コンタクトランディングパッド２５を有する導電配線５０に電気的接続を形成する方法の上面図を示し、図１７Ｂは、図１６の導電配線等の電気的コンタクトランディングパッド２５を有する導電配線５０に電気的接続を形成する方法の断面図を示す。導電配線５０は、角度を付けて切断されており、電気的コンタクトランディングパッド２５は、斜端２２から等方的に成長させられている。従来技術を用いて、ビア５５は、電気的コンタクトランディングパッド２５上の絶縁材料７１を貫通して形成されている。接続する金属材料４５は、電気的コンタクトランディングパッド２５に接続を形成するように絶縁層及びビア５５上に堆積される。
図１８は、図１５の構造を有するとともに斜端２２を有する導電配線５０を備える他の実施形態の斜視図を示し、かつ、ここでは異方的に成長した電気的コンタクトランディングパッド２５を示す。本実施形態では、図１６の実施形態と同様に、カプセル化絶縁材料５１は、導電配線５０上に形成され、斜端２２にはエッチバックが適用されていない。拡張電気的コンタクトランディングパッド２５は、ポリシリコン３５及び／又は金属シリサイド３７の材料上に、無電解メッキ、又は、選択的ＣＶＤ法又はＡＬＤ法を含めて、図１６を参照して上述した同じ成長技術を用いて形成される。電気的接続は、図１７Ａ及び図１７Ｂを参照して上述された同じ技術を用いて図１８Ｃに示した電気的コンタクトランディングパッド２５に行うことができる。
図１９は、斜端２２及び異方的に成長した電気的コンタクトランディングパッド２５を有するとともに導電配線５０を有する他の実施形態を示す。図１９の実施形態は、図１８の実施形態とは異なり、導電配線５０が絶縁材料５１によってカプセル化された単一の金属層６７を備える。図１８の実施形態のように、拡張電気的コンタクトランディングパッド２５は、導電配線５０の露出端において電気的コンタクトランディングパッド２５を異方的に成長させるシードとして、斜端２２に露出した材料、ここでは金属層６７を用いて形成される。このシード上への材料の選択的堆積は、無電解メッキ、又は、選択的ＣＶＤ又はＡＬＤ処理等の処理を用いて行うことができる。図１９は、図１８と同様に、電気的コンタクトランディングパッド２５を異方的成長として示す。接続は、図１７Ａ及び図１７Ｂを参照して上述した処理を用いて電気的コンタクトランディングパッド２５に行うことができる。
図２０は、異方的に成長した電気的コンタクトランディングパッド２５を備えた斜端２２を有する導電配線５０を備えた、他の実施形態の斜視図を示す。図２０の実施形態は、図１５〜図１８の実施形態とは異なり、導電配線５０がそれぞれの絶縁材料５１によって個々に覆われていない。本実施形態では、カットマスク４３を形成するフォトレジスト材料３３は、導電配線５０が切断された後に除去されず、カットマスク４３は、成長が導電配線５０の露出端２２においてのみ生じるように、電気的コンタクトランディングパッド２５の成長中にカプセル化（封入）及び成長制限材料として働く。他の実施形態におけるように、エッチバックは、導電配線５０の斜端２２におけるフォトレジスト材料３３上まで行われても行われなくてもよい。拡張電気的コンタクトランディングパッド２５は、例えば、ポリシリコン３５及び／又は金属シリサイド３７上に、無電解メッキ、又は、選択的ＣＶＤ法又はＡＬＤ法を含む、図１６を参照して上述した同じ成長技術を用いて形成される。接続は、図１７Ａ及び図１７Ｂを参照して上述した処理を用いて電気的コンタクトランディングパッド２５に行うことができる。
図２１は、拡張コンタクトランディングパッド２５を有する導電配線５０を形成する金属化ＢＣＰシリンダ８０を有する実施形態を示す。（例えば、ＰＭＭＡから構成される）マトリックス相材料８２中に形成された（例えば、ＰＳから構成される）ＢＣＰシリンダ８０を有する自己組織化ＢＣＰ材料が、ゲート酸化膜３１上に形成される。マトリックス相材料８２は、ＢＣＰシリンダ８０の延在方向を横切る角度で光に選択的に露光されて、角度の付いたマスクを形成するのに適した現像液に置かれている。マトリックス相材料８２から形成されたマスクは、その後、ＢＣＰシリンダ８０内の斜端２２を切断するためのカットマスクとして用いられる。あるいは、マスク及び切断は、ＢＣＰシリンダ８０及びマトリックス相材料８２をある角度で切断するための（又は、マトリックス相材料８２がマスク及び切断に先立って除去される場合、ＢＣＰシリンダ８０のみをある角度で切断するための）カットマスク４３として、上記の材料ＢＣＰ上の従来のフォトレジスト材料３３を用いて行われることができる。オプションのトリムまたはエッチバックは、マトリックス相材料８２に適用することができ、ＢＣＰシリンダ８０の露出した斜端２２から材料８２を後退させる。ＢＣＰシリンダは、それらを導電配線として機能させるとともに選択的堆積のためのシード材料を提供するために、例えば、Ｐｔ、Ｗ、又は他の類似の金属等の金属で染み込まされてもよい。（コンタクトランディングパッドマスクを下部材料にパターン化するために用いられる）拡張電気的コンタクトランディングパッド２５を形成するために、染み込まされたＰｔ、Ｗ、又は他の類似の金属等の、ＢＣＰシリンダ８０の露出した斜端２２の材料は、成長のためのシードとして働く。このシード上への材料の選択的堆積は、無電解メッキ又は選択的ＣＶＤ又はＡＬＤ処理等の処理を用いて行われることができる。本実施形態では、マトリックス相材料８２は、拡張マスクパッド８５の斜端２２への核形成及び成長を制限する。フォトレジスト材料３３は、本実施形態のマトリックス相材料８２と同じ機能を果たすことができる。コンタクトランディングパッド２５は、等方的であってもよく（図示）、又は異方的に成長してもよい。
上記の記載及び図面は、ここに記載した特徴および利点を達成する具体的な実施形態の例示として考慮されるだけのものである。具体的な条件及び材料の変更及び置換を行うことができる。従って、実施形態は、前述の説明及び図面によって限定されるものとして考慮されることはなく、添付の特許請求の範囲によってのみ制限されるものである。

Claims (40)

  1. 支持構造上に集積回路構造を製造する方法であって、
    少なくとも１つの材料からなる複数の直線的に延在する材料配線を形成することと、
    前記材料配線を、直線的に延在する方向に対して角度を付けて切断して、前記材料配線の各々にそれぞれの斜端面を形成することであって、前記ぞれぞれの斜端面が前記直線的に延在する方向に離間される、ことと、
    それぞれの斜端面の各々に、前記材料配線の各々の各拡張部を個々に形成することと、
    を含むことを特徴とする方法。
  2. 前記材料配線は、平行な材料配線であることを特徴とする請求項１に記載の方法。
  3. 前記平行な材料配線の前記斜端面を同時に形成するために、前記斜端面がマスク及びエッチング工程を用いて切断されることを特徴とする請求項２に記載の方法。
  4. 前記角度は、前記直線的に延在する方向に対して５度と３０度との間であることを特徴とする請求項２に記載の方法。
  5. 前記平行な材料配線は、４５ｎｍ以下のハーフピッチを有することを特徴とする請求項２に記載の方法。
  6. 前記平行な材料配線は、２０ｎｍ以下のハーフピッチを有することを特徴とする請求項２に記載の方法。
  7. 前記平行な材料配線は、自己組織化されたブロックコポリマーマスクを用いて形成されることを特徴とする請求項２に記載の方法。
  8. 前記平行な材料配線を切断することに先立って、封入絶縁材料で前記平行な材料配線を被覆することを更に含むことを特徴とする請求項２に記載の方法。
  9. 前記拡張部は、前記それぞれの斜端面でのパッド材料の選択的堆積によって成長させることを特徴とする請求項１に記載の方法。
  10. 前記平行な材料配線及びそれぞれの拡張部をエッチマスクとして用いて、前記平行な材料配線及びそれぞれの拡張部の下に設けられた導電材料をエッチングして、それぞれの電気的コンタクトランディングパッド領域を有する導電配線を形成することを更に含むことを特徴とする請求項２に記載の方法。
  11. 前記少なくとも１つの材料が、フォトレジスト、ブロックコポリマー、シリコン、ポリシリコン、及び金属のうちの１つであることを特徴とする請求項１０に記載の方法。
  12. 前記少なくとも１つの材料は、処理されたブロックコポリマーであり、かつ、
    前記平行な材料配線及びそれぞれの拡張部をエッチマスクとして用いて、前記平行な材料配線及びそれぞれの拡張部の下に設けられたマスク材料をエッチングして、マスクパターンを形成することと、
    前記マスクパターンを第２のエッチマスクとして用いて、前記マスクパターンの下に設けられた導電材料をエッチングして、それぞれの電気的コンタクトランディングパッドを有する導電配線を形成することと、
    を更に含むことを特徴とする請求項２に記載の方法。
  13. 前記少なくとも１つの材料が少なくとも１つの導電材料を含み、かつ、前記拡張部が導電性コンタクトランディングパッドであることを特徴とする請求項１に記載の方法。
  14. 前記導電材料は、金属、金属シリサイド、及びポリシリコンのうちの少なくとも１つを含むことを特徴とする請求項１３に記載の方法。
  15. 前記斜端面に露出された導電材料が、前記斜端面での導電材料の選択的堆積によって前記導電性コンタクトランディングパッドを成長させるためのシードとして用いられることを特徴とする請求項１３に記載の方法。
  16. 集積回路構造を製造する方法であって、
    複数の平行な離間した直線的に延在する材料配線を形成することと、
    前記材料配線の直線的に延在する方向に対して角度を付けて前記材料配線をエッチングして、前記平行な材料配線の各々にそれぞれの斜端面を形成することであって、前記ぞれぞれの斜端面が前記直線的に延在する方向に離間される、ことと、
    前記斜端面の各々に接触する各コンタクトランディングパッドマスクを個々に形成することと、
    前記材料配線及び前記コンタクトランディングパッドマスクをエッチマスクとして用いて、前記材料配線及び前記コンタクトランディングパッドマスクの下の導電材料をエッチングして、それぞれの導電性コンタクトランディングパッド領域を有する、４５ｎｍ以下のハーフピッチを有する複数の導電配線を形成することと、
    を含むことを特徴とする方法。
  17. 前記材料配線をエッチングすることに先立って、封入絶縁材料で前記材料配線を被覆することを更に含むことを特徴とする請求項１６に記載の方法。
  18. 前記平行な材料配線の前記斜端面を同時に形成するために、前記斜端面がマスク及びエッチング工程を用いて切断されることを特徴とする請求項１６に記載の方法。
  19. 前記角度は、前記直線的に延在する方向に対して５度と３０度との間であることを特徴とする請求項１６に記載の方法。
  20. 前記導電配線は、２０ｎｍ以下のハーフピッチを有することを特徴とする請求項１６に記載の方法。
  21. 前記材料配線が、処理されたフォトレジスト、処理されたブロックコポリマー、シリコン、ポリシリコン、及び金属のうちの１つであることを特徴とする請求項１６に記載の方法。
  22. 前記各コンタクトランディングパッドマスクを形成することは、
    前記斜端面における前記材料配線の少なくとも一部をシードとして用いることと、
    拡張材料の選択的堆積によって、前記シードから前記コンタクトランディングパッドマスクを成長させることと、
    を含むことを特徴とする請求項１６に記載の方法。
  23. 前記選択的堆積は、化学蒸着、原子層蒸着、無電解メッキ、又はエピタキシャル成長のうちの１つであることを特徴とする請求項２２の方法。
  24. 前記導電性コンタクトランディングパッド領域は、前記それぞれの導電配線との電気的接続のための領域を形成するのに十分な大きさであるが、それぞれの導電性コンタクトランディングパッド領域間の電気的絶縁を提供するのに十分な間隔で離間されることを特徴とする請求項１６に記載の方法。
  25. 集積回路構造を製造する方法であって、
    複数の平行な離間した直線的に延在する導電配線を形成することと、
    前記導電配線の直線的に延在する方向に対して角度を付けて前記導電配線をエッチングして、前記導電配線の各々にそれぞれの斜端面を形成することであって、前記ぞれぞれの斜端面が、前記直線的に延在する方向に離間される、ことと、
    前記それぞれの斜端面の各々に接触する各電気的コンタクトランディングパッドを個々に形成することと、
    を含むことを特徴とする方法。
  26. 前記導電配線を切断することに先立って、封入絶縁材料で前記導電配線を被覆することを更に含むことを特徴とする請求項２５に記載の方法。
  27. 前記平行な導電配線の斜端面を同時に形成するために、前記斜端面がマスク及びエッチング工程を用いて切断されることを特徴とする請求項２５に記載の方法。
  28. 前記角度は、前記直線的に延在する方向に対して５度と３０度との間であることを特徴とする請求項２５に記載の方法。
  29. 前記導電配線は、２０ｎｍ以下のハーフピッチを有することを特徴とする請求項２５に記載の方法。
  30. 前記導電配線の少なくとも１つの層は、金属、金属シリサイド、及びポリシリコンのうちの少なくとも１つを含むことを特徴とする請求項２５に記載の方法。
  31. 前記電気的コンタクトランディングパッドは、
    前記斜端面における前記導電配線の少なくとも一部をシードとして用いることと、
    導電材料の選択的堆積によって、前記シードから前記電気的コンタクトランディングパッドを成長させることと、
    によって形成されることを特徴とする請求項２５に記載の方法。
  32. 前記選択的堆積は、化学蒸着、原子層蒸着、無電解メッキ、又はエピタキシャル成長のうちの１つであることを特徴とする請求項３１の方法。
  33. 前記電気的コンタクトランディングパッドは、前記それぞれの導電配線との電気的接続のための領域を形成するのに十分な大きさであるが、前記それぞれの電気的コンタクトランディングパッド間の電気的絶縁を提供するのに十分な間隔で離間されることを特徴とする請求項２５に記載の方法。
  34. 集積回路であって、
    前記集積回路の一部として形成された、複数の平行な直線的に延在する導電配線であって、前記導電配線の各々が、前記導電配線の直線的に延在する方向に沿った異なる位置に斜端面を有する、導電配線と、
    各斜端面に電気的に接触して個々に形成された各コンタクトランディングパッドと、
    を具備することを特徴とする集積回路。
  35. 前記導電配線は、４５ｎｍ以下のハーフピッチを有することを特徴とする請求項３４に記載の集積回路。
  36. 前記導電配線は、２０ｎｍ以下のハーフピッチを有することを特徴とする請求項３５に記載の集積回路。
  37. 前記斜端面の角度は、前記直線的に延在する方向に対して５度と３０度との間であることを特徴とする請求項３４に記載の集積回路。
  38. 前記導電配線は、ポリシリコン材料及び金属シリサイド材料を含むことを特徴とする請求項３４に記載の集積回路。
  39. 前記導電配線は、金属材料を含むことを特徴とする請求項３４に記載の集積回路。
  40. 前記導電配線は、メモリデバイスのワード線及びビット線のうちの少なくとも１つを形成することを特徴とする請求項３４に記載の集積回路。
JP2012511906A 2009-05-20 2010-05-14 離間された導電配線に電気的接続を提供する方法 Active JP5467471B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/469,495 US8043964B2 (en) 2009-05-20 2009-05-20 Method for providing electrical connections to spaced conductive lines
US12/469,495 2009-05-20
PCT/US2010/034831 WO2010135168A2 (en) 2009-05-20 2010-05-14 Method for providing electrical connections to spaced conductive lines

Publications (2)

Publication Number Publication Date
JP2012527773A JP2012527773A (ja) 2012-11-08
JP5467471B2 true JP5467471B2 (ja) 2014-04-09

Family

ID=43034611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012511906A Active JP5467471B2 (ja) 2009-05-20 2010-05-14 離間された導電配線に電気的接続を提供する方法

Country Status (8)

Country Link
US (6) US8043964B2 (ja)
EP (1) EP2425449B1 (ja)
JP (1) JP5467471B2 (ja)
KR (1) KR101312758B1 (ja)
CN (1) CN102428554B (ja)
SG (1) SG175984A1 (ja)
TW (1) TWI415225B (ja)
WO (1) WO2010135168A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247904B2 (en) * 2009-08-13 2012-08-21 International Business Machines Corporation Interconnection between sublithographic-pitched structures and lithographic-pitched structures
WO2014050305A1 (ja) * 2012-09-27 2014-04-03 株式会社 日立ハイテクノロジーズ パターン計測装置、自己組織化リソグラフィに用いられる高分子化合物の評価方法、及びコンピュータープログラム
US9053255B2 (en) 2012-10-12 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of generating masks for making integrated circuit
TWI494537B (zh) * 2013-01-23 2015-08-01 Hitachi High Tech Corp A pattern measuring method, a device condition setting method of a charged particle beam device, and a charged particle beam device
US9831062B2 (en) 2013-01-23 2017-11-28 Hitachi High-Technologies Corporation Method for pattern measurement, method for setting device parameters of charged particle radiation device, and charged particle radiation device
US9136168B2 (en) * 2013-06-28 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive line patterning
CN107833873A (zh) * 2015-04-20 2018-03-23 江苏时代全芯存储科技有限公司 记忆体结构与其制备方法
US9559086B2 (en) * 2015-05-29 2017-01-31 Micron Technology, Inc. Semiconductor device with modified current distribution
US9911693B2 (en) * 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
US9735157B1 (en) 2016-03-18 2017-08-15 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US10818505B2 (en) * 2018-08-15 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned double patterning process and semiconductor structure formed using thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3881244A (en) * 1972-06-02 1975-05-06 Texas Instruments Inc Method of making a solid state inductor
US5243208A (en) * 1987-05-27 1993-09-07 Hitachi, Ltd. Semiconductor integrated circuit device having a gate array with a ram and by-pass signal lines which interconnect a logic section and I/O unit circuit of the gate array
US5336921A (en) * 1992-01-27 1994-08-09 Motorola, Inc. Vertical trench inductor
US5378649A (en) * 1994-04-08 1995-01-03 United Microelectronics Corporation Process for producing non-volatile memory devices having closely spaced buried bit lines and non-overlapping code implant areas
JPH10116829A (ja) * 1996-10-08 1998-05-06 Oki Electric Ind Co Ltd 半導体装置における多層配線
JP2000019709A (ja) * 1998-07-03 2000-01-21 Hitachi Ltd 半導体装置及びパターン形成方法
US6614093B2 (en) * 2001-12-11 2003-09-02 Lsi Logic Corporation Integrated inductor in semiconductor manufacturing
US7413833B2 (en) * 2004-05-14 2008-08-19 Infineon Technologies Ag Single exposure of mask levels having a lines and spaces array using alternating phase-shift mask
JP2006173186A (ja) * 2004-12-13 2006-06-29 Toshiba Corp 半導体装置、パターンレイアウト作成方法および露光マスク
KR100718216B1 (ko) * 2004-12-13 2007-05-15 가부시끼가이샤 도시바 반도체 장치, 패턴 레이아웃 작성 방법, 노광 마스크
JP4936659B2 (ja) * 2004-12-27 2012-05-23 株式会社東芝 半導体装置の製造方法
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
JP2006310707A (ja) * 2005-05-02 2006-11-09 Toshiba Corp パターン形成方法
US20070045698A1 (en) * 2005-08-31 2007-03-01 International Business Machines Corporation Semiconductor structures with body contacts and fabrication methods thereof
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
WO2009031052A2 (en) * 2007-03-29 2009-03-12 Innovative Silicon S.A. Zero-capacitor (floating body) random access memory circuits with polycide word lines and manufacturing methods therefor
US20090045061A1 (en) * 2007-06-20 2009-02-19 New Jersey Institute Of Technology Nanotube Devices and Vertical Field Effect Transistors
US7741721B2 (en) * 2007-07-31 2010-06-22 International Business Machines Corporation Electrical fuses and resistors having sublithographic dimensions
JP2009042660A (ja) * 2007-08-10 2009-02-26 Renesas Technology Corp 半導体装置、フォトマスク、半導体装置の製造方法およびパターンレイアウト方法
US8735258B2 (en) * 2012-01-05 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit resistor fabrication with dummy gate removal

Also Published As

Publication number Publication date
US8629051B2 (en) 2014-01-14
US20140225264A1 (en) 2014-08-14
CN102428554A (zh) 2012-04-25
WO2010135168A2 (en) 2010-11-25
US8735285B2 (en) 2014-05-27
US8383504B2 (en) 2013-02-26
EP2425449A2 (en) 2012-03-07
US20150171090A1 (en) 2015-06-18
TWI415225B (zh) 2013-11-11
CN102428554B (zh) 2015-04-15
KR101312758B1 (ko) 2013-09-27
SG175984A1 (en) 2011-12-29
US9224742B2 (en) 2015-12-29
KR20120024805A (ko) 2012-03-14
US20140094026A1 (en) 2014-04-03
TW201106448A (en) 2011-02-16
US8987906B2 (en) 2015-03-24
EP2425449B1 (en) 2020-02-26
US8043964B2 (en) 2011-10-25
US20130210230A1 (en) 2013-08-15
US20120009784A1 (en) 2012-01-12
US20100295183A1 (en) 2010-11-25
JP2012527773A (ja) 2012-11-08
WO2010135168A3 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
JP5467471B2 (ja) 離間された導電配線に電気的接続を提供する方法
JP3406302B2 (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
JP5505904B2 (ja) 二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法（自己組織化材料を用いた二次元パターニング）
TW201530692A (zh) 使用消減技術形成之自對準互連
TW200901278A (en) Method of fabricating pattern in semiconductor device using spacer
TWI336101B (en) Semiconductor device with a bulb-type recess gate and method for manufacturing the same
US20200090985A1 (en) Self-aligned pattern formation for a semiconductor device
CN112447528A (zh) 集成电路的制作方法
CN112750773A (zh) 生产接触晶体管的栅极和源极/漏极通孔连接的方法
US11264271B2 (en) Semiconductor fabrication method for producing nano-scaled electrically conductive lines
US10636658B1 (en) Methods of forming patterns, and methods of patterning conductive structures of integrated assemblies
KR20090061162A (ko) 반도체 소자의 제조 방법
JP3328459B2 (ja) 半導体装置の製造方法
US20200185269A1 (en) Self-aligned litho-etch double patterning
CN113725223A (zh) 半导体工艺以及半导体结构
JPH0387030A (ja) 多層配線法
TW200419724A (en) Method for integrating memory cell array and periphery circuit in pitch reduction process
JPH08107111A (ja) 半導体装置の製造方法
KR20070105772A (ko) 반도체 소자의 저항 형성방법
JPH03224229A (ja) 半導体装置の製造方法
KR19990006002A (ko) 반도체 소자의 도전층 제조방법
JPS62104030A (ja) 半導体装置の製造方法
KR20070089530A (ko) 반도체 소자의 패턴 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131118

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140116

R150 Certificate of patent or registration of utility model

Ref document number: 5467471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250