JPH0387030A - 多層配線法 - Google Patents

多層配線法

Info

Publication number
JPH0387030A
JPH0387030A JP22411589A JP22411589A JPH0387030A JP H0387030 A JPH0387030 A JP H0387030A JP 22411589 A JP22411589 A JP 22411589A JP 22411589 A JP22411589 A JP 22411589A JP H0387030 A JPH0387030 A JP H0387030A
Authority
JP
Japan
Prior art keywords
wiring
conductive material
groove
opening hole
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22411589A
Other languages
English (en)
Inventor
Minoru Takeda
実 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP22411589A priority Critical patent/JPH0387030A/ja
Publication of JPH0387030A publication Critical patent/JPH0387030A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層配線法に関する0本発明は例えば、半導
体装置(超LSIその他)製造時に、素子間配線を行う
場合や、その他の多層配線を行う場合に好適に利用でき
るものである。
〔発明の概要〕
本発明の多層配線法は、!!縁膜に配線用溝とこの配線
用溝に連続する接続用開口孔を形威し、この接続用開口
孔に第1の導電材料、を選択的に埋め込み、次いで前記
配線用溝に第2の導電材料を埋め込むことによって、溝
と開口孔との位置合わせを容易にし、微細な加工をも容
易かつ高精度で行えるようにしたものである。
〔従来の技術〕
半導体装置製造等の分野において、所望の接続をとるた
めに配線形成を行うことは必須である。
従来技術において、例えば超LSI製造においてトラン
ジスタなどの基本素子間の配線を形成する際には、基本
素子の電極をおおって層間絶縁膜を被覆後、該基本素子
の電極に相当する部分の上にコンタクトを開孔し、その
上にAIなどの金属薄膜をスパンター蒸着し、更にこの
薄膜を適切な配線パターンに加工(エツチング)して素
子間の結線を行っていた。
第10図は、このような従来技術の一例を模式的に示す
ものである。第10図中、aはシリコン等の基板、bは
5ioz等から成る絶縁膜である。
第1O図(a)に示すように配線電極を形成するための
Af等の導電材Cを該絶縁膜す上に形成する0次いで導
電材Cをパターニングして、第10図(b)に示すよう
に電極cl、c2を形成する。
電極cl、c2は、図の他の断面において所定の素子を
極部と接続して、配線電極を構成するようになっている
0次に第10図(c)の如く該電極C1,C2上に層間
絶縁膜dを形成し、更に該層間絶縁膜dの電極cl、c
2に該当する部分を開孔してコンタクトホールeを設け
、第1O図(d)の構造とする。その上に該コンタクト
ホールeをおおって、Allなどの金属厚膜をスパッタ
等することにより第2の導電材層f (第2層Al1)
を形成するとともに、同時にコンタクトホールeを該第
2の導電材層fにより埋め込んで、第10図(e)の構
造を得る。その後この第2の導電材Ifを適宜パターニ
ングすることにより、所望の接続を達成できる。
〔発明が解決しようとする問題点〕 近年、半導体装置の分野においては、−層の高集積化・
微細化が進んでいる0例えば、近年の超LSIの高集積
化に伴い、基本素子及び配線の寸法は微細化の一途を辿
っており、当然コンタクトホールの寸法も微細化してい
る。このため上記したような配線技術では、従来のスパ
ッタ蒸着法を用いた場合など、アルミニウム等の金属薄
膜(第10図(e)の符号fで例示するもの)がコンタ
クトホール(同、符号eで例示)の底部に殆ど堆積しな
くなることがある。このときには、素子電極と配線層と
の間の接続がとれなくなる。
そこで最近では、スパッタ蒸着法に替わり、タングステ
ンWなどの金属を選択CVD法でコンタクトホール中に
埋め込む方法が採用されはじめている。これは第11図
に略示して例示するように、Sin、等の層間絶縁膜d
にコンタクトホールeを形成しく第11図(a))、こ
のコンタクトホールe内をWなどの導電材gでうめこむ
ものである(第11図(b) ) 。
このようなWの選択CVD法については、プレスジャー
ナル刊「月刊Sem1conductor World
 J 1987年10月、88〜93頁、同65〜70
頁特に68頁に記載がある。また、特開昭60−115
245号に開示がある。
かかる技術は条件を適切に設定することによって、コン
タクトホールe内に充分に導電材gを埋め込むことがで
きるので有利ではあるが、コンタクトホールeを第10
図に示したように対応する電極CI、C2上に精度良く
形成しなければならないという事情は変わらない、よっ
て、コンタクトホールeをt極cl、c2に対し重ね合
わせ精度良く形成する必要があるが、これは必ずしも容
易ではなく、特に微細化により精度のマージンが小さく
なっている場合、厳しいものである。更に、コンタクト
ホールeは接続を充分にとるため、該ホールeの平面形
状はほぼ矩形に近い形状にすることが望ましいが、これ
も必ずしも容易ではなく、従来技術にあってはコンタク
トホールeの形状が丸くなって、接続が充分にとれない
こともあった。
またコンタクトホールとの微細化だけでなく、配線の微
細化も進行している。しかも一般に、配線材料に用いる
金属材料の加工(エンチング)は他の絶縁膜やポリシリ
コンなどの薄膜などに比較して難しい、よって、第10
図(e)に示した第2の導電材f(第2層のA1)の加
工などは必ずしも容易ではなく、この問題は、第11図
(b)に示すWなどの導電材を埋め込む場合についても
同様である。
更に、形成された第1層配線パターンに更に第2N目の
配線を形成する場合、第1Fi目の配線の膜厚と同程度
の段差が残存し、このような凹凸のある表面に微細な第
2N目配線を形成することは、−層困難さを増す。
本発明は、上記のような従来技術の諸問題点を解決して
、位置精度良くコンタクトホールを形成でき、かつ該コ
ンタクトホールによる接続が充分にとれ、また導電材料
を埋め込む場合の該導電材料の加工を容易にすることが
できる多層配線技術を提供せんとするものである。
〔問題点を解決するための手段〕
上記した問題点を解決すべく、本発明の多層配線法にお
いては、絶縁膜に配線用溝とこの配線用溝に連続する接
続用開口孔を形成し、該接続用開口孔に第1の導電材料
を選択的に埋め込み、次いで前記配線用溝に第2の導電
材料を埋め込む技術的手段を採る。
本発明の構成について、後記詳述する本発明の一実施例
を示す第1図〜第9図を参照して略述すると、次のとお
りである。各図の(A)は上面図、(B)は各(A)図
のX線断面斜視図に対応する図である。
本発明においては、例えば第1図に示すように基板1等
の上に形成したs t ox等の絶縁膜2に、第2図に
例示するように配線用溝3を形成する。
第1図中、11は基板1のn゛゛散層であり、図示例で
はこの拡散層11と接続をとるように配線を形成するも
のである。次いで、上記接続用溝3に連続する接続用開
口孔4を形成して、例えば第4図、第5図に示すような
構造を得る。得られた接続用開口孔4に、第1の導電材
料5を埋め込み、第6図例示のようにし、次いで上記接
続用溝3に第2の導電材料6を埋め込む(第7図の例示
参照)図示例では、更にレジストを用い(第8図)、第
2の導電材料の内の不要な部分を除去して、第9図の構
造を得ている。
〔作用〕
本発明によれば、コンタクトホールは、配線用溝3に連
続する接続用開口孔4として形成するので、開口孔4形
威時の余裕を大きくとることができ、接続用としての精
度を上げることができる。
例えば、図示例の如く、接続すべきn゛゛散層11上に
配線用溝3を形成しく第2図(A)参照)、該配線用溝
3の長手方向に直交するような形でレジスト層72を形
成することによって(第3図(A)(B)参照)、接続
すべき電極であるn゛拡散11上に精度良く開口孔4が
形成されるようにできる(第4図、第5図、特に第4図
(A)参照)、またこのようにすると、接続用開口孔4
の2次元的形状はほぼ矩形となり、従来は露光現像時の
光の回折等により円形化していた場合と比較して、より
広い接続面積を確保できる。また、第11図に示した従
来例の如くコンタクトホールを選択的に埋めた後に配線
用溝を形成して導電材を形成する場合は、コンタクトホ
ールの位置上に正確に溝を形成しなければならないので
、位置合わせの精度を充分に高くしないと良好な接続は
できなかった。しかし本発明の方法であると、該従来技
術と異なり、予め配線溝3を形成してから、これと連続
する開口孔4を形成するので、配線用溝3と開口孔4と
がずれることなく、セルファラインで配線用溝3と接続
用開口孔4とを位置合わせできることになる。
また、配線の大部分を配線用溝3内に埋め込むようにで
き、配線形成後に残る段差を小さいものにできる。よっ
て、その後の工程に有利である。
また、エツチング等による加工も、加工すべき膜厚を小
さくできる結果、容易に行うことができるように構成で
きる。
〔実施例〕
以下本発明の一実施例について、第1図〜第9図を参照
して説明する。この実施例は、本発明を超LSI製造時
の、トランジスタなどの素子の配線方法に適用したもの
である。
具体的には、第1図に示すように、Si基板1のn゛゛
散領域11を電極として、この電極からの接続をとる配
線形成に、本発明を適用した。
第1図の状態では、該n゛抗散散領域1を含むトランジ
スタなどの基本構成素子がすでに形成されており、その
上に本例において層間絶縁膜をなす絶縁膜2が充分な膜
厚で堆積しである。絶縁膜は、本例では眉間絶縁膜等と
して使用できるものであれば任意の材料で形成してよく
、例えば5iOtや、psc、あるいはその他の不純物
含有ガラスを用いることができる。本例ではS i O
zを用いた。なお第1図(A)は平面図即ち製造過程に
おける半導体装置を真上から見た図であり、第1図(B
)はそのX線断面斜視図即ち第1図(A)を同図中のX
を含むSi基板面上に垂直な断面で割ったものを斜めに
上方から見た図である。
第1図の状態から、その絶縁膜2に、配線用溝3と、こ
れに連続する接続用開口孔4とを形成するが、本例では
これを以下の手順で行った。
まず第1図の状態で、絶縁膜2上の全面にレジスト71
゛を形成する。このレジスト71゛を、第2図(A)の
示すような配線パターン形成用マスク81で第1のレジ
スト層71のパターン形成を行う、即ち、第2図(A)
において特に斜線を付して示す部分に、レジストJii
71を形成する。
この状態で異方性エンチングを施し、絶縁膜2に配線層
の厚さ程度の深さを持つ溝を掘る。これにより第2図(
B)に明示される配線用溝3が形成される。この溝は、
第2図(A)においてレジスト層71におおわれていな
い部分で形成される。
なお、第2図CB)において、図の繁雑を避けるため、
n゛拡散領域11の図示は省略した。以下第8図まで各
図の(B)において同様である。
この時、パターン形成後のレジスト層71は、溶剤不溶
性にしておく、即ち、例えば遠紫外線照射、高温ベーキ
ングなどのキエアリング等により硬化させ、レジストの
有機溶剤に溶解しないようにする。
次に、上記第1のレジスト層71を残したままで、更に
レジスト72゛を塗布する。これは第2のレジスト層7
2を形成するためのものである。
この場合、レジスト層71.72を形成する各レジスト
は、各々同一材料でも異なる材料でもよい。
本例では、先にパターン形成した第1のレジスト層71
は充分硬化しているため、両者が混しり合うことはない
次に第3図(A)の実線で示すコンタクト形成用マスク
82で該レジスト72′を露光、現像し、パターン形成
する。このコンタクト形成用マスク82は、その抜き部
分、つまり該マスク82でおおわれない部分が第3図(
A)のように前記形成された配線用溝3と重なるととも
に該溝3の長手方向とは直交するように形成する。従っ
て、露光現像後のレジスト形成は、第3図(B)のよう
に、形成される。即ちこの第2のレジスト層は、レジス
ト層72におおわれない部分が上記配線用溝3の長手方
向と直角になるようにパターン形成される。この結果レ
ジス)[71,72が層間絶縁膜上まで抜けている場所
は、先に用いた配線パターン形成用マスク81のスペー
ス部(抜き部分)とコンタクト用開口孔形成用マスク8
2のスペース部が互いに交わる部分のみで、この部分が
接続用開口孔(コンタクトホール)に対応する(第3図
(B)参照)。
次に第4図(A)に示すこの2層に重ねたレジスト層7
1.72をマスクに、絶縁膜2に異方性エツチングを施
す、これにより基板1のnゝ拡散N11に達する接続用
開口孔4を形成する。この状態を第4図(B)に示す、
特に、エツチング後の断面図形状は、この第4図(B)
に現れている。
次いで、レジス)[71及び同72を酸素プラズマ等を
用いて除去すると、第5図(A)(B)に示す構造とな
る0図に示すように、配線用溝3と接続用開口孔4とが
連続して形成されている。
次に第5図に示される構造に第1の導電材料5を選択的
に埋め込む、この場合の導電材料は選択的な埋め込みが
可能なものなら任意であり、例えばAllなども用いる
ことができるが、本実施例ではWを選択的堆積法により
該接続用開口孔4中に埋め込む0本例では、WFhの置
元によるWの選択的堆積の手段を用いた。この場合、接
続用開口孔4の底にはSi基板が露出しているので、該
開口孔4中のみ該導電材料5が堆積する。なお、Wの選
択CVD法については前記した「月刊Sem1−con
ductor World Jの記載を参考に実施する
ことができる。埋め込み後の状態を第6図(A)(B)
に示す。
次に第2の導電材料6により、前記配線用溝3を埋め込
む0本例ではこれを、次のようにして行った。ここでは
選択性については問わないので、導電材料6としてはW
或いはA1等その他任意のものを用いることができる。
当然導電材料6は導電材料5と同じでも異なってもよい
、但し本実施例では、同じくWを用いてこれを形威した
。かかる第2の導電材料6を全面的に堆積させ、先に形
威した配線用溝3を埋め込む、このときは堆積に選択性
が無いため、第7図(A)(B)、特に第7図(B)に
示すように、全面に第2の導電材料6が形威される。
次に配線用溝3以外の部分に堆積した余分な導電材料を
除去するため、レジスト73°を全面に形成後、第8図
(A)に示す如き配線パターン形成用レジストマスク8
3を形成する。このマスク83を用いて該レジスト73
゛をパターニングし、第7図CB)に示す第3のレジス
ト層73を得る。
これにより該導電材料6の異方性エツチングを行った後
、レジスト層73を除去すると、第9図(A)(B)の
構造が得られる。配線用溝3の上に出る配線部(第2の
導電材料6による)は、なるべく小さくし、次工程に影
響を与えないように小さい段差しか残らないようにする
本実施例は、上記のように、コンタクトホールをなす開
口孔4が配線用溝3によって決定される配線部分に対し
セルファライン的に形成されるため、第3図のレジスト
パターン形成の際の重ね合わせ精度のマージンはかなり
大きくとれる。また開口孔4の2次元的形状はほぼ矩形
となり、従来光の回折で円形化していた形状に比較して
、より広い接触面積を確保でき、接触が良好で信頼性の
高い装置が得られる。更に配線の大部分が配線用溝3内
に埋め込まれるため、配線形成後に残る段差は極めて小
さくでき、その後の工程に有利となる。従来異方性エツ
チングに難のあった配線材料のエツチングも、エツチン
グすべき膜厚が小さいため容易になる。
本実施例は上記詳述したように、コンタクトホールをな
す開口孔4及び配線パターン溝3を眉間膜をなす絶縁膜
2中に多層レジスト法を用いてセルファライン的に形威
し、第1の導電材料5の選択的堆積法、及び配線材料で
ある第2の導電材料6の非選択的堆積法によりこれを埋
め込んで電極を取り出し、配線するように構成したもの
である。
よって本実施例によれば、 ■配線パターンに対してコンタクトホール用開口孔4を
セルファライン的に形成するので、重ね合わせ精度のマ
ージンが従来より大きく取れる。
■開口孔4をほぼ矩形に近い形状で形成できるため、有
効な接触面積を広く取れる。
■配線材料の大部分は配線用溝3に埋め込まれ、配線パ
ターン形成後に生じる段差を充分に小さくできる。この
ため更にその上に配線を重ねて形成することが容易にな
る。即ち充分平坦化された多層配線形成法といえる。
■配線材料をエツチングする膜厚を充分薄くすることが
でき、エツチングに伴う困難な問題を小さくすることが
できる。
という効果がある。
〔発明の効果〕
上述の如く、本発明によれば、位置精度良く接続用開口
孔(コンタクトホール)を形成でき、かつ該開口孔によ
る接続が充分にとれ、また導電材料を埋め込む場合の該
導電材料の加工を容易にすることができる多層配線技術
が提供できる。
【図面の簡単な説明】
第1図乃至第9図は、本発明の一実施例の工程を示すも
のであり、各図の(A)は平面図、(B)は断面斜視図
である。第10図及び第11図は、各々従来技術を示す
。 1・・・基板、2・・・絶縁膜、3・・・配線用溝、4
・・・接続用開口孔、5・・・第1の導電材料、6・・
・第2の導電材料。

Claims (1)

  1. 【特許請求の範囲】 1、絶縁膜に配線用溝と前記配線用溝に連続する接続用
    開口孔を形成し、 前記接続用開口孔に第1の導電材料を選択的に埋め込み
    、 次いで前記配線用溝に第2の導電材料を埋め込む多層配
    線法。
JP22411589A 1989-08-30 1989-08-30 多層配線法 Pending JPH0387030A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22411589A JPH0387030A (ja) 1989-08-30 1989-08-30 多層配線法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22411589A JPH0387030A (ja) 1989-08-30 1989-08-30 多層配線法

Publications (1)

Publication Number Publication Date
JPH0387030A true JPH0387030A (ja) 1991-04-11

Family

ID=16808771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22411589A Pending JPH0387030A (ja) 1989-08-30 1989-08-30 多層配線法

Country Status (1)

Country Link
JP (1) JPH0387030A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112197A (ja) * 1992-07-28 1994-04-22 Micron Technol Inc 半導体装置の電気的な接続体の形成方法及び該方法で作られた電気的な接続体を備えた半導体装置
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112197A (ja) * 1992-07-28 1994-04-22 Micron Technol Inc 半導体装置の電気的な接続体の形成方法及び該方法で作られた電気的な接続体を備えた半導体装置
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
US6221779B1 (en) 1992-07-28 2001-04-24 Micron Technology, Inc. Self-aligned process for making contacts to silicon substrates during the manufacture of integrated circuits therein
US6414392B1 (en) 1992-07-28 2002-07-02 Micron Technology, Inc. Integrated circuit contact
US6573601B2 (en) 1992-07-28 2003-06-03 Micron Technology, Inc. Integrated circuit contact
US7276448B2 (en) 1992-07-28 2007-10-02 Micron Technology, Inc. Method for an integrated circuit contact
US7282447B2 (en) 1992-07-28 2007-10-16 Micron Technology, Inc. Method for an integrated circuit contact
US7282440B2 (en) 1992-07-28 2007-10-16 Micron Technology, Inc. Integrated circuit contact
US7315082B2 (en) 1992-07-28 2008-01-01 Micron Technology, Inc. Semiconductor device having integrated circuit contact
US7569485B2 (en) 1992-07-28 2009-08-04 Micron Technology, Inc. Method for an integrated circuit contact
US7871934B2 (en) 1992-07-28 2011-01-18 Round Rock Research, Llc Method for an integrated circuit contact
US8097514B2 (en) 1992-07-28 2012-01-17 Round Rock Research, Llc Method for an integrated circuit contact

Similar Documents

Publication Publication Date Title
JPH09153545A (ja) 半導体装置及びその製造方法
JPH0215632A (ja) 半導体集積回路の製造方法
JPS63304644A (ja) ヴアイア・ホール形成方法
JP3520114B2 (ja) 半導体装置の製造方法
JPH027544A (ja) 柱の整合及び製造工程
JPH0563940B2 (ja)
KR0180287B1 (ko) 반도체장치의 배선구조 및 그의 제조방법
US6677193B2 (en) Method of producing semiconductor device and its structure
JPH0387030A (ja) 多層配線法
JP2872086B2 (ja) 半導体装置の製造方法
JP2727587B2 (ja) 多層配線法
JPH09129732A (ja) 半導体装置の製造方法
JPS63271958A (ja) 多層配線形成方法
JPH1174174A (ja) 半導体装置の製造方法
JPH04260328A (ja) 半導体装置の製造方法
JP3209209B2 (ja) 容量コンタクトホールを有する半導体装置の製造方法
JPH0856024A (ja) 集積回路の製造方法
JPH0218950A (ja) 半導体装置及びその製造方法
KR100396693B1 (ko) 반도체 소자의 금속배선 형성방법
JP3223904B2 (ja) 半導体装置の製造方法
JPH0290511A (ja) 半導体装置
JPH03108359A (ja) 配線構造及びその形成方法
JPH02111052A (ja) 多層配線形成法
JPS6134956A (ja) 配線層の形成方法
JPH0123944B2 (ja)