JPS63304644A - ヴアイア・ホール形成方法 - Google Patents

ヴアイア・ホール形成方法

Info

Publication number
JPS63304644A
JPS63304644A JP63032005A JP3200588A JPS63304644A JP S63304644 A JPS63304644 A JP S63304644A JP 63032005 A JP63032005 A JP 63032005A JP 3200588 A JP3200588 A JP 3200588A JP S63304644 A JPS63304644 A JP S63304644A
Authority
JP
Japan
Prior art keywords
layer
etching
polyimide
photoresist
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63032005A
Other languages
English (en)
Other versions
JPH0573338B2 (ja
Inventor
エヴア・オーナー
ラインホールト・ミユール
ハンス−ジヨキム・トランプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63304644A publication Critical patent/JPS63304644A/ja
Publication of JPH0573338B2 publication Critical patent/JPH0573338B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、二重露光によるフォトレジスト工程および多
段乾式エツチング工程を使用して、二重層絶縁膜中にヴ
ァイア・ホールを作成する方法に関する。本発明に基づ
く方法は、特に、VLSI技術で集積回路構造の第1メ
タラジ−と第2メタラジ−の間の二重層絶縁膜中にヴァ
イア・ホールを作成するのに用いられる。
B、従来技術およびその問題点 集積回路技術では、従来、個々の構造要素を接合するた
めのメタラジ−・パターンは、半導体基板上に金属層を
プランケ・ソト付着し、それをフォトレジスト工程およ
びその後のエツチングで当該のメタラジ−・パターンに
従った構造にするようにして作成されていた。このパタ
ーンを絶縁層で覆い、その上に、ヴァイア・ホールを通
して最初のメタラジ−と連絡する別のメタラジ−・ノ寸
ターンを付着させていた。集積回路の回路密度が増加す
るにつれて、メタラジ−・パターンをその寸法に比べて
ますます小さくかつ高密度で配列しなければならなくな
った結果、メタラジ−・パターン上の絶縁層の不規則性
とでこぼこが増大した。このようなでこぼこな絶縁層の
上にさらにメタラジ−を付着させると、このメタラジ−
は下の基板の段の上で薄くなり、そのためにこの領域で
電流密度が増加し、電気移動の不良も生じるという結果
になった。また、フォトレジスト工程に関しても、フォ
トレジスト層の明確で精密な露光および現像が表面ので
こぼこの増大に応じて不可能となるという問題が生じた
回路構造が小型化する過程で、上記のサブトラクティブ
・エツチング工程は、より高密度のメタラジ−・パター
ンを作成するのに役立つ、いわゆる金属リフトオフ法で
置き換えられた。この種の方法は、たとえば、米国特許
第2559389号、第3849136号、第3873
361号明細書に記載されている。しかし、メタラジ−
・パターンの作成にこのリフトオフ法を使用しても、前
記のでこぼこの問題はなくならない。
こうした欠点を克服する方法が、米国特許第39855
97号明細書に記載されている。この方法によれば、基
板上に次々に3つの層を付着する。
初めの2層は有機ポリマー材料からなり、第3の最上層
は酸素中での反応性イオン・エッチングに対して抵抗性
があるものである。その後で、フォトレジスト層を付着
し、当該のメタラジ−・パターンの反転パターンを露光
によって作成する。フォトレジストを現像し、得られる
第3層の露光領域を除去した後、第2層と第1層の対応
する領域を反応性イオン・エッチングによって除去し、
層厚が第1層の厚さにほぼ等しい導電性金属を付着し、
第2層を選択的に溶解する溶媒に基板をさらして、第2
層およびその後のすべての層を剥離する。このようにし
て、埋込み型メタラジ−・パターンが得られる。次に、
ポリイミド層を付着し、工程段階の第2段階で、上記ポ
リイミド層内にヴァイア・ホールをあけ、ヴアイア用の
メタラジ−・パターンを作成する。この方法はきわめて
有効であるものの、半導体素子の密度がさらにかなり増
すことに関連し、特に、メタラジー層の数が増すことに
関連して、難点があった。基本原則を守り、金属および
絶縁体がすべての層を完全に覆うようにするために、ヨ
ーロッパ特許第0046525号の主題であるプレーナ
法が開発された。この方法に従って得られる構造では、
下側のポリイミド層と上側の酸素プラズマに対して抵抗
力をもつ無機絶縁層からなる複合層が、導電性メタラジ
−・パターンを備えた半導体基板上に絶縁のために配置
されている。複合層中のヴァイア・ホールは、反応性イ
オン・エッチング法によって作成する。
さらに、ポリイミドと 5iN1SiO2,5iNxO
’5’などプラズマ付着材料からなる二重層絶縁膜の場
合、約350ないし400℃の温度でポリイミドを気化
して除くと、上に載せたS i Ns S i 02、
または5iNxOY層およびその上に付着されたメタラ
ジ−中に欠陥を生じることが判明している(IBMテク
ニカル・ディスクロージャ・プルテン、第27巻、第1
0A号(1985年3月)、5835〜36ページ)。
半導体基板上に配列されたメタラジ−の上にまず窒化物
層をプラズマ付着法によって付着し、次にポリイミド層
をスピン・オンによって付着した二重層絶縁体が、R,
M、ゲフヶン(Geffken)による国際電子デバイ
ス会議の会議報告書(theConference R
eport of the Internationa
lElectron Devices Meeting
) 、ワシントン特別区、1983年12月5.6.7
日、542〜545ページに記載されている。絶縁層中
にヴァイア・ホールを作成する場合、下側の層上にエッ
チ・ストップのないこと、および第2メタラジ−が画定
されないことが、これまで一層萬密度のヴァイア・ホー
ルの配置を制限するファクターとなっていた。
したがって、下側の層上にエッチ・ストップを有する絶
縁体を選択すれば、第2メタラジ−と第1メタラジ−の
間にあるヴァイア・ホールをより密接して配置し、第1
メタラジ−の線と重なり合うようにできるはずである。
前記報告書中に記載の両方の絶縁体では、これらの条件
が満たされている。すなわち、下側の表面構造上に適当
なエッチ・ストップのあるエツチング技術が知られてい
る。
−例をあげると、プラズマ窒化物の場合、CF4を主成
分とするいくつかの混合気体に関して、窒化物と下側の
PSG/SiO2基板とのエツチング速度の比は10:
1よりも大きい。同様に、ポリイミド用としては、アル
カリを主成分とする湿式エツチング法または酸素を主成
分とする乾式エツチング法が知られており、この場合、
下側の酸化物と第1メタラジ−がエッチ・ストップとし
て働く。
今日まで通用している技術では、2枚のフォトマスクを
使用して二重層絶縁膜中にヴァイア・ホールをあけ、窒
化層中にまたその後ポリイミド層中に次々にヴァイア・
ホールをあけていた。この方法の欠点は、窒化物層とは
別のマスクを使ってあけたポリイミド層中のヴァイア・
ホールが窒化層中のヴァイア・ホールと自己位置合せさ
れないことにある。ポリイミド層中のヴァイア・ホール
が窒化層中のヴァイア・ホールよりも大きいので、数個
の高い段が形成され、それを第2メタラジ−で覆わなけ
ればならない。一枚のフォトマスクを用いて二重層中に
ヴァイア・ホールをあけることができれば、多数の工程
段階が節減でき、より充分な角度とより緩やかな輪郭(
プロフィル)をもつ自己位置合せされたホールが両方の
層を貫いて実現できるはずであり、そうすれば第2メタ
ラジ−による被覆に非常にプラスの影響が出る。
したがって、一枚のフォトマスクだけを使用して二重層
絶縁膜中にヴァイア・ホールをあける方法を提供するの
が、本発明の目的である。
C0問題点を解決するための手段 本発明は、窒化物とポリイミドからなる二重絶縁膜中に
ヴァイア・ホールをあける方法に関する。
一枚のフォトマスクだけを使って、二重露光によるフォ
トレジスト法と多段乾式エツチング法を適用して、ヴァ
イア・ホールを作成する。二重露光はイメージに従った
( image−wise)露光とそれに続くブランケ
ット照射からなり、露光時間比に応じて、フォトレジス
ト中で約60度と70度の間のエツジ角をもたらす。こ
の角度が、乾式エラチング工程で、ポリイミド層に転写
される。
CF4を工・レチング・ガスとして用いる第1のエツチ
ング段階で、大部分のポリイミドが除去される。
ヴァイア・ホール中の残存ポリイミドを除去するために
、次に酸素中でのエツチング段階を行なう。
したがって、エッチ・バイアスが非常に低いレベルに保
たれる。CF4をエッチング・ガスとして用いて窒化層
を再びエツチングする。このエツチング工程はn(nは
2以上の整数)段階で行ない、各工程の後にフォトレジ
ストとポリイミドをレジスト角を介して横方向にシフト
させる酸素中でのエツチング段階を行なう。段の高さを
和らげることにより、より緩やかなヴァイア・ホールの
輪郭が得られ、したがって第2メタラジ−による非常に
秀れた被覆が得られる。なお、以下の実施例ではn=2
として説明している。
D、実施例 プラズマ窒化物は、その若干の特性によって、集積回路
を不働態化(パッジベージ日ン)するのに非常に適して
おり、また個々の金属層間の絶縁体として非常に適して
いる。絶縁の目的で使用する層の厚さでは、プラズマ窒
化物膜はナトリウム・イオンにとって充分な障壁であり
、したがって下側の構成要素をイオンによる汚染から保
護する。
さらに、プラズマ窒化物は比較的耐湿性があり、この事
実が集積回路の安定性に寄与している。プラズマ窒化物
は、他の多数の絶縁体と同様に、高抵抗、低い電荷移動
および電荷捕捉の値、低レベルないし中レベルの応力な
どの特性をも備えている。必要な当該の物理的特性およ
び電子的特性を有する窒化物膜の作成に適したプロセス
・ウィンドーが存在する。プラズマ窒化物は、ウェハ表
面構造全体にわたって層の厚さがまったく均一な共形膜
を作るので、非常に精密な許容誤差とエッチ・バイアス
を有するヴァイア・ホールをあけることができる。
ここで、エッチ・バイアスは、エツチング中の寸法の変
化を示す尺度であり、エツチングを行なう前の、(基板
表面における)フォトレジスト・イメージ幅と、エツチ
ング後における、エツチングされた溝の、底部で測定し
た幅との比によって規定される。エツチングされた構造
体が実質的に垂直な側壁を持つ場合、エッチ・バイアス
は実質的にないことになる。
ポリイミドは、また、個々のメタラジ−間の絶縁体とし
て適したいくつかの特徴を有する。プラズマ窒化物とは
逆に、ポリイミドは下側の表面構造を平面化し、したが
って第2メタラジ−を付着するためのすぐれた出発点と
なることに留意されたい。もうひとつの重要な特性は、
その3.5という低い誘電定数である。まず窒化物層、
次にポリイミド層を付着するとき、非常に近接した第1
メタラジ−と第2メタラジ−の間を絶縁するための特に
有利な条件が生じる。
従来技術(第8A図および第8B図)によれば、第1メ
タラジ−Mlを付けた半導体基板上に、共形(コンフォ
ーマプル)窒化シリコン層を周知の方法で付着し、フォ
トリソグラフィとCF 4を主成分とする乾式エツチン
グ法を用いて、その基板内にヴァイア・ホールをあける
。その寸法が金属1から金属2までのヴアイア表面を決
定する。次に、スピン・オンによってポリイミド層を付
着する。ポリイミド層中のヴァイア・ホールは、2番目
のマスクで画定されるので、窒化物層中のヴァイア・ホ
ールと自己位置合せされない。ポリイミド層中のヴァイ
ア・ホールを酸素を用いて反応性イオン・エッチングす
る間に、いくつかの高い段ができ(第8B図の■、■)
、それを第2メタラジ−で覆わなければならない。
本発明に基づく方法では、二重露光によるフォトレジス
ト法と多段階の独特の乾式エツチング法を用いて、窒化
物とポリイミドからなる二重層絶縁膜中に自己位置合せ
されたヴァイア・ホールが作成でき、そのヴァイア・ホ
ールは当該の原則を満足し、その輪郭が緩やかなので、
室温での蒸着でも第2メタラジ−による秀れた被覆がで
きる。
この方法の特定の利点は、1枚のフォトレジストだけを
用いて二重層中にヴァイア・ホールをあけることができ
る点にある。
まず第1図のフォトレジスト・マスク(9)の=13− 作成について説明することにする。厚さが約3ないし5
μmのレジスト層を上に付着したフォトリソグラフィ用
の基板は、p型およびn型拡散領域(図示せず)をもつ
単結晶シリコンの基板(1)、半埋込み型の熱成長酸化
物5ROX (2) 、低圧下の化学蒸着によって付着
された、トランジスタのチャネル長を決定するドープさ
れたポリシリコン(5)、拡散領域用の二酸化シリコン
・スペーサ(4)、ホウリンケイ酸ガラスの絶縁膜(3
)、ポジ型フォトレジストを用いてリフトオフ法によっ
て画定したTiとAl1−Cu−8t合金の第1メタラ
ジ−(6)、厚さが通常約0.2ないし0゜8μmで、
ウェハ表面構造全体と共形な、気圧約1ミリバール、電
力100ワツト、付着温度約300℃でシラン、アンモ
ニア、アルゴンを含む雰囲気からプラズマ付着によって
作成された窒化シリコンの第1絶縁層(7)から構成さ
れる。最後に、スピン−オンによって、厚さが通常0.
8ないし2.0μmの第2の平面化用ポリイミド絶縁層
(8)を作成する。
ポリイミド層(8)上に、スピン・オンによりフォトレ
ジスト層(9)を約3.0ないし5.0μmの厚さに付
着する。フォトレジストとしては、ポジ型フォトレジス
ト材料、たとえばシラプリー(Shipley)社製の
マイクロポジット(旧croposit)1450 J
の部名で市販されている、フェノール・ホルムアルデヒ
ド樹脂とジアゾナフトキノン抑制剤を含有するレジスト
が利用できる。通常、レジストを露光前に約85°Cで
約20分間、そして露光後に約105℃で約10分間ベ
ークする。本発明によると、フォトレジスト層を投射マ
スクを通してイメージ露光してから、ブランケット露光
する。実際上は、個々のチップ・フィールドを「ウェハ
上で直接」段階的にイメージ露光し、そのあとウェハを
ブランケット露光する。
ここで1イメージ露光(image−wise exp
osure)とは、半導体ウェハを被うレジスト層に、
あるパターンを画定するために行なう露光のことを言う
イメージ露光の中には、マスクを介して行なう投影の他
に、電子ビームによる描画も含まれる。イメージ露光と
は対照的に、レジスト層に対して全面的に行なう露光を
ブランケット露光と呼ぶ。
露光は、波長438nm以下の光線で実施する。
ブランケット露光時間とイメージ露光時間の比は、約1
:2.0ないし1:5の範囲内にあり、約1:2.5の
比率が好ましい。いずれにしても露光は、全体で約3.
0秒である。本明細書で開示する露光工程、すなわちイ
メージ露光とその後のブランケット露光によって、フォ
トレジストは、透明な投射マスク領域によって画定され
る領域で可溶性になるだけでなく、その可溶性自体が上
層で増加する。その結果、現像するとフォトレジスト・
パターンにエツジ傾斜ができる、すなわちホールの上部
の方が下部の基板レベルよりも大きくなる。
二重露光工程の詳細は、ヨーロッパ特許出願85−11
6430.1号明細書中に記載されている。
二重露光を用いないでも、個々のチップ・フィールドの
段階的露光で原則通りの必要な小寸法を実現することは
可能であるが、第2メタラジ−による被覆にとって非常
に重要なフォトレジスト・パターン中の必要なエツジ角
を実現することは不可能である。エツジ角は、ブランケ
ット露光とイメージ露光の比に依存する。ブランケット
露光とイメージ露光の比が前記の1:2.5の場合、レ
ジストを現像すると、約60度と70度の間の、好まし
くは約65度のエツジ角が得られる。上記のポジ型フォ
トレジストを現像する場合、メタケイ酸ナトリウムとリ
ン酸ナトリウムを主成分とする現像剤、たとえばシラプ
リー社製のAZ現像剤が使用できる。二重露光によって
、フォトレジスト層は、現像の間に初めの厚さの約30
%はどが減少する。
フォトレジスト・パターン中で所定のエツジ角を設定す
るため、フォトレジスト・パターンを加熱して、フォト
レジストを流動化させフォトレジスト角を小さくするこ
とが提案されている(IBMテクニカル・ディスクロー
ジャ・プルテン、第28巻、第7号、1985年12月
、3136〜3137ページ所載のA、ベルゲンダール
(Bergendahl )等の論文)。次に反応性イ
オン・エッチング(RIE)・システム中で酸素による
=17= 灰化(アッシング)を行なって、イメージ開口部からレ
ジストを完全に除去する。この方法の欠点は、開口部の
大きさと密度に応じて、異なるフォトレジスト輪郭が得
られることである。ホール開口部が小さくなるにつれて
、オーバーハングと急なレジスト角が得られる。高いホ
ール密度のときも、同様な結果が得られる。したがって
、この方法は本発明と併用できない。多段エツチングに
関するIBMテクニカル・ディスクロージャ・プルテン
所載の開示を、後で参照する。
約65度というフォトレジスト・マスク中の角(第1図
)が、次のエツチング工程でポリイミド層(8)中に転
写される。エツチングの間、良好なエツチング輪郭と低
いエッチ・バイアスを同時に実現することが重要である
。エッチ・バイアスが低いと、数μm平方の寸法の完成
したヴァイア・ホールが、はんの少しの寸法増大(10
分の数μm程度)しか示さない。ポリイミドの厚さは基
板の形態(トポロジー)に応じて変わるので、すべての
ヴァイア・ホールが開いていることも確認されたい。
従来技術(IBMテクニカル・ディスクロージャ・プル
テン、A、ベルゲンダール等)によると、多段反応性イ
オン・エッチング工程でエツチング深さが次々に少しず
つ増加するように処理パラメータを修正し、こうしてエ
ツチングされた開口部の所定の輪郭が得られるようにし
て、材質の異なる層を異方的エツチングすることができ
る。
−例をあげると、CHF3とCO2中でのエツチング段
階を02中でのレジストの灰化と交互に行なうようにし
て、5/02層を段階的にエツチングする。SiO3層
の下のポリシリコン層も段階的にエツチングするが、こ
れはNF3を主成分とするエッチング・ガスを使って行
なう。
こうした従来技術とは対照的に、本発明によると、ポリ
イミド層を複数の小さな段階でエツチングするのでなく
、CF4を主成分とするエッチング・ガスを用いて、そ
の2/3ないし3/4を一段階で一気にエツチングする
。ポリイミドと窒化物のエツチングを分離するため、0
2工ツチング段階を加える。次に、窒化物を、o2中で
の灰化と交互に、CF4を主成分とするエッチング・ガ
スを用いて段階的にエツチングする。このようにして、
最小のエツチング・バイアスがポリイミドのエツチング
で得られ、その結果、二重層絶縁膜中のエツジ輪郭が緩
やかになる。
以下では、ポリイミドについては第2図および第3図を
参照し、窒化物については第4図ないし第7図を参照し
て、エツチング工程を2段に分けて説明することにする
。ポリイミドは、その平面化特性により、異なる形態の
領域で異なる層厚を示すので、ヴァイア・ホールがオー
バーエツチングされる時間は様々であり、ポリイミド層
がより薄い領域ではレジスト角によるエッチ・バイアス
がより高くなる。このより高いエッチ・バイアスが、次
に、エツチング中に窒化層中にも転写されることになる
。この寸法の不正確さをできる限り小さく保つため、ポ
リイミドを、前のように酸素中ではなくCF4中で(第
2図)エッチする。どちらのエッチング・ガスでも、レ
ジストとポリイミドのエツチング速度の比は約1:1で
ある。しかし、CF4の場合にはエッチ・バイアスがほ
とんど存在せず、02の場合には等方性エツチングによ
る横方向エツチングのために約0.5μmのエッチ・バ
イアスが存在することになる。
最初のエツチング段階は、ポリイミドの層厚の2/3な
いし3/4を一段階でエツチングする。
すなわち、ポリイミドの一番薄い領域がエツチングによ
って貫通するばかりのところまで(第2図、右側のヴァ
イア・ホール)エツチングを続ける。
エツチングの終点は、レーザ干渉によって決定する。第
2のエツチング段階は、酸素中で行なう。
コノエツチング段階では、窒化物がエッチ・ストップに
なる。エッチ・ストップは、窒化物が全グアイア・ホー
ル中に露出するような長さである(第3図)。この酸素
エツチング段階により、1ヴァイア・ホール当たり最大
0.2μmのエッチ・バイアスができる。
これまで用いられてきた方法は、CF4中での一段階の
反応性イオン・エッチングを含んでいた。
この方法の欠点は、窒化物中に比較的高い段が形成され
、第2メタラジ−中に中断が生じる点にある。したがっ
て、本発明に基づく方法は、酸素中での横方向灰化によ
って中断された、少な(とも2回の一連の垂直方向反応
性イオン・エッチング段階をもたらす(第4図、第5図
および第8図)。
最終段階で、もう−回、酸素中での灰化を行ない(第7
図)、その結果、ポリイミドは窒化物段階に比べて再び
後退し、ヴアイア・ボール輪郭の鋭さがさらに緩やかに
なる。この一連のエツチング段階でのエッチ・バイアス
はきわめて低く、約0゜1μm未満の程度である。ポリ
イミドおよび窒化物の反応性イオン・エッチングでレジ
スト厚さの約半分が消費され、その大半はポリイミド・
エツチングのエツチング中に、きわめて小部分が酸素に
よる灰化中に消費される。こうして、工程全体を通じて
常に、盛り上がった領域のポリイミドに対する望ましく
ない浸食を防止するのに充分な残留フォトレジストが存
在する。残留フォトレジストは、N−メチルピロリドン
を用いて剥がす。
方法の調査: 従来技術  本発明 窒化物付着      あり    ありレジスト前処
理    あり    なしレジスト塗付     あ
り    なし露光、現像      あり    な
しエツチング      あり    なしレジスト剥
離     あり    なしポリイミド前処理   
あり    ありポリイミド付着    あり    
ありレジスト塗付     あり    ありイメージ
露光     あり    ありブランケット露光  
 あり    あり現像         あり   
 ありエツチング      あり    ありレジス
ト剥離     あり    あり具体的実施例: A)フォトリソグラフィ工程 シラプリー社製の、ノヴオラク(Novolak )を
主成分としてジアゾナフトキノン抑制剤と0.35%オ
ラセト(Oracet )色素(ciba−Geigy
社の商標)を含む層厚4.8μmの、ポジ型フォトレジ
ストTF20を使用する。ブランケット露光とイメージ
露光の比は1:2.5であり、ブランケット露光に0.
8秒、イメージ露光に2.2秒かかった。
露光されたウェハを105℃で約lO分聞役ベークして
から、次にAZ現像液を用いて比率1:1で終点プラス
50%まで現像した。現像後のレジスト層の厚さは約3
μm1フオトレジストのエツジ角は約65度であった(
第1図)。ポリイミドと窒化物の層厚は、それぞれ0.
85μmおよび0.4μmであった。
B)エツチング工程 すべてのエツチング段階は、HIPRO並列プレート反
応性イオン・エッチング・システム内で次々に実行する
。たとえば、AME8100などの6極反応性イオン・
エッチング・システムやワン・ウェハ・エツチング装置
も、同様に適している。下記の反応性イオン・エッチン
グのパラメータは、経験に基づくもので、すぐれた結果
をもたらした。このパラメータを、別の反応性イオン・
エッチング・システムで使用する場合には、修正しなけ
ればならないことがある。
ポリイミド(0,85μm) 第1段階:第2図 エツチング媒体 CF4 流量      30secm 圧力            65マイク0パール電力
            300ワフト約75%に当た
る約0.7μmのポリイミドが一気にエツチングされる
。レジストとポリイミドのエツチング速度比は、1:1
である。
第2段階: 第3図 エツチング媒体 02 流量      40secm 圧力            100マイクaA−ルミ
力           300ワフト約0.3μmが
エツチングされる。そのうち0゜15μmが終点までの
エツチング、0.15μmがオーバーエツチングに相当
する。
窒化物(0,4μm)    第1段階:第4図 エツチング媒体 CF 4 流量      30secm 圧力           65マイクOパール電力 
           300ワフト約60%に当たる
約0.25μmの窒化物が一気にエツチングされる。
第2段階: 第5図 エツチング媒体 0゜ 流量      40secm 圧力            100マイク0パール電
力            200ワツト垂直方向エツ
チングを適用して、レジスト角を介してレジストとポリ
イミドの0.15μmの横方向シフトを実現する。
第3段階: 第6図 エツチング媒体 CF 4 流量      30secm 圧力            65マイクuA−ルミ力
            300ワット約0.25μm
がエツチングされる。そのうち0.15μmは終点まで
のエツチング、0.1μmがオーバーエツチングに相当
する。
第4段階: 第7図 エツチング媒体 02 流量      40sccm 圧力            100マイクI2メール
電力           200ワツト垂直方向エツ
チングを適用して、レジスト角を介してレジストとポリ
イミドの0.15μmの横方向シフトを実現する。第2
段階と第4段階でのそれぞれ0.15μmのポリイミド
の横方向エツチングに、0.3μmの垂直方向レジスト
除去がそれぞれ対応している。
第9図は、本発明に基づいてあけたヴァイア・ホールの
走査型電子顕微鏡写真である。ヴァイア・ホール内部の
2つのリングは、窒化物の段であり、緩やかな輪郭で外
方向にポリイミドが続いている。
第10図は、走査型電子顕微鏡写真であり、暗い領域は
第1メタラジ−を表わす。ポリイミドによって当該のエ
ツジ角で被覆された絶縁層の壁面に、初めの2つの窒化
物の段がはっきり認めることができる。
これらの走査型電子顕微鏡写真は、厳密に制御されたエ
ツチング工程の結果を示している。フォトレジスト層中
の約60度ないし70度の角が、60度以下の角度でポ
リイミド層に転写され、すなわち輪郭がエツチングの間
に低くなっている。
ヴァイア・ホールは、それぞれ緩やかな輪郭、または低
い段を有する。窒化物とポリイミドの開口部が自己位置
合せされるため、これまでに知られている方法よりも概
して起伏が少ない(第8A図および第8B図)。第1メ
タラジ−の共形被覆によって実現された外側の窒化物の
段が失われている。内側の段の段高は、2段に分割され
ることによって弱められている。本発明に基づくエツチ
ング方法は、特に、充分な金属被覆に関して、とりわけ
金属リフトオフ法を使用するとき、または常温でのTi
−AU−Cuなどの金属蒸着の際に有利である。本発明
の方法に基づいてあけたヴァイア・ホールは、1ヴァイ
ア・ホール当たり0.3Ω程度のすぐれた抵抗値を示す
E0発明の効果 本発明によれば、1枚のフォトマスクだけを使用して、
2重絶縁層中に、緩やかな輪郭を持ち、自己位置合せさ
れた両絶縁層を貫くヴァイア・ホールを形成することが
できる。
【図面の簡単な説明】
第1図は、二重層絶縁層中に1/2ホールをあけるため
のレジスト・マスクを示す。 第2図は、ポリイミド層を貫通する第1のエツチング段
階を示す。 第3図は、ポリイミド層を貫通する第2のエツチング段
階を示す。 第4図は、窒化層を貫通する第1のエツチング=29一 段階を示す。 第5図は、レジスト角を介してレジストとポリイミドを
横方向にエツチングする第2のエツチング段階を示す。 第6図は、窒化層を貫通する第3のエツチング段階を示
す。 第7図は、レジスタ角を介してレジストとポリイミドを
横方向にエツチングする第4のエツチング段階およびレ
ジストの剥離を示す。 第8A図は、従来技術に基づいて窒化層中にホールをエ
ツチングする様子を示す。 第8B図は、第8A図に基づく窒化層の上に配置された
ポリイミド層中にホールをエツチングする様子を示す。 第9図は、窒化物とポリイミドからなる二重層絶縁層中
のヴァイア・ホールの走査型電子顕微鏡写真を示す。 第10図は、第1メタラジ−上の窒化物/ポリイミド壁
面の走査型電子顕微鏡写真を示す。 1・・・・基板、2・・・・熱成長酸化物、3・・・・
ホウ−3〇− リンケイ酸ガラス絶縁層、4・・・・二酸化シリコンス
ペーサ、5・・・・ポリシリコン、6・・・・第1メタ
ラジ−17・・・・窒化シリコン第1絶縁層、8・・・
・ポリイミド第2絶縁層、9・・・・フォトレジスト層
。 出願人  インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人  弁理士  頓  宮  孝  −(外1名) 一31= 第1図 第2図 第3図 第4図 第5図 手 続 (甫 正 書(方式) 昭和13年を月β−日 特許庁長官  小 川 邦 夫 殿 1、事件の表示 昭和63年 特許願 第32005号 2、発明の名称 ヴァイア・ホール形成方法 4、代 理 人 第21森ビル 日本アイ・ビー・エム株式会φ〜墾、 Tel (代表)585−49 、) 氏 名 弁理士  頓 宮 孝 昭和   年   月   日 ε→ 5、補正命令の日付 6、補正の対象 (1)明細書の発明の詳細な説明の欄 (2)明細書の図面の簡単な説明の欄 (3)図面 7、補正の内容 +l)  明細書第27頁第20行ないし第28頁第8
行の「第9図は、・・・・・・できる。Jを削除する。 (2)明細書第30頁第15行ないし同頁第19行の「
第9図は、・・・・・・示す。」を削除する。 (3)図面第9図および第10図を削除する。

Claims (1)

  1. 【特許請求の範囲】 (a)メタラジー層が形成された基板の上に、無機材料
    からなる第1の絶縁層を形成し、(b)上記第1の絶縁
    層の上に、ポリマー材料からなる第2の絶縁層を形成し
    、 (c)上記第2の絶縁層の上にポジ型フォトレジストか
    らなるフォトレジスト層を形成した後、プレ・ベーキン
    グを行ない、 (d)上記フォトレジスト層に対して、まずイメージ露
    光を行ない、次にブランケット露光を行ない、その後で
    ポスト・ベーキングを行ない、 (e)上記フォトレジスト層を現像して上記フォトレジ
    スト層を貫通する傾斜のついた開口を設け、 (f)第1のエッチング・ガスを用いる反応性イオン・
    エッチングによって、上記開口部にある第2の絶縁層を
    、その最も薄い部分での全厚みにほぼ相当する深さにわ
    たって除去し、 (g)第2のエッチング・ガスを用い、上記第1の絶縁
    層をエッチ・ストップとする反応性イオン・エッチング
    によって、上記開口部で残存している上記第2の絶縁層
    を完全に除去し、 (h)上記第1のエッチング・ガスを用いる反応性イオ
    ン・エッチングによって、上記開口部にある上記第1の
    絶縁層をその全厚みのほぼ1/n(nは2以上の整数)
    の深さにわたって除去し、 (i)上記傾斜のついた開口を通じて行なう、上記第2
    のエッチング・ガスを用いる反応性イオン・エッチング
    によって、上記開口の周囲の上記フォトレジスト層と上
    記第2の絶縁層を、上記基板表面と平行な方向に関して
    後退させ、 (j)上記(h)、(i)のステップをこの順でさらに
    (n−1)回繰り返し、 (k)残存している上記フォトレジストを除去すること
    を特徴とする、2重絶縁層中にヴァイア・ホールを形成
    する方法。
JP63032005A 1987-04-16 1988-02-16 ヴアイア・ホール形成方法 Granted JPS63304644A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP87105700.6 1987-04-16
EP87105700A EP0286708B1 (de) 1987-04-16 1987-04-16 Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation

Publications (2)

Publication Number Publication Date
JPS63304644A true JPS63304644A (ja) 1988-12-12
JPH0573338B2 JPH0573338B2 (ja) 1993-10-14

Family

ID=8196930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63032005A Granted JPS63304644A (ja) 1987-04-16 1988-02-16 ヴアイア・ホール形成方法

Country Status (4)

Country Link
US (1) US4816115A (ja)
EP (1) EP0286708B1 (ja)
JP (1) JPS63304644A (ja)
DE (1) DE3776325D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243388A (ja) * 1991-11-29 1993-09-21 Nec Corp 半導体装置の製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4869777A (en) * 1988-12-16 1989-09-26 Ibm Corporation Method for selectively etching the materials of a composite of two materials
US5010039A (en) * 1989-05-15 1991-04-23 Ku San Mei Method of forming contacts to a semiconductor device
US5258264A (en) * 1989-07-06 1993-11-02 International Business Machines Corporation Process of forming a dual overhang collimated lift-off stencil with subsequent metal deposition
US5153303A (en) * 1990-01-19 1992-10-06 Ciba-Geigy Corporation Polyimides prepared from disubstituted aromatic tetracarboxylic acid dianhydrides
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
US5022958A (en) * 1990-06-27 1991-06-11 At&T Bell Laboratories Method of etching for integrated circuits with planarized dielectric
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
JPH0760821B2 (ja) * 1991-05-17 1995-06-28 インターナショナル・ビジネス・マシーンズ・コーポレイション ポリマー基材の状態調整方法
WO1993007629A1 (en) * 1991-10-04 1993-04-15 Motorola, Inc. Integrated deposited vertical resistor in a sequential multilayer substrate
US5223084A (en) * 1991-11-25 1993-06-29 Hewlett-Packard Company Simultaneous dielectric planarization and contact hole etching
JPH06188229A (ja) * 1992-12-16 1994-07-08 Tokyo Electron Yamanashi Kk エッチングの後処理方法
TW290717B (en) * 1994-10-28 1996-11-11 Advanced Micro Devices Inc Method to prevent formation of defects during multilayer interconnect processing
JPH09511622A (ja) * 1994-11-07 1997-11-18 マクロニクス インターナショナル カンパニー リミテッド 集積回路表面保護方法および構造
JP3360461B2 (ja) * 1995-01-31 2002-12-24 ソニー株式会社 メタル成膜工程の前処理方法
KR0179838B1 (ko) * 1995-09-02 1999-04-15 문정환 반도체 소자의 절연막 구조 및 절연막 평탄화 방법
US5661083A (en) * 1996-01-30 1997-08-26 Integrated Device Technology, Inc. Method for via formation with reduced contact resistance
TW385523B (en) * 1996-12-14 2000-03-21 United Microelectronics Corp Method for making contact via with a formed component on semiconductor substrate
US6074569A (en) * 1997-12-09 2000-06-13 Hughes Electronics Corporation Stripping method for photoresist used as mask in Ch4 /H2 based reactive ion etching (RIE) of compound semiconductors
US6245492B1 (en) 1998-08-13 2001-06-12 International Business Machines Corporation Photoresist system and process for aerial image enhancement
US6175087B1 (en) 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
US6461969B1 (en) * 1999-11-22 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Multiple-step plasma etching process for silicon nitride
JP2002353195A (ja) * 2001-05-23 2002-12-06 Sony Corp 半導体装置の製造方法
DE10127580B4 (de) * 2001-05-29 2006-04-27 Infineon Technologies Ag In-situ-Maskentechnik zur Produktion von III-V Halbleiter-Bauelementen
US7344825B2 (en) * 2002-04-04 2008-03-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device, and developing apparatus using the method
US7875419B2 (en) * 2002-10-29 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for removing resist pattern and method for manufacturing semiconductor device
US7115488B2 (en) * 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100506943B1 (ko) * 2003-09-09 2005-08-05 삼성전자주식회사 식각정지막으로 연결홀의 저측면에 경사를 갖는 반도체소자의 제조 방법들
CN103928396A (zh) * 2014-04-08 2014-07-16 上海华力微电子有限公司 扩大沟槽开口的方法
RU2645920C2 (ru) * 2016-06-24 2018-02-28 федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО "ВГУ") Способ формирования контактных окон в слое защитного основания высоковольтного прибора

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2537779B1 (fr) * 1982-12-10 1986-03-14 Commissariat Energie Atomique Procede de positionnement d'un trou de contact electrique entre deux lignes d'interconnexion d'un circuit integre
US4532002A (en) * 1984-04-10 1985-07-30 Rca Corporation Multilayer planarizing structure for lift-off technique
US4631248A (en) * 1985-06-21 1986-12-23 Lsi Logic Corporation Method for forming an electrical contact in an integrated circuit
EP0241480B1 (en) * 1985-09-27 1991-10-23 Unisys Corporation Method of fabricating a tapered via hole in polyimide
EP0227851B1 (de) * 1985-12-21 1991-02-27 Ibm Deutschland Gmbh Verfahren zum Herstellen eines Photolackmusters
US4698128A (en) * 1986-11-17 1987-10-06 Motorola, Inc. Sloped contact etch process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243388A (ja) * 1991-11-29 1993-09-21 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0286708A1 (de) 1988-10-19
US4816115A (en) 1989-03-28
EP0286708B1 (de) 1992-01-22
JPH0573338B2 (ja) 1993-10-14
DE3776325D1 (de) 1992-03-05

Similar Documents

Publication Publication Date Title
JPS63304644A (ja) ヴアイア・ホール形成方法
US7947907B2 (en) Electronics structures using a sacrificial multi-layer hardmask scheme
US4354896A (en) Formation of submicron substrate element
JPS6366939A (ja) 集積回路の製法
JP3214475B2 (ja) デュアルダマシン配線の形成方法
JPS59197139A (ja) 集積回路の製造方法
JPH0563940B2 (ja)
JPH08279488A (ja) 半導体装置の製造方法
JPH05267448A (ja) 半導体装置の素子分離方法
JP2872298B2 (ja) 半導体装置の製造方法
JPH0435048A (ja) 半導体装置の多層配線形成方法
JPH04359544A (ja) 平坦型配線層の形成法
KR20040001454A (ko) 듀얼 다마신용 정렬키 제조방법
KR20030049845A (ko) 질화막을 구비한 마스크 형성방법
KR20050104088A (ko) 반도체소자의 콘택홀 형성 방법
JPH0123944B2 (ja)
JPH03270131A (ja) ポリイミド膜のパターン形成方法
JPH0638431B2 (ja) 半導体装置の製造方法
JPH0821574B2 (ja) パタ−ン形成方法
JPH05136130A (ja) 半導体装置の製造方法
JPS6322067B2 (ja)
JPS63280420A (ja) 半導体装置の製造方法
JPH01157555A (ja) 層間絶縁膜の形成方法
JPH0225251B2 (ja)
JPH05136174A (ja) ゲート電極の形成方法