JPH01157555A - 層間絶縁膜の形成方法 - Google Patents
層間絶縁膜の形成方法Info
- Publication number
- JPH01157555A JPH01157555A JP31581487A JP31581487A JPH01157555A JP H01157555 A JPH01157555 A JP H01157555A JP 31581487 A JP31581487 A JP 31581487A JP 31581487 A JP31581487 A JP 31581487A JP H01157555 A JPH01157555 A JP H01157555A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring pattern
- interlayer insulating
- resist layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 33
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000011368 organic material Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052681 coesite Inorganic materials 0.000 abstract description 7
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 7
- 229910052682 stishovite Inorganic materials 0.000 abstract description 7
- 239000000126 substance Substances 0.000 abstract description 7
- 229910052905 tridymite Inorganic materials 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 86
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、半導体装置の多層配線工程において形成され
る層間絶縁膜の形成方法に関するものであって、特に平
坦化された層間絶縁膜か要求される半導体装置の製造に
使用されるものである。
る層間絶縁膜の形成方法に関するものであって、特に平
坦化された層間絶縁膜か要求される半導体装置の製造に
使用されるものである。
(従来の技術)
一般に、多層配線、特にアルミニウムの多層配線を行う
には、平坦な層間絶縁膜を形成することが重要なポイン
トとなる。このために、第3図に示す方法が従来よく用
いられている。第3図(a)において、半導体基板1上
に膜厚が8000へのアルミニウムの膜からなる配線パ
ターン2が形成されているものとする。プラズマCVD
法を用いて、配線パターン2を覆うように8102から
なる絶縁膜3を半導体基板1上に1.3μm堆積させる
。すると、配線路の真上は、突起して凸部3aか形成さ
れ、他の場所は四部3b、3cか形成される。次に絶縁
膜3上にレジストを塗布し、レジスト層4を形成すると
、配線パターン2が疎な領域に形成された凹部3bにレ
ジストが多く流れ込み、なだらかな面が得られる(第3
図(b)参照)。したがって凹部3b上に形成されるレ
ジスト層4bの膜厚は、凸部3a上に形成されるレジス
ト層4aの膜厚よりも厚くなる。この後、プラズマを用
いたエツチング法によって、レジスト層4と絶縁膜3の
エツチング速度をほぼ同一にして、配線パターン2の上
面が露出する近くまで、エツチングを行うと、平坦化さ
れた層間絶縁膜10を得る(第3図(C)参照)。そし
て残存しているレジストを除去した後、再度プラズマC
VD法を用いてSiO2を1μm堆積させると平坦化さ
れた層間絶縁膜11を得る(第3図(d)参照)。この
ような層間絶縁膜10.11に接続孔を開孔し、層間絶
縁膜11上に新たに配線路を形成し、前述の工程を繰り
返すことにより多層配線が形成される。
には、平坦な層間絶縁膜を形成することが重要なポイン
トとなる。このために、第3図に示す方法が従来よく用
いられている。第3図(a)において、半導体基板1上
に膜厚が8000へのアルミニウムの膜からなる配線パ
ターン2が形成されているものとする。プラズマCVD
法を用いて、配線パターン2を覆うように8102から
なる絶縁膜3を半導体基板1上に1.3μm堆積させる
。すると、配線路の真上は、突起して凸部3aか形成さ
れ、他の場所は四部3b、3cか形成される。次に絶縁
膜3上にレジストを塗布し、レジスト層4を形成すると
、配線パターン2が疎な領域に形成された凹部3bにレ
ジストが多く流れ込み、なだらかな面が得られる(第3
図(b)参照)。したがって凹部3b上に形成されるレ
ジスト層4bの膜厚は、凸部3a上に形成されるレジス
ト層4aの膜厚よりも厚くなる。この後、プラズマを用
いたエツチング法によって、レジスト層4と絶縁膜3の
エツチング速度をほぼ同一にして、配線パターン2の上
面が露出する近くまで、エツチングを行うと、平坦化さ
れた層間絶縁膜10を得る(第3図(C)参照)。そし
て残存しているレジストを除去した後、再度プラズマC
VD法を用いてSiO2を1μm堆積させると平坦化さ
れた層間絶縁膜11を得る(第3図(d)参照)。この
ような層間絶縁膜10.11に接続孔を開孔し、層間絶
縁膜11上に新たに配線路を形成し、前述の工程を繰り
返すことにより多層配線が形成される。
(発明が解決しようとする問題点)
配線パターン2には、配線が密な領域すなわち配線路と
配線路との間が狭い領域と、疎な領域すなわち配線路と
配線路との間が広い領域とがある。
配線路との間が狭い領域と、疎な領域すなわち配線路と
配線路との間が広い領域とがある。
配線が密な領域は、絶縁膜3が堆積されると、第3図(
a)に示すように配線路の真上に凸部3aが形成され、
配線路と配線路との間のスペース部の真上に凹部3Cが
形成される。一方、疎な領域は、絶縁膜3が堆積される
と第3図(a)に示すように凹部3bが形成される。そ
して、絶縁膜3上にレジストが塗布されると、配線が密
な領域の凹部3cは、レジストが流れ込み、レジストで
埋まる。したがって、密な領域上のレジスト層4の上面
は平坦となる。これに対して、疎な領域の四部3bはス
ペースが広いからレジストで埋まることなく、レジスト
層4の上面は密な領域のそれに比べて低くなる。このた
め、レジスト層4の上面は基板面内でなだらかに波を打
つようになる。このような状態でエツチングを行うと、
配線が疎な領域の凹部3bの絶縁膜3はエツチングされ
て薄くなったり、場合によっては無くなってしまう。
a)に示すように配線路の真上に凸部3aが形成され、
配線路と配線路との間のスペース部の真上に凹部3Cが
形成される。一方、疎な領域は、絶縁膜3が堆積される
と第3図(a)に示すように凹部3bが形成される。そ
して、絶縁膜3上にレジストが塗布されると、配線が密
な領域の凹部3cは、レジストが流れ込み、レジストで
埋まる。したがって、密な領域上のレジスト層4の上面
は平坦となる。これに対して、疎な領域の四部3bはス
ペースが広いからレジストで埋まることなく、レジスト
層4の上面は密な領域のそれに比べて低くなる。このた
め、レジスト層4の上面は基板面内でなだらかに波を打
つようになる。このような状態でエツチングを行うと、
配線が疎な領域の凹部3bの絶縁膜3はエツチングされ
て薄くなったり、場合によっては無くなってしまう。
このため絶縁膜11を堆積しても絶縁膜面は、なだらか
に波を打つことになる。
に波を打つことになる。
以上は半導体基板面が平坦な場合の説明であるが、実際
の半導体装置では半導体基板面そのものが既にポリシリ
コン等の配線パターンが形成されており、平坦でないた
め、前述のうねりは、もっと激しいものになる。また、
アルミニウム薄膜を用いた三層配線、四層配線となって
いくにつれて、このうねりは更に増大されていくことに
なる。
の半導体装置では半導体基板面そのものが既にポリシリ
コン等の配線パターンが形成されており、平坦でないた
め、前述のうねりは、もっと激しいものになる。また、
アルミニウム薄膜を用いた三層配線、四層配線となって
いくにつれて、このうねりは更に増大されていくことに
なる。
一方、より微細なパターンを露光法で転写しようとする
と、焦点深度マージンがますます狭くなっていく傾向に
あるため、レジストの上面にうねりがあると、微細パタ
ーンの転写が困難になる。
と、焦点深度マージンがますます狭くなっていく傾向に
あるため、レジストの上面にうねりがあると、微細パタ
ーンの転写が困難になる。
また、アルミニウムの配線のパターニングにおいても、
うねりに応じたオーバエツチングが必要であるが、アル
ミニウム膜のプラズマエツチングでは、レジストに対す
るエツチング選択比が2〜3と一般に低いため、長時間
のオーバエツチングは望ましくない。
うねりに応じたオーバエツチングが必要であるが、アル
ミニウム膜のプラズマエツチングでは、レジストに対す
るエツチング選択比が2〜3と一般に低いため、長時間
のオーバエツチングは望ましくない。
以上のことから、平坦な層間絶縁膜を形成することが強
く望まれている。
く望まれている。
本発明は、うねりのない平坦化された層間絶縁膜を形成
することのできる層間絶縁膜の形成方法を提供すること
を目的とする。
することのできる層間絶縁膜の形成方法を提供すること
を目的とする。
(問題点を解決するための手段)
本発明による層間絶縁膜の形成方法は、半導体基板上に
疎密が有るように形成された配線パターンを覆うように
配線パターンとほぼ同じ膜厚の絶縁膜を半導体基板上に
形成する工程と、この形成された絶縁膜上に有機物質の
膜を形成する工程と、配線パターンの真上にある絶縁膜
が露出するまで有機物質の膜をエツチングする工程と、
配線パターンが疎な領域の、半導体基板上に直接に形成
された絶縁膜がほぼ残存するように、残存している有機
物質の膜をマスクに絶縁膜をエツチングする工程と、残
存している有機物質の膜を除去した後、平坦となる絶縁
膜を形成する工程とを備えたことを特徴とする。
疎密が有るように形成された配線パターンを覆うように
配線パターンとほぼ同じ膜厚の絶縁膜を半導体基板上に
形成する工程と、この形成された絶縁膜上に有機物質の
膜を形成する工程と、配線パターンの真上にある絶縁膜
が露出するまで有機物質の膜をエツチングする工程と、
配線パターンが疎な領域の、半導体基板上に直接に形成
された絶縁膜がほぼ残存するように、残存している有機
物質の膜をマスクに絶縁膜をエツチングする工程と、残
存している有機物質の膜を除去した後、平坦となる絶縁
膜を形成する工程とを備えたことを特徴とする。
(作 用)
このように構成された本発明による層間絶縁膜の形成方
法において、配線パターンの真上にある絶縁膜が露出す
るまで有機物質の膜をエツチングした後、配線パターン
が疎な領域の、半導体基板上に直接に形成された絶縁膜
がほぼ残存するように、残存している有機物質の膜をマ
スクに絶縁膜をエツチングすることにより、疎な領域の
スペース部か絶縁膜によってほぼ埋められる。そして残
存している有機物質の膜を除去した後に、絶縁膜を堆積
させることにより平坦化された層間絶縁膜を得ることか
できることとなる。
法において、配線パターンの真上にある絶縁膜が露出す
るまで有機物質の膜をエツチングした後、配線パターン
が疎な領域の、半導体基板上に直接に形成された絶縁膜
がほぼ残存するように、残存している有機物質の膜をマ
スクに絶縁膜をエツチングすることにより、疎な領域の
スペース部か絶縁膜によってほぼ埋められる。そして残
存している有機物質の膜を除去した後に、絶縁膜を堆積
させることにより平坦化された層間絶縁膜を得ることか
できることとなる。
(実施例)
第1図を用いて本発明による層間絶縁膜の形成工程の第
1の実施例を説明する。第1図(a)において、半導体
基板1」二に膜厚が8000Aのアルミニウム膜の配線
パターン2が形成され、この配線パターン2に疎密が有
るものとする。そして、プラズマCVD法を用い、配線
パターン2を覆うように例えば5102からなる絶縁膜
3を半導体基板]上に8000人堆積させる。すると従
来の技術の項で説明したように配線パターン2か密な領
域では凸部3aと凹部3cが形成され、疎な領域では四
部3bが形成される。そして、絶縁膜3上に有機物質、
例えばフォトレジスト(以降レジストともいう)を回転
塗布法を用いて塗布し、配線パターン2が密な領域に形
成された四部3cがレジストで埋まるようにレジスト層
4を形成する(第1図(b)参照)。すると密な領域に
形成されたレジスト層4の上面は平坦になる。また、疎
な領域に形成された凹部3bにレジストが流れ込むこと
により、凸部3a上のレジスト層4の膜厚は、疎な領域
に形成された四部3bのそれに比べて薄くなる。この具
体例では、凸部3a上のレジスト層4の膜厚は1500
人であり、凹部3b上のレジスト層4の膜厚は1μmで
ある。
1の実施例を説明する。第1図(a)において、半導体
基板1」二に膜厚が8000Aのアルミニウム膜の配線
パターン2が形成され、この配線パターン2に疎密が有
るものとする。そして、プラズマCVD法を用い、配線
パターン2を覆うように例えば5102からなる絶縁膜
3を半導体基板]上に8000人堆積させる。すると従
来の技術の項で説明したように配線パターン2か密な領
域では凸部3aと凹部3cが形成され、疎な領域では四
部3bが形成される。そして、絶縁膜3上に有機物質、
例えばフォトレジスト(以降レジストともいう)を回転
塗布法を用いて塗布し、配線パターン2が密な領域に形
成された四部3cがレジストで埋まるようにレジスト層
4を形成する(第1図(b)参照)。すると密な領域に
形成されたレジスト層4の上面は平坦になる。また、疎
な領域に形成された凹部3bにレジストが流れ込むこと
により、凸部3a上のレジスト層4の膜厚は、疎な領域
に形成された四部3bのそれに比べて薄くなる。この具
体例では、凸部3a上のレジスト層4の膜厚は1500
人であり、凹部3b上のレジスト層4の膜厚は1μmで
ある。
次に、レジスト層4を現像液で凸部3aの上面か露出す
るまでエツチングを行う(第1図(c)参照)。この時
のエツチングによって除去されるレジスト層4の厚さは
2000人であるから、疎な領域の四部3b上のレジス
ト層4の残存膜厚は約8000八であり、密な領域の凹
部3c上のレジスト層4の残存膜厚は8000人となる
。
るまでエツチングを行う(第1図(c)参照)。この時
のエツチングによって除去されるレジスト層4の厚さは
2000人であるから、疎な領域の四部3b上のレジス
ト層4の残存膜厚は約8000八であり、密な領域の凹
部3c上のレジスト層4の残存膜厚は8000人となる
。
このようにして凸部3aの上面を露出させた後、反応性
イオンを用いた異方性エツチング法によって、配線パタ
ーン2か露出するまでエツチングを行う(第1図(d)
参照)。この時、S iO2からなる絶縁膜3とレジス
ト層4の選択比を7とすると、第1図(a)に示す四部
3bにはレジスト層4が残存し、これにより凹部3bの
S 102膜はエツチングされない。また、四部3cに
もレジスト層4か残存することになる。残存しているレ
ジスト層4を除去すると、密な領域および疎な領域のそ
れぞれの配線路間に8102からなる絶縁膜3か残存し
、しかも第1図(a)に示す凸部3aの5IO2膜がエ
ツチングされているため、うねりもなく平坦な面が得ら
れる(第1図(e)参照)。この後に、再度プラズマC
VD法を用いてS 102からなる絶縁膜5を1μm堆
積し、層間絶縁膜を形成する。
イオンを用いた異方性エツチング法によって、配線パタ
ーン2か露出するまでエツチングを行う(第1図(d)
参照)。この時、S iO2からなる絶縁膜3とレジス
ト層4の選択比を7とすると、第1図(a)に示す四部
3bにはレジスト層4が残存し、これにより凹部3bの
S 102膜はエツチングされない。また、四部3cに
もレジスト層4か残存することになる。残存しているレ
ジスト層4を除去すると、密な領域および疎な領域のそ
れぞれの配線路間に8102からなる絶縁膜3か残存し
、しかも第1図(a)に示す凸部3aの5IO2膜がエ
ツチングされているため、うねりもなく平坦な面が得ら
れる(第1図(e)参照)。この後に、再度プラズマC
VD法を用いてS 102からなる絶縁膜5を1μm堆
積し、層間絶縁膜を形成する。
以上により、本実施例の層間絶縁膜の形成方法によれば
、うねりのない平坦化された層間絶縁膜を得ることかで
きる。
、うねりのない平坦化された層間絶縁膜を得ることかで
きる。
第2図を用いて本発明による層間絶縁膜の形成工程の第
2の実施例を説明する。この第2の実施例は、第2図(
c)まで、第1の実施例で説明した第1図(C)までの
工程と同じ工程を行う。すなわち、第2図(a)におい
て、半導体基板1上に膜厚が8000人のアルミニウム
膜の配線パターン2か形成され、この配線パターンに疎
密があるものとする。そして、プラズマCVD法を用い
、配線パターン2を覆うように例えばS io 2から
なる絶縁膜3を半導体基板]上に8000人堆積させる
。すると、配線パターンが密な領域では凸部3aと凹部
3cか形成され、疎な領域では凹部3bが形成される。
2の実施例を説明する。この第2の実施例は、第2図(
c)まで、第1の実施例で説明した第1図(C)までの
工程と同じ工程を行う。すなわち、第2図(a)におい
て、半導体基板1上に膜厚が8000人のアルミニウム
膜の配線パターン2か形成され、この配線パターンに疎
密があるものとする。そして、プラズマCVD法を用い
、配線パターン2を覆うように例えばS io 2から
なる絶縁膜3を半導体基板]上に8000人堆積させる
。すると、配線パターンが密な領域では凸部3aと凹部
3cか形成され、疎な領域では凹部3bが形成される。
そして、絶縁膜3上に、有機物質、例えばフォトレジス
トを回転塗布法を用いて塗布し、レジスト層4を形成す
る(第2図(b)参照)。次にレジスト層4を現像液で
凸部3aの上面が露出するまでエツチングを行う(第2
図(C)参照)。凸部3aの上面を露出させた後、緩衝
フッ酸液を用いて、S iO2からなる絶縁膜3をエツ
チングする(第2図(d)参照)。等方性エツチングで
あるから、第2図(C)に示す残存レジスト層4の端部
からS io 2膜3の膜厚とほぼ同じくらいアンダカ
ットが生じる。このため配線パターン2が密な領域上に
形成されたSiO2からなる絶縁膜3は、はとんどエツ
チングされてしまい、疎な領域に形成された絶縁膜3も
配線路の側面から1.3μm前後エツチングされること
になる。しかし、疎な領域が広ければ、この領域に形成
された絶縁膜3は、大部分が残存することになる。
トを回転塗布法を用いて塗布し、レジスト層4を形成す
る(第2図(b)参照)。次にレジスト層4を現像液で
凸部3aの上面が露出するまでエツチングを行う(第2
図(C)参照)。凸部3aの上面を露出させた後、緩衝
フッ酸液を用いて、S iO2からなる絶縁膜3をエツ
チングする(第2図(d)参照)。等方性エツチングで
あるから、第2図(C)に示す残存レジスト層4の端部
からS io 2膜3の膜厚とほぼ同じくらいアンダカ
ットが生じる。このため配線パターン2が密な領域上に
形成されたSiO2からなる絶縁膜3は、はとんどエツ
チングされてしまい、疎な領域に形成された絶縁膜3も
配線路の側面から1.3μm前後エツチングされること
になる。しかし、疎な領域が広ければ、この領域に形成
された絶縁膜3は、大部分が残存することになる。
この後、疎な領域に形成された絶縁膜3および配線パタ
ーン2を覆うようにS io 2からなる絶縁膜を新た
に堆積し、この新たに堆積された絶縁膜上にレジストを
厚く塗布し、平坦なレジスト層を形成する(図示せず)
。上記新たに堆積された絶縁膜とレジスト層のエツチン
グ速度をほぼ同一にして、配線パターン2の上面が露出
する近くまでエツチングを行うと平坦化された絶縁膜の
層7を得る(第2図参照)。さらにこの絶縁膜7上にS
iO2からなる絶縁膜8を堆積することにより平坦化さ
れた層間絶縁膜を得ることができる(第2図(f)参照
)。
ーン2を覆うようにS io 2からなる絶縁膜を新た
に堆積し、この新たに堆積された絶縁膜上にレジストを
厚く塗布し、平坦なレジスト層を形成する(図示せず)
。上記新たに堆積された絶縁膜とレジスト層のエツチン
グ速度をほぼ同一にして、配線パターン2の上面が露出
する近くまでエツチングを行うと平坦化された絶縁膜の
層7を得る(第2図参照)。さらにこの絶縁膜7上にS
iO2からなる絶縁膜8を堆積することにより平坦化さ
れた層間絶縁膜を得ることができる(第2図(f)参照
)。
以上により、本実施例による層間絶縁膜の形成方法によ
れば、うねりのない平坦化された層間絶縁膜を得ること
ができる。なお、本実施例による層間絶縁膜の形成方法
は、プラズマを用いた高価な異方性エツチングを使用し
ないため安価なプロセスとなる。
れば、うねりのない平坦化された層間絶縁膜を得ること
ができる。なお、本実施例による層間絶縁膜の形成方法
は、プラズマを用いた高価な異方性エツチングを使用し
ないため安価なプロセスとなる。
本発明によれば、うねりのない平坦化された層間絶縁膜
を形成することができる。
を形成することができる。
第1図は本発明による層間絶縁膜の形成工程の第1の具
体例を示す断面図、第2図は本発明による層間絶縁膜の
形成工程の第2の具体例を示す断面図、第3図は従来の
方法による層間絶縁膜の形成工程を示す断面図である。 1・・・半導体基板、2・・・配線パターン、3・・・
絶縁膜、4・・・レジスト層、5・・・絶縁膜。 出願人代理人 佐 藤 −雄 −12=
体例を示す断面図、第2図は本発明による層間絶縁膜の
形成工程の第2の具体例を示す断面図、第3図は従来の
方法による層間絶縁膜の形成工程を示す断面図である。 1・・・半導体基板、2・・・配線パターン、3・・・
絶縁膜、4・・・レジスト層、5・・・絶縁膜。 出願人代理人 佐 藤 −雄 −12=
Claims (1)
- 半導体基板上に疎密が有るように形成された配線パタ
ーンを覆うように前記配線パターンとほぼ同じ膜厚の絶
縁膜を前記半導体基板上に形成する工程と、この形成さ
れた絶縁膜上に有機物質の膜を形成する工程と、前記配
線パターンの真上にある絶縁膜が露出するまで前記有機
物質の膜をエッチングする工程と、前記配線パターンが
疎な領域の、半導体基板上に直接に形成された絶縁膜が
ほぼ残存するように、残存している有機物質の膜をマス
クに前記絶縁膜をエッチングする工程と、前記残存して
いる有機物質の膜を除去した後、平坦となる絶縁膜を形
成する工程とを備えたことを特徴とする層間絶縁膜の形
成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31581487A JPH01157555A (ja) | 1987-12-14 | 1987-12-14 | 層間絶縁膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31581487A JPH01157555A (ja) | 1987-12-14 | 1987-12-14 | 層間絶縁膜の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01157555A true JPH01157555A (ja) | 1989-06-20 |
Family
ID=18069874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31581487A Pending JPH01157555A (ja) | 1987-12-14 | 1987-12-14 | 層間絶縁膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01157555A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006296006A (ja) * | 2005-04-06 | 2006-10-26 | Mitsubishi Electric Corp | 電動機の冷却装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5759359A (en) * | 1980-09-27 | 1982-04-09 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1987
- 1987-12-14 JP JP31581487A patent/JPH01157555A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5759359A (en) * | 1980-09-27 | 1982-04-09 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006296006A (ja) * | 2005-04-06 | 2006-10-26 | Mitsubishi Electric Corp | 電動機の冷却装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
JP2665568B2 (ja) | 半導体装置の製造方法 | |
JPH01157555A (ja) | 層間絶縁膜の形成方法 | |
JPS6222463B2 (ja) | ||
JPH0458167B2 (ja) | ||
JPS5918858B2 (ja) | ホトレジスト被膜の埋込方法 | |
JPS61181132A (ja) | パタ−ン化層形成法 | |
JPH03108359A (ja) | 配線構造及びその形成方法 | |
JP2811724B2 (ja) | エッチング方法 | |
JP2597424B2 (ja) | 半導体装置の製造方法 | |
JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
JPS647492B2 (ja) | ||
JPH0123944B2 (ja) | ||
JPH04338630A (ja) | 半導体装置の製造方法 | |
JP2872298B2 (ja) | 半導体装置の製造方法 | |
JPS62137831A (ja) | 半導体装置の製造方法 | |
KR960004085B1 (ko) | 금속 비아 콘택홀 형성방법 | |
KR19990086370A (ko) | 반도체 장치의 사진식각 방법 | |
JPH03152931A (ja) | 半導体装置の製造方法 | |
JPH0675360A (ja) | レチクル及びそれを用いた半導体装置の製造方法 | |
JPH05267253A (ja) | 半導体装置の製造方法 | |
JPS61271838A (ja) | 半導体装置の製造方法 | |
JPH01123435A (ja) | 半導体装置の製造方法 | |
KR20050059820A (ko) | 반도체 소자의 미세패턴 형성방법 | |
JPS6034038A (ja) | 半導体装置の製造方法 |