KR20050059820A - 반도체 소자의 미세패턴 형성방법 - Google Patents
반도체 소자의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR20050059820A KR20050059820A KR1020030091536A KR20030091536A KR20050059820A KR 20050059820 A KR20050059820 A KR 20050059820A KR 1020030091536 A KR1020030091536 A KR 1020030091536A KR 20030091536 A KR20030091536 A KR 20030091536A KR 20050059820 A KR20050059820 A KR 20050059820A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- photopolymer
- photoresist film
- photoresist
- exposed
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Abstract
본 발명은 반도체 소자의 미세패턴 형성방법에 관해 개시한 것으로서, 반도체기판 상에 제 1감광막을 도포하고 광폴리머를 코팅하는 단계와, 코팅된 제 1감광막의 일부위에 노광 및 베이킹공정을 실시하여 상기 노광된 일부위의 광폴리머에 현상촉진제를 생성시키는 단계와, 상기 결과의 제 1감광막 위에 절연막을 증착하는 단계와, 절연막 위에 제 2감광막을 도포하고 광폴리머를 코팅하는 단계와, 적어도 상기 노광된 제 1감광막의 부위를 포함하도록 상기 코팅처리된 제 2감광막의 일부위에 노광 및 베이킹 공정을 실시하여 상기 노광된 일부위의 광폴리머에 현상촉진제를 생성시키는 단계와, 결과물에 HF증기 현상공정을 실시하여 상기 제 2감광막에서 광촉진제가 생성된 노광된 부위를 제거하고, 상기 잔류된 제 2감광막에 의해 노출된 절연막 및 제 1감광막을 제거하여 미세패턴을 형성하는 단계를 포함한다.
Description
본 발명은 반도체 소자를 제조하는 기법에 관한 것으로, 더욱 상세하게는 패턴의 해상도를 높이고 감광막 식각선택비 마진을 증가시켜 단차진 지역에 미세한 크기의 패턴을 형성할 수 있는 반도체 소자의 미세패턴 형성방법에 관한 것이다.
반도체소자의 미세패턴 형성공정에 있어서, DFVP(Development Free Vapor Photolithography)공정을 적용하여 감광막 패턴을 형성한다. 그러나, DFVP를 이용한 경우 감광막 두께가 충분하지 못하기 때문에 이후 하지층 식각 시 감광막 식각선택비가 부족하게 되어 패턴의 탑부위가 손실되고, 또한 단차로 인해 패턴이 브릿지(bridge)되는 문제점이 있다.
이를 해결하기 위해 감강막의 두께를 두껍게 상태에서 DFVP를 적용하게 되면 노광 시 패턴 해상도가 좋지 않게되어 프로파일(profile) 및 CD(Critical Dimension)제어가 어렵게 되며, 패턴밀도에 따른 근접효과(proximy effect)도 발생하게 문제점이 있다.
따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 광폴리머가 도포된 감광막을 2회로 나눠 도포하고, 각각 노광 및 베이킹 공정을 진행한 다음, 상기 감광막에 DFVP를 적용시켜 미세패턴을 형성함으로써, 패턴의 해상도를 높이고 감광막 식각선택비 마진을 증가시켜 단차진 지역에도 미세패턴을 형성할 수 있는 반도체 소자의 미세패턴 형성방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명에 따른 반도체 소자의 미세패턴 형성방법은 반도체기판 상에 제 1감광막을 도포하고 광폴리머를 코팅하는 단계와, 코팅된 제 1감광막의 일부위에 노광 및 베이킹공정을 실시하여 상기 노광된 일부위의 광폴리머에 현상촉진제를 생성시키는 단계와, 상기 결과의 제 1감광막 위에 절연막을 증착하는 단계와, 절연막 위에 제 2감광막을 도포하고 광폴리머를 코팅하는 단계와, 적어도 상기 노광된 제 1감광막의 부위를 포함하도록 상기 코팅처리된 제 2감광막의 일부위에 노광 및 베이킹 공정을 실시하여 상기 노광된 일부위의 광폴리머에 현상촉진제를 생성시키는 단계와, 결과물에 HF증기 현상공정을 실시하여 상기 제 2감광막에서 광촉진제가 생성된 노광된 부위를 제거하고, 상기 잔류된 제 2감광막에 의해 노출된 절연막 및 제 1감광막을 제거하여 미세패턴을 형성하는 단계를 포함한 것을 특징으로 한다.
상기 제 1및 제 2광폴리머는 5-니트로아세나프탈렌을 포함하는 시나메이트타입을 사용하는 것이 바람직하다.
상기 절연막은 질화막 및 PE-옥사이드막 중 어느하나를 이용하는 것이 바람직하다.
상기 HF증기 현상공정은 상기 HF를 100℃이상의 온도로 유지하는 것이 바람직하다.
한편, 본 발명에 따른 반도체 소자의 미세패턴 형성방법은, 반도체기판 상에 제 1감광막을 도포하고 광폴리머를 코팅하는 단계와, 코팅된 제 1감광막 전면에 노광 및 베이킹공정을 실시하여 상기 노광된 부위의 광폴리머에 현상촉진제를 생성시키는 단계와, 상기 결과의 제 1감광막 위에 절연막을 형성하는 단계와, 절연막 위에 제 2감광막을 도포하고 광폴리머를 코팅하는 단계와, 코팅된 제 2감광막의 일부위에 노광 및 베이킹공정을 실시하여 상기 노광된 부위의 광폴리머에 현상촉진제를 생성시키는 단계와, 결과물에 HF증기 현상공정을 실시하여 상기 제 2감광막에서 상기 현상촉진제가 생성된 노광된 부위를 제거하고 상기 잔류된 제 2감광막에 의해 노출된 제 1감광막 및 절연막을 식각하여 미세패턴을 형성하는 단계를 포함한 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참고로하여 본 발명의 제 1및 제 2실시예에 따른 반도체 소자의 미세패턴 형성방법을 설명하기로 한다.
도 1a 내지 도 1b는 본 발명의 제 1실시예에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위한 공정단면도이다.
본 발명의 제 1실시예에 따른 반도체 소자의 미세패턴 형성방법은, 도 1a에 도시된 바와 같이, 소정의 반도체기판(1) 상에 평탄도를 위해 1∼1.5㎛두께로 제 1감광막(2)을 도포하고 나서, 5-니트로아세나프탈렌(5-nitroacenaphtalene)을 포함하는 시나메이트(cinnamate)타입의 광폴리머(photopolymer)를 코팅한다. 이어, 상기 코팅처리된 제 1감광막(2) 전면에 노광 및 베이킹 공정을 진행한다. 이때, 상기 노광공정이 실시된 제 1감광막 전면에서 광폴리머는 크로스링킹(corsslinked)된 상태며, 현상촉진제(accelerator)가 생성된다. 여기서, 현상촉진제는 이후의 HF 증기현상 공정에서 100℃ 이상의 HF증기를 흡수하고 이온화시킬 수 있는 극성 작용기를 포함하는 합성물을 의미한다.
그런다음, 상기 결과의 전면에 절연막(3)을 증착한다. 이때, 상기 절연막(3)으로는 질화막 또는 PE-옥사이드막(Plasma Enhanced-oxide)을 이용한다. 이후, 상기 절연막(3) 위에 제 2감광막(4)을 도포하고 나서, 5-니트로아세나프탈렌을 포함하는 시나메이트타입의 광폴리머를 코팅한다.
이어, 상기 코팅처리된 제 2감광막의 일부위(4a)에 노광 및 베이킹공정을 진행한다. 이때, 상기 노광공정이 실시된 제 2감광막의 일부위에서 광폴리머는 크로스링킹된 상태이며 현상촉진제가 생성된다. 또한, 상기 베이킹공정은 100℃이상의 온도에서 진행한다. 한편, 상기 제 2감광막의 노광 공정 시, 제 1감광막은 이전의 노광공정에 의해 경화 및 크로스링킹된 상태이기 때문에 난반사를 줄일 수 있으며, 패턴 해상도도 우수하다.
그런다음, 도 1b에 도시된 바와 같이, 상기 결과물에 HF 증기현상공정을 실시하여 현상촉진제가 생성된 제 2감광막의 노광부분을 제거하고 상기 잔류된 제 2감광막에 의해 노출된 제 1감광막 및 절연막을 제거함으로써, 미세패턴이 형성된다. 이때, 상기 HF 증기 현상공정은 HF가스를 100℃의 온도로 유지시킨다.
한편, 상기 HF 증기현상공정에서 노광된 부분과 노광되지 않는 부분은 현상촉진제 농도차이로 인해 진행된다. 즉, 제 1감광막은 현상촉진제가 전면에 존재하지만 제 2감광막이 베리어 역할을 하기 때문에 제 2감광막의 오픈된 부위와 대응되는 부분만 현상된다. 따라서, 노광공정이 실시되지 않은 제 2감광막 부분은 고온에서 현상촉진제가 빠르게 밖으로 나가버리기 때문에 HF 증기현상이 진행되지 않게 되며, 제 1감광막의 현상공정 시 베리어 역할을 한다.
현상촉진제가 생성된 제 1감광막의 노광부위가 HF 증기현상공정을 거치면서 제거되는 반응메카니즘을 알아보면 다음과 같다.
도 2는 본 발명의 제 2실시예에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위한 공정단면도이다.
본 발명의 제 2실시예에서는, 제 1감광막의 하지층(1)에 단차가 발생된 경우에도 상술한 제 1실시예와 동일한 공정을 적용시켜 미세패턴을 형성할 수 있다.
도 3a 내지 도 3b는 본 발명의 제 2실시예에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위한 공정단면도이다.
본 발명의 제 3실시예에 따른 반도체 소자의 미세패턴 형성방법은, 도 3a에 도시된 바와 같이, 소정의 반도체기판(10) 상에 절연막(11)을 증착한다. 이어, 상기 절연막(11) 위에 1∼1.5㎛두께로 제1감광막(12)을 도포하고 나서, 상기 제 1감광막(12) 위에 5-니트로아세나프탈렌을 포함하는 시나메이트타입의 광폴리머(photopolymer)를 코팅한다. 그런다음, 상기 코팅처리된 제 1감광막의 일부위(12a)에 노광 및 베이킹 공정을 진행한다. 이때, 상기 노광공정이 실시된 제 1감광막의 일부위에서, 광폴리머는 크로스링킹된 상태이며 현상촉진제가 존재하게 된다.
그런다음, 상기 코팅처리된 제 1감광막(12) 위에 제 2감광막(13)을 도포하고 나서, 제 2감광막(13) 위에 5-니트로아세나프탈렌을 포함하는 시나메이트타입의 광폴리머를 코팅한다.
이어, 적어도 노광된 제 1감광막의 일부위(12a)를 포함하도록 상기 코팅처리된 제 2감광막의 일부위(13a)에 노광 및 베이킹공정을 진행한다. 이때, 상기 제 2감광막의 노광된 부위에서 광폴리머는 크로스링킹된 상태이며 현상촉진제가 존재하게 된다.
이후, 도 3b에 도시된 바와 같이, 상기 결과물에 HF 증기현상공정을 실시하여 제 2감광막의 노광된 부분이 제거되고 그 하부의 제 1감광막 및 절연막이 제거됨으로써, 다마신 구조의 미세패턴이 형성된다. 이때, 상기 HF 증기 현상공정은 HF가스를 100℃의 온도로 유지시킨다.
한편, 본 발명의 제 2실시예에서는 실제 현상공정이 완료된 미세 패턴은 약간의 포지티브한 슬로프를 형성하고 있으며, 또한 증기로 식각이 실시되기 때문에 건식식각 시 발생되는 마이크로트렌치현상이 방지된다.
본 발명에 따르면, 표면에 광폴리머가 코팅된 감광막을 2회로 나눠 도포하고, 상기 감광막을 각각 노광시켜 노광된 부위의 광폴리머에는 현상촉진제가 생성되도록 한 다음, HF증기현상 공정을 실시하여 현상촉진제 농도차이로 인해 노광된 부위을 제거하는 방법으로 미세패턴을 형성한다.
이상에서와 같이, 본 발명은 미세패턴 형성과정에 있어서, HF증기현상공정을 이용하여 패턴 해상도를 높이고 감광막 식각선택비 마진을 증가시켜 단차진 지역에도 미세패턴을 형성할 수 있다. 뿐만 아니라, 패턴의 바닥 에지(edge)에 발생하는 마이크로트렌치현상을 방지할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1a 내지 도 1b는 본 발명의 제 1실시예에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위한 공정단면도.
도 2는 본 발명의 제 2실시예에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위한 공정단면도.
도 3a 내지 도 3b는 본 발명의 제 3실시예에 따른 반도체 소자의 미세패턴 형성방법을 설명하기 위한 공정단면도.
Claims (5)
- 반도체기판 상에 제 1감광막을 도포하고 광폴리머를 코팅하는 단계와,상기 코팅된 제 1감광막의 일부위에 노광 및 베이킹공정을 실시하여 상기 노광된 일부위의 광폴리머에 현상촉진제를 생성시키는 단계와,상기 결과의 제 1감광막 위에 절연막을 증착하는 단계와,상기 절연막 위에 제 2감광막을 도포하고 광폴리머를 코팅하는 단계와,적어도 상기 노광된 제 1감광막의 부위를 포함하도록 상기 코팅처리된 제 2감광막의 일부위에 노광 및 베이킹 공정을 실시하여 상기 노광된 일부위의 광폴리머에 현상촉진제를 생성시키는 단계와,상기 결과물에 HF증기 현상공정을 실시하여 상기 제 2감광막에서 광촉진제가 생성된 노광된 부위를 제거하고, 상기 잔류된 제 2감광막에 의해 노출된 절연막 및 제 1감광막을 제거하여 미세패턴을 형성하는 단계를 포함한 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
- 제 1항에 있어서, 상기 제 1및 제 2광폴리머는 5-니트로아세나프탈렌을 포함하는 시나메이트타입을 사용하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
- 제 1항에 있어서, 상기 절연막은 질화막 및 PE-옥사이드막 중 어느하나를 이용하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법
- 제 1항에 있어서, 상기 HF증기 현상공정은 상기 HF를 100℃이상의 온도로 유지하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법
- 반도체기판 상에 제 1감광막을 도포하고 광폴리머를 코팅하는 단계와,상기 코팅된 제 1감광막 전면에 노광 및 베이킹공정을 실시하여 상기 노광된 부위의 광폴리머에 현상촉진제를 생성시키는 단계와,상기 결과의 제 1감광막 위에 절연막을 형성하는 단계와,상기 절연막 위에 제 2감광막을 도포하고 광폴리머를 코팅하는 단계와,상기 코팅된 제 2감광막의 일부위에 노광 및 베이킹공정을 실시하여 상기 노광된 부위의 광폴리머에 현상촉진제를 생성시키는 단계와,상기 결과물에 HF증기 현상공정을 실시하여 상기 제 2감광막에서 상기 현상촉진제가 생성된 노광된 부위를 제거하고 상기 잔류된 제 2감광막에 의해 노출된 제 1감광막 및 절연막을 식각하여 미세패턴을 형성하는 단계를 포함한 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030091536A KR20050059820A (ko) | 2003-12-15 | 2003-12-15 | 반도체 소자의 미세패턴 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030091536A KR20050059820A (ko) | 2003-12-15 | 2003-12-15 | 반도체 소자의 미세패턴 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20050059820A true KR20050059820A (ko) | 2005-06-21 |
Family
ID=37252682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030091536A KR20050059820A (ko) | 2003-12-15 | 2003-12-15 | 반도체 소자의 미세패턴 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20050059820A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100746617B1 (ko) * | 2006-04-25 | 2007-08-08 | 주식회사 하이닉스반도체 | 다마신 공정을 이용한 미세 패턴 형성 방법 |
-
2003
- 2003-12-15 KR KR1020030091536A patent/KR20050059820A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100746617B1 (ko) * | 2006-04-25 | 2007-08-08 | 주식회사 하이닉스반도체 | 다마신 공정을 이용한 미세 패턴 형성 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201723669A (zh) | 使用極紫外光微影技術之基板圖案化方法 | |
JPH0210362A (ja) | 微細パターン形成方法 | |
US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
KR100907887B1 (ko) | 하프톤형 위상 시프트 마스크의 제조방법 | |
JPH08227873A (ja) | 半導体装置の製造方法 | |
JPH05343279A (ja) | 半導体装置の製造方法 | |
KR20050059820A (ko) | 반도체 소자의 미세패턴 형성방법 | |
JPH0458167B2 (ko) | ||
JPH06244156A (ja) | パタ―ン形成法 | |
KR100972674B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
KR100350762B1 (ko) | 미세 패턴 형성 방법 | |
JP2008135649A (ja) | 半導体装置の製造方法 | |
KR0179339B1 (ko) | 감광막패턴 형성방법 | |
KR970004428B1 (ko) | 반도체소자의 제조방법 | |
KR960008095B1 (ko) | 오르가닉 아크층을 이용한 미세 패턴 형성 방법 | |
US20080081297A1 (en) | Method of forming pattern of semiconductor device | |
KR100278742B1 (ko) | 고반사 물질의 미세 패턴 형성 방법 | |
JPS647492B2 (ko) | ||
JP2006100289A (ja) | 段差付き凹部の形成方法 | |
KR100596860B1 (ko) | 반도체소자의 미세패턴 형성 방법 | |
JP2713061B2 (ja) | レジストパターンの形成方法 | |
JPH0225251B2 (ko) | ||
KR20060131131A (ko) | 반도체 소자의 미세패턴 형성방법 | |
KR20030032179A (ko) | 레지스트 패턴의 형성방법 | |
JPH01157555A (ja) | 層間絶縁膜の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |