KR970004428B1 - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR970004428B1 KR970004428B1 KR1019930016593A KR930016593A KR970004428B1 KR 970004428 B1 KR970004428 B1 KR 970004428B1 KR 1019930016593 A KR1019930016593 A KR 1019930016593A KR 930016593 A KR930016593 A KR 930016593A KR 970004428 B1 KR970004428 B1 KR 970004428B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- desire
- photoresist
- mask
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000007789 gas Substances 0.000 claims abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 238000005507 spraying Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002309 gasification Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000030279 gene silencing Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
내용없음
Description
제1도 내지 제3도는 종래의 기술에 의해 감광막 패턴을 형성하고, 제거하는 공정을 도시한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 반도체기판2 : 물질층
3 : 감광막4 : 노광된 부분
5 : 실리레이션된 층6 : SiO2
7 : 감광막 패턴8 : 산소 플라즈마
본 발명은 반도체소자의 제조방법에 관한 것으로, 디자이어(DESIRE : Diffusion Enhanced Silylated Resist, 이하에서는 DESIRE라 함) 공정에 있어서, 감광막을 도포하고 실리레이션공정을 거친 후에 마스크의 오류를 발견하여 감광막을 제거할 때, 산소 플라즈마에 NF3를 첨가하여 플라즈마 식각만으로 감광막을 깨끗히 제거하는 방법에 관한 것이다.
그러나, 반도체소자의 집적도가 높아지면서 최소로 만들어진 것의 크기가 0.5㎛이하로 감소하게 되었고, 리소그래피로써 패턴을 형성할때, 종전처럼 단층레지스트 사용시 기 형성되어 있는 패턴의 기하학적인 영향에 의한 나칭(notching), 패턴밀도의 차이에 의한 근접효과(proximity effect), 그로벌(grobal) 단차상에서 촛점심도(focus depth)의 차이에 의해 발생하는 넥킹(necking)과 브릿지(bridge) 등의 문제가 발생한다.
또한, 반도체소자의 크기 감소에 따라 패턴의 가로세로비가 증가하여 습식현상(wet develop)할 때와 같이 패턴의 필링(peeling) 현상이 발생한다.
이러한 문제점을 해결하기 위하여 잠상(현상 전의 눈에 보이지 않는 상) 층을 얇게 하여 공정능력을 향상시키는 다층레지스트(multi-layer-resist)와 DESIRE 공정개발의 필요성이 대두되었다.
한편, 다층레지스터와 DESIRE 공정 모두가 상부 표면만 일차로 패턴을 형성시킨 다음, 하층(under-layer, 주로 포토레지스트)을 건식식각하여 패턴을 형성해야 하므로 건식현상공정이라고 부른다.
그리고, 대표적인 건식현상공정(dry develop process)으로는 다층레지스트중 대표적인 프로세스인 삼층레지스트와 DESIRE가 있지만, 삼층레지스트의 경우에 원리는 간단하지만 진행공정이 복잡하고 비용이 많이드는 단점이 있어 양산하기가 어렵다.
그래서, 대체 공정기술로 변경된 단층레지스트 공정기술인 DESIRE 공정이 대두되었다.
그러나, DESIRE 공정 중에 실리레이션한 후, 샘플로 한두장의 웨이퍼만 건식현상 공정으로 감광막 패턴을 형성하고, 정확하게 감광막패턴이 형성되었는지를 검사하게 되는데, 검사결과 마스크의 오정열등에 의해 감광막 패턴이 미스얼라인 또는 CD(Critical Dimension) 로스(Loss)가 발생되었을 경우에 마스크작업의 오류가 발생되어 재작업을 할 경우, 습식식각공정 때문에 공정시간이 길어지고 웨이퍼의 오염가능성이 높아지는 단점을 가지고 있어 보다 나은 기술을 필요로 하게 되었다.
종래의 기술에 의한 DESIRE 공정을 제1도 내지 제3도를 참조하여 설명하기로 한다.
제1도는 반도체기판(1) 상부패턴을 형성하고자 하는 물질층(2)을 형성하고 그 상부에 감광막(3)을 도포하고 마스크를 이용하여 기판의 표면만을 얇게 노광시킨 단면도로서, 노광된 부분(4)을 도시한다.
제2도는 상기 감광막(3)의 노광된 부분(4)에 실리콘을 확산시켜 실리레이션된 층(5)을 도시한 단면도이다.
제3도는 건식현상(dry develop) 공정을 실시하기 위해 산소 플라즈마(8) 식각공정으로 감광막(7)을 건식식각을 하면 실리레이션된 층(5)은 상부에 SiO2층(6)이 생성되어 감광막 패턴(7)이 형성된 단면도이다.
상기 제2도의 실리레이션공정후, 샘플로 한두장의 웨이퍼만 건식현상 공정으로 감광막 패턴을 형성하고, 정확하게 감광막 패턴이 형성되었는지를 검사하게 되는데 검사결과 마스크의 오정열등에 의해 감광막 패턴이 미스얼라인 또는 CD(Critical Dimension) 로스(Loss)가 발생되었을 경우, 감광막을 제거하고 다시 감광막 패턴을 형성하는 재작업을 실시해야 하는데, 이 감광막을 제거하기 위하여 습식식각방법을 이용하거나 산소 플라즈마로 감광막을 제거한다.
그러나, 감광막을 제거하는 습식식각은 웨이퍼의 오염가능성이 높아지고 건식 산소 플라즈마로 감광막도 식각할 경우 실리콘이 주입된 감광막에 성장된 SiO2층(6)을 다시 습식식각해야 하므로 공정기간이 길어진다.
따라서, 본 발명에서는 종래의 기술의 문제점을 해결하기 위하여, 감광막을 제거하는 식각속도가 CF 계통의 가스보다 빠른 NF3가스를 이용하여 감광막을 제거함으로써 건식방법으로 감광막을 제거하는 반도체소자의 제조방법을 제공하는 그 목적이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 제조방법은, 감광막을 도포하고 마스크를 이용하여 노광시키는 공정과, 노광된 부분에 선택적으로 실리콘을 주입시키는 실리레이션공정과, 건식현상으로 감광막 패턴을 형성하는 DESIRE 공정방법에 있어서, 마스크작업에 오류가 발생되어 재작업을 하기 위하여 실리레이션공정이 진행된 감광막을 제거할때, 산소 플라즈마에 소량의 NF3가스를 첨가하는 것이나 NF3가스만으로 실시하는 것을 특징으로 한다.
이하, 본 발명을 상세히 설명하기로 한다.
먼저, DESIRE 공정에서 감광막을 도포하고, 노광공정 및 실리레이션공정까지 진행한 후, 샘플로 한두장의 웨이퍼를 현상한다.
이때, 감광막 패턴이 미스얼라인이나 CD 로스가 발생된 것으로 판명될 경우는, 재작업을 하기 위해 감광막을 제거한다.
여기서, 본 발명은 산소 플라즈마에 소량의 NF3가스를 10-30% 함량으로 첨가하여 감광막을 식각함으로써 노광된 부분의 감광막에 포함되어 있는 실리콘 성분이 산소와 반응하기 전에 NF3가스에 의하여 쉽게 제거됨으로써 건식식각만으로도 부분적으로 실리레이션된 감광막을 깨끗이 제거할 수 있다.
그리고, 상기 실리레이션된 감광막은 NF3가스만을 이용하여 제거할 수 있으며, 그 공정원리는 산소 플라즈마의 산소와 같이 상기 NF3가스의 질소(N)가 상기 감광막의 구성요소인 폴리머와 반응하여 CN 가스화시키는 것으로, 상기 NF3가스의 불소(F)는 상기 가스화 반응을 활성화시키는 역할을 하는 것이다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 제조방법은, 감광막 도포, 노광공정 그리고 실리레이션공정, 현상공정으로 감광막 패턴을 형성하는 DESIRE 공정후 상기 실리레이션공정이 진행된 감광막 패턴을 제거하는데 있어서, 산소 플라즈마에 NF3가스를 첨가하거나 NF3가스만을 이용하여 감광막 패턴을 건식식각함으로써 습식식각에 의한 배제하며 상기 감광막 패턴을 쉽게 제거할 수 있어 공정시간을 단축하고 웨이퍼의 오염을 방지하여 반도체소자의 특성 및 신뢰성을 향상시키면서 반도체소자의 수율을 향상시킬 수 있는 효과가 있다.
Claims (3)
- 감광막을 도포하고 마스크를 이용하여 노광시키는 공정과, 노광된 부분에 선택적으로 실리콘을 주입시키는 실리레이션공정과, 건식현상으로 감광막 패턴을 형성하는 DESIRE 공정방법에 있어서, 마스크작업에 오류가 발생되어 재작업을 하기 위하여 실리레이션공정이 진행된 감광막을 제거할때, 산소 플라즈마에 소량의 NF3가스를 첨가하는 반도체소자의 제조방법.
- 감광막을 도포하고 마스크를 이용하여 노광시키는 공정과, 노광된 부분에 선택적으로 실리콘을 주입시키는 실리레이션공정과, 건식현상으로 감광막 패턴을 형성하는 DESIRE 공정방법에 있어서, 마스크작업에 오류가 발생되어 재작업을 하기 위하여 실리레이션공정이 진행된 감광막을 제거할때, NF3가스만으로 실시하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 NF3가스는 산소 함량의 10-30% 정도로 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930016593A KR970004428B1 (ko) | 1993-08-25 | 1993-08-25 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930016593A KR970004428B1 (ko) | 1993-08-25 | 1993-08-25 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007017A KR950007017A (ko) | 1995-03-21 |
| KR970004428B1 true KR970004428B1 (ko) | 1997-03-27 |
Family
ID=19361944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930016593A KR970004428B1 (ko) | 1993-08-25 | 1993-08-25 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970004428B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458081B1 (ko) * | 1997-06-26 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체장치의비아홀형성방법 |
-
1993
- 1993-08-25 KR KR1019930016593A patent/KR970004428B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950007017A (ko) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6764946B1 (en) | Method of controlling line edge roughness in resist films | |
| KR20200021897A (ko) | 마스크 형성 방법 | |
| US6210846B1 (en) | Exposure during rework for enhanced resist removal | |
| US5679499A (en) | Method for forming photo mask for use in fabricating semiconductor device | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| KR970004428B1 (ko) | 반도체소자의 제조방법 | |
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPH0458167B2 (ko) | ||
| KR20010037049A (ko) | 실리레이션을 이용한 리소그라피 방법 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPH0536583A (ja) | 位置合せ方法および半導体集積回路装置の製造方法 | |
| JPH09232428A (ja) | 半導体装置の製造方法 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
| KR100282417B1 (ko) | 반도체소자의제조방법 | |
| KR100476378B1 (ko) | 탑표면이미지프로세스에의해형성된레지스트패턴제거방법 | |
| KR0164081B1 (ko) | 반도체 소자 제조방법 | |
| KR970006930B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR100265588B1 (ko) | 감광막패턴의 형성방법 | |
| KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR100496815B1 (ko) | 화학적 팽창 공정을 이용한 반도체 소자 제조방법 | |
| KR960008568B1 (ko) | 반도체 콘텍트 제조방법 | |
| JPH10214773A (ja) | 半導体装置の製造方法 | |
| KR100186508B1 (ko) | 폴리머 제거 방법 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |