KR0164081B1 - 반도체 소자 제조방법 - Google Patents

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 건식현상공정을 이용하여 균일한 패턴을 갖는 반도체소자를 제조하는데 있어서, 실리레이션된 층이 디실리레이션되는 현상을 방지하기위하여 실리레이션공정후 후속공정이 실시될때까지 액체질소가 충진된 드라이 박스에서 냉각시켜 분자구조를 치밀하게 함으로써 상기 실리레이션된 층이 디실리레이션되는 현상을 방지하여 후속공정에서 균일한 패턴을 형성할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자 제조방법

제1a도 내지 제1c도는 종래기술의 실시예에 의한 반도체소자 제조방법을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체기판 2 : 물질층

3 : 감광막 4 : 노광된 부분

5 : 실리레이션된 층 6 : 실리콘산화막

7 : 감광막 패턴 8 : 산소 플라즈마

본 발명은 반도체소자 제조방법에 관한 것으로, 특히 디자이어(DESIRE : Diffusion Enhanced Silylated Resist , 이하에서는 DESIRE라 함) 공정에 있어서, 디실리레이션(desilylation) 되는 공정을 억제하여 후공정으로 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게하는 방법에 관한 것이다.

반도체소자의 집적도가 높아지면서 최소로 만들어진 것의 크기가 0.5㎛이하로 감소하게 되었고, 리소그래피로써 패턴을 형성할 때, 종전처럼 단층레지스트 사용시 기 형성되어 있는 패턴의 기하학적인 영향에 의한 나칭(notching), 패턴밀도의 차이에 의한 근접효과(proximity effect), 그로벌(grobal) 단차상에서 촛점심도(focus depth)의 차이에 의해 발생하는 넥킹(necking)과 브릿지(bridge)등의 문제가 발생한다.

또한, 반도체소자의 크기 감소에 따라 패턴의 가로세로비가 증가하여 습식현상(wet develop)할 때와같이 패턴의 필링(peeling) 현상이 발생한다.

이러한 현상들을 해결하기 위하여 잠상(현상 전의 눈에 보이지 않는 상) 층을 얇게 하여 공정능력을 향상시키는 다층레지스트(multi-layer-resist)와 DESIRE공정개발의 필요성이 대두되었다.

한편, 다층레지스트와 DESIRE공정 모두가 상부표면만 일차로 패턴을 형성시킨 다음, 하층(under-layer, 주로 포토레지트)을 건식식각하여 패턴을 형성해야 하므로 건식현상공정라고 부른다.

그리고, 대표적인 건식현상공정(dry develop process) 으로는 다층 레지스트중 대표적인 프로세스인 삼층레지스트와 DESIRE가 있지만, 삼층레지스트의 경우에 원리는 간단하지만 진행공정이 복잡하고 비용이 많이 드는 단점이 있어 양산하기가 어렵다.

그래서, 대체 공정기술로 변경된 단층 레지스트 공정기술인 DESIRE공정이 대두되었다.

제1a도 내지 제1c도는 종래기술에 따른 반도체소자 제조방법을 도시한 단면도로서, 디자이어공정을 도시한 것이다.

제1a도를 참조하면, 반도체기판(1) 상부에 패턴을 형성하고자 하는 물질층(2)을 형성하고 그 상부에 감광막(3)을 도포하고 마스크를 이용하여 상기 반도체기판(1)의 표면만을 얇게 노광시켜 노광된 부분(4)을 도시한 것이다.

제1b도를 참조하면, 상기 감광막(3)의 노광된 부분(4) 상측 일부에 실리콘을 확산시켜 실리레이션된 층(5)을 형성한다.

제1c도를 참조하면, 제1b도의 공정후에 건식현상(dry develop) 공정을 실시하기 위해 산소 플라즈마(8) 식각공정으로 감광막(7)을 건식식각을 하여 감광막패턴패턴(7)을 형성한다. 이때, 상기 산소플라즈마(8)가 상기 실리레이션된 층(5)과 반응하여 상기 실리레이션된 층(5)의 상측 일부에 실리콘산화막(6)가 형성된다.

여기서, 제1b도의 공정후 제1c도의 공정을 실시할 때까지의 지연시간동안 주위환경, 특히 물에 의하여 상기 실리레이션된 층(5)에 결함되어 있는 실리콘을 분해시켜 상기 실리레이션된 층(5) 밖으로 배출하는 아웃디퓨젼(out diffusion) 현상이 발생됨으로써 상기 실리에이션된 층(5)이 디실리레이션되는 단점이 발생하였다.

그래서, 종래에는 상기 단점을 해결하기위하여, 분자량에 비하여 비교적부피가 크며 실리콘이 함유하는 화학물질을 소오스로하여 실리레이션 층을 형성하였으나 상하좌우로 팽창되는 스웰링(swelling) 현상이 발생하여 예정된 크기의 패턴을 형성하기 어렵게 된다. 이로인하여, 이를 이용하여 형성된 패턴의 균일도가 저하됨으로써 반도체소자의 특성 및 신뢰성이 저하되고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.

따라서, 본 발명에서는 상기한 문제점을 해결하기 위하여, 상기 스웰링현상없이 디실리레이션 현상을 억제하여 균일한 패턴을 형성함으로써 예정된 크기의 패턴을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게하는 반도체소자 제조방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기위한 본 발명인 반도체소자 제조방법 특징은, 반도체기판 상부에 패턴을 형성할 물질층을 형성하는 공정과, 상기 물질층 상부에 기본 레진이 함유된 감광막을 일정두께 형성하는 공정과, 노광마스크를 이용하여 상기 감광막의 예정된 부분 상측일부를 노광시켜 노광된 영역을 형성하는 공정과, 상기 노광된 영역 상측 일부에 실리콘을 주입시켜 실리레이션된 층을 형성하는 공정과, 후공정이 실시될때까지 실리레이션된 층을 갖는 상기 감광막이 형성된 반도체기판을 액화질소가 충진된 드라이 박스에 보관하고 후속공정을 실시함으로써 디실리레이션 현상을 억제하여 균일한 패턴을 형성하는 공정을 포함하는데 있다.

여기서, 상기 기본 레진의 분자량은 500 내지 100,000이고, 상기 드라이 박스는 헬륨가스분위기의 진공상태인 것이다.

이하, 본 발명은 종래기술의 실시예인 제1a도 내지 제1c도를 참고로 하여 상세히 설명하기로 한다.

본 발명은 제1b도의 공정에서 실리레이션된 층(5)을 형성하고 후공정이 실시될때까지 액화질소가 충진된 드라이박스(dry box)에 보관함으로써 상시 실리레이션된 층(5)이 형성된 감광막의 Tg 점 이하로 냉각시켜 분자구조를 치밀하게 함으로써 디실리레이션 현상을 억제한다. 이때, 상기 감광막은 기본 레진(base - resin)이 함유된 것이다. 그리고, 상기 기본 레진의 분자량은 500 내지 100,000이다.

여기서, 상기 드라이 박스는 헬륨가스분위기의 진공상태로 유지하여 실시될 수도 있다.

그리고, 본 발명은 산소플라즈마를 이용한 모든 식각기술에 사용할 수 있다.

이상에서 설명한 바와같이 본 발명에 따른 반도체소자 제조방법은, 실리레이션된 층이 형성된 감광막을 냉각시켜 분자구조를 치밀하게 함으로써 디실리레이션되는 현상을 억제하여 후속공정에서 균일한 패턴을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.

Claims (3)

1. 반도체기판 상부에 패턴을 형성할 물질층을 형성하는 공정과, 상기 물질층 상부에 기본 레진이 함유된 감광막을 일정두께 형성하는 공정과, 노광마스크를 이용하여 상기 감광막의 예정된 부분 상측일부를 노광시켜 노광된 영역을 형성하는 공정과, 상기 노광된 영역 상측 일부에 실리콘을 주입시켜 실리레이션된 층을 형성하는 공정과, 후공정이 실시될때까지 실리레이션된 층을 갖는 상기 감광막이 형성된 반도체기판을 액화질소가 충진된 드라이 박스에 보관하고 후속공정을 실시함으로써 디실레이션 현상을 억제하여 균일한 패턴을 형성하는 공정을 포함하는 반도체소자 제조방법.
2. 제1항에 있어서, 상기 기본 레진의 분자량은 500 내지 100,000인 것을 특징으로하는 반도체소자 제조방법.
3. 제1항에 있어서, 상기 드라이 박스는 헬륨가스분위기의 진공상태인 것을 특징으로하는 반도체소자 제조방법.