KR960012630B1 - 반도체소자의 미세패턴 형성방법 - Google Patents
반도체소자의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR960012630B1 KR960012630B1 KR1019930016329A KR930016329A KR960012630B1 KR 960012630 B1 KR960012630 B1 KR 960012630B1 KR 1019930016329 A KR1019930016329 A KR 1019930016329A KR 930016329 A KR930016329 A KR 930016329A KR 960012630 B1 KR960012630 B1 KR 960012630B1
- Authority
- KR
- South Korea
- Prior art keywords
- fine pattern
- etching
- semiconductor device
- pattern
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 22
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical compound C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 230000007261 regionalization Effects 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 26
- 239000010409 thin film Substances 0.000 abstract description 3
- 229920001296 polysiloxane Polymers 0.000 abstract 2
- 238000000151 deposition Methods 0.000 abstract 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 22
- 239000007789 gas Substances 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000006884 silylation reaction Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
- H01L21/3121—Layers comprising organo-silicon compounds
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
요약없음.
Description
제 1 도는 내지 제4도는 본 발명의 실시예에 의해 반도체소자의 미세패턴 형성한 단면도.
제 1 도는 패턴을 형성하고자 하는 부분만을 노광한 것을 도시한 단면도.
제 2 도는 실리콘성분을 노광지역에 확산시킨 것을 도시한 단면도.
제 3 도는 전체 감광막의 일정한 두께를 식각한 것을 도시한 단면도.
제 4 도는 감광막을 이방성 식각하여 미세패턴을 형성한 것을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 물질층2 : 실리레이션용 감광막
3 : 노광지역의 감광막4 : 노광 마스크
5 : 실리레이션된 감광막6 : 산화막
7 : 실리콘성분이 도포된 막8 : 광(Light)
10 : 실리콘 기판.
본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 디자이어(DESIRE : Diffusion Enhanced Silylated Resist, 이하에서는 DESIRE 라 함) 공정에 있어서, 식각하고자 하는 물질위에 감광막을 도포하고 노광 마스크를 이용하여 부분적으로 노광시킨 후, 티엠디에스(TMDS : Tetra Methyl Disilazane, 이하에는 TMDS라 함)와 에이취엠디에스(HMDS : Hexa Tetra Methyl Disilazane, 이하에는 HMDS라 함)를 이용하여 노광지역에 선택적으로 실리콘을 주입시키는 실리레이션 공정후에 건식현상으로 감광막패턴을 형성하는 DESIRE 공정에서, NF3가스와 산소가 함유된 플라즈마를 이용하여 실리레이트된 부분과 실리레이트되지 않은 부분의 식각속도를 일정하게 유지하여 일정두께를 식각하고 산소가 함유된 플라즈마를 이용하여 비노광지역의 실리레이트되지 않은 감광막을 이방성 식각하여 미세패턴를 형성함으로써, 이방성 식각시 씨디(CD : Cirtical Dimension, 임계크기, 이하에서는 CD라 함)의 변화를 최소로 하여 리소그래피의 기술 향상이 없이도 고집적소자를 제조할 수 있는 기술에 관한 것이다.
반도체소자의 집적도가 높이지면서 최소로 만들어진 것이 크기가 0.5μM 이하로 감소하게 되었고, 리소그래피로써 패턴을 형성할 때, 종전처럼 단층 레지스트 사용시 기형성되어 있는 패턴의 기하학적인 영향에 의해 패턴의 일부가 들어가는 나칭(notching)과 패턴밀도가 큰지역과 적은지역에서 감광막패턴의 크기 치이가나는 보이는 근접효과(proximity effect)의 문제점이 있다.
그리고, 그로벌(global) 단차상에서, 노출 마스크로 광학렌즈로를 통해 웨이퍼에 패턴을 형성할 때에 웨이퍼에 촛점을 맞추면 웨이퍼의 상호로 광학렌즈로부터 허상과의 거리에 두배를 한 것인, 촛점심도(focus depth)의 차이에 의해 발생하는 넥킹(necking)과 노광 또는 현상상태의 불량으로 인한 감광막현상의 디파인(define)상태 불량을 말하는 브릿지(bridge) 등의 문제가 발생한다.
이러한 문제점을 해결하기 위하여 눈에 보이지 않는 층, 즉 잠상층을 얇게 하여 공정능력을 향상시키는 다층 레지스트(multi-layer-resist)와 DESIRE 공정개발의 필요성이 대두되었다.
한편, 다층 레지스트와 DESIRE 공정 모두가 상부표면만 일차로 패턴을 형성시킨 다음, 하층(under-layer, 주로 포토레지스트)를 건식식각하여 패턴을 형성해야 하므로 건식현상공정이라고 부른다.
그리고, 대표적인 건식현상공정(dre develop proocess)으로는 다층 레지스트중 대표적인 프로세스인 삼층 레지스트와 DESIRE가 있지만, 삼층 감광막은 원리는 간단하지만 진행공정이 복잡하고 비용이 많이 드는 단점이 있다.
그래서, 대체 공정기술로 변경된 단층 레지스트 공정기술인 DESIRE 공정이 대두되었다.
한편, DESIRE 공정중에서 실리레이션한 후에 반도체소자의 미세패턴을 형성하는 종래의 방법으로는, 전식식각하는 방법으로 한 종류의 가스를 이용하여 한단계로 식각하는 방법과 첫번째 단계에서 실리레이트된 감광막과 실리레이트되지 않은 감광막의 식각속도를 비슷하게 하여 일정두께 식각한 후에, 두번째 단계에서 식각속도차를 크게하여 패턴을 형성하는 두단계의 식감방법이 있는데, 일반적으로 두단계의 식각방법이 더욱 미세한 패턴을 형성할 수 있다.
미세패턴을 형성하기 위하여 두번째의 식각방법을 사용할 경우, 첫번째 단계에서 CF4/O2또는 C2F6/O2를 이용하는 방법과 산소가스만을 이용하여 높은 알에프(RF : Radio Frequecy, 이하에서는 RF라 함) 출력을 인가하여 선택비를 1 : 1 근처로 유지시키는 방법이 있다.
그러나, 상기의 첫번째 단계에서 CF4/O2또는 C2F6/O2를 이용하는 경우에는 산소에 의해 실리레이트된 감광막의 표면에 산화막층을 형성한 다음, CF4등의 식각용매로 하여금 산화막을 식각하는 방법으로써, 산화막층을 형성한 정도의 차이에 따라 CD의 균일함 정도가 변화며 탄소계통의 중합계(Polymer)의 발생 가능성이 높은 문제점이 있으며, 산소가스만을 이용하게 되면 상당히 높은 RF 출력을 인가해야 식각선택비가 유지되므로 측벽이 거칠어지는 문제점이 있고 패턴의 CD를 유지하기가 어렵다.
따라서, 본 발명은 상세한 문제점을 해결하기 위하여 산화막, 실리콘막 그리고 감광막에 대한 식각속도가 빠르며 등방성 식각을 하는 NF3가스의 특성을 이용하여 NF3/O2플라즈마로 견식식각하여 CD 변화를 최소화시키는데 그 목적이 있다.
본 발명에 의한 식각공정에서 NF3/산소(O2)플라즈마를 이용하면 실리레이션된 감광막에 발생될 수 있는 산화막, 감광막, 실리콘성분등이 균일하게 식각되어, NF3/산소(O2)의 조성을 어느정도 변화시켜도 실리레이트된 감광막과 실리레이트되지 않는 감광막의 식각선택비를 1 : 1에 가깝게 유지함으로써, 미세패턴의 CD 변화를 최소로 하여 측벽을 매끄럽게 하여 별도로 리소그래피(lithography)의 기술 향상이 없이 미세패턴을 형성할 수가 있다.
이상의 목적을 달성하기 위한 본 발명의 미세패턴 형성방법에 의하면, 식각하고자 하는 물질위에 감광막을 도포하고 마스크를 이용하여 부분적으로 노광시킨 후, TMDS와 HMDS를 이용하여 노광지역에 선택적으로 실리콘을 주입시키는 실리레이셔누 공정후에, 건식현상로 감광막패턴을 형성하는 DESIRE 공정에서, NF3가스와 산소가 함유된 플라즈마를 이용하여 실리레이트된 부분과 실리레이트되지 않은 부분의 식각속도를 일정하게 유지하여 일정두께를 식각하고 산소가 함유된 플라마즈를 이용하여 비노광지역의 실리레이트 되지 않은 감광막을 이방성 식각하여 미세패턴을 형성함으로써, CD의 변화를 최소로 하여 리소그래피의 기술향상이 없이도 고집적소자를 제조할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에서의 반도체소자의 미세패턴 형성방법을 상세히 설명하기로 한다.
제 1 도는 기판(10)의 상부에 패턴을 형성하고자 하는 물질층(1)을 형성하고 그 상부에 실리레이션용 감광막(2)을 일정두께 도포한 뒤에, 마스크(4)를 이용하여 패턴을 남기고자 하는 부분에만 선택적으로 노광시켜 노광지역의 감광막(3)을 도시한 단면도이다.
제 2 도는 160~170℃의 온도에서 열처리하여 비노광지역의 감광막을 중합반응시킨 후, HMDS나 TMDS를 이용하여 실리콘성분을 노광지역의 감광막(3)에 확산시켜 실리레이션된 감광막(5)을 도시한 단면도이다.
제 3 도는 제 2 도의 공정으로 비노광지역의 감광막까지 얇게 두께의 실리콘성분의 도포된 막(7)을 식각하기 위하여 NF3와 산소와 함유된 플라마즈로 일정두께의 실리콘성분이 도포된 막(7)을 식각하여 노광지역에만 실리레이트된 감광막(5)을 남겨서 후속의 패턴공정을 용이하게 한 단면도이다.
NF3산소 플라즈마의 NF3는 전체과정의 30%~80%의 조성비를 하고 NF3와 산소 이외의 다른 가스를 첨가할 수 있다.
제 4 도는 산소 베이스 플라즈마를 이용하여 비노광지역의 감광막(2)을 이방성 식각을 하여 미세패턴을 형성하고 실리레이트된 감광막(5) 표면에는 산화막(6)를 형성시켜 마스크로 작용하도록 한 것을 도시한 단면도이다.
여기서, 상기 산소 베이스 플라즈마에 아르곤(Ar), 질소(N), 헬륨(He) 등을 첨가시켜 바노체소자의 미세패턴을 형성할 수도 있다.
상기, 제 1 도에서 노광특성상 노광지역의 가운데 부분이 깊게 노광되고, 끝부분은 얇게 노광되어 버즈-빅(bird's beak) 형태를 나타내기 때문에 원하는 패턴의 크기보다 크게 노광된다.
상기, 제2도에서 비노광지역의 표면에는 불균일하게 얇은 드께로 실리콘성분이 도포된 막이 식각마스크 역활을 하기 때문에, 이 부분의 실리콘성분이 도포된 막을 균일하게 식각하는 것이 것이 중요하다.
상기, 제 2 도와 제 3 도에서 노광지역의 끝부분의 각도인 θ를 θ'으로 크게 하여, 산소(O2) 또는 산소(O2)/아르곤(Ar) 플라즈마를 이용한 두번째 식각공정시 실리레이트된 지역의 끝부분이 심한 경사를 갖게 함으로써 CD 변화를 최소화 할 수 있게 된다.
이상, 제 1 도 내지 제 4 도에서 설명한 본 발명의 미세패턴 형성방법을 이용하면, 미세패턴의 CD의 변화를 최소화하는 동시에 측벽을 깨끗하게 할 수 있어서 리소그래피 기술의 향상이 없이도 고집적소자의 제조할 수 있는 효과를 얻을 수 있다.
Claims (3)
- 반도체소자의 미세패턴 형성방법에 있어서, 패턴을 형성하고자 하는 물질층 감광막을 도포하고 마스크를 이용하여 부분적으로 노광시키는 공정과, TMDS와 HMDS를 이용하여 노광지역에 선택적으로 실리콘을 주입시키는 실리레이션 공정과. NF3/산소 플라즈마를 이용하여 노광지역의 실레레이트된 감광막의 일정두께와 비노광지역에 얇은 두께의 실리콘성분이 도포된 막을 식각하는 공정과, 산소 베이스 플라즈마를 이용하여 비노광지역의 실리레이트되지 않은 감광막을 이방성 식각하여 미세패턴을 공정을 포함하는 반도체소자의 미세패턴 형성방법.
- 제 1 항에 있어서, 상기 NF3/산소 플라즈마의 NF3는 전체조성의30%~80%인 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
- 제1항에 있어서, 상기 산소 베이스 플라즈마에 아르곤(Ar), 질소(N), 헬륨(He) 등을 첨가하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930016329A KR960012630B1 (ko) | 1993-08-23 | 1993-08-23 | 반도체소자의 미세패턴 형성방법 |
| DE4429902A DE4429902C2 (de) | 1993-08-23 | 1994-08-23 | Verfahren zur Ausbildung eines feinen Musters in einer Halbleitervorrichtung |
| US08/294,539 US5702867A (en) | 1993-08-23 | 1994-08-23 | Method for forming fine pattern in semiconductor device |
| JP6198667A JP2675525B2 (ja) | 1993-08-23 | 1994-08-23 | 半導体装置の微細パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930016329A KR960012630B1 (ko) | 1993-08-23 | 1993-08-23 | 반도체소자의 미세패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007029A KR950007029A (ko) | 1995-03-21 |
| KR960012630B1 true KR960012630B1 (ko) | 1996-09-23 |
Family
ID=19361740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930016329A KR960012630B1 (ko) | 1993-08-23 | 1993-08-23 | 반도체소자의 미세패턴 형성방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5702867A (ko) |
| JP (1) | JP2675525B2 (ko) |
| KR (1) | KR960012630B1 (ko) |
| DE (1) | DE4429902C2 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458078B1 (ko) * | 1997-06-30 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체장치의금속배선형성방법 |
| KR100456317B1 (ko) * | 1997-06-30 | 2005-01-13 | 주식회사 하이닉스반도체 | 반도체장치의다층금속배선형성방법 |
| WO2005012269A1 (ja) * | 2003-08-05 | 2005-02-10 | Ajinomoto Co., Inc. | 新規アゾール化合物 |
| KR100904097B1 (ko) * | 2007-11-13 | 2009-06-24 | 김갑주 | 엘시디 편광판 부착 장치의 작업 테이블 구조 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4613398A (en) * | 1985-06-06 | 1986-09-23 | International Business Machines Corporation | Formation of etch-resistant resists through preferential permeation |
| US5322765A (en) * | 1991-11-22 | 1994-06-21 | International Business Machines Corporation | Dry developable photoresist compositions and method for use thereof |
| US5498514A (en) * | 1994-08-09 | 1996-03-12 | Tokyo Ohka Kogyo Co., Ltd. | Lithographic double-coated patterning plate with undercoat levelling layer |
-
1993
- 1993-08-23 KR KR1019930016329A patent/KR960012630B1/ko not_active IP Right Cessation
-
1994
- 1994-08-23 JP JP6198667A patent/JP2675525B2/ja not_active Expired - Fee Related
- 1994-08-23 DE DE4429902A patent/DE4429902C2/de not_active Expired - Fee Related
- 1994-08-23 US US08/294,539 patent/US5702867A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4429902A1 (de) | 1995-03-02 |
| DE4429902C2 (de) | 1999-09-16 |
| JPH07169748A (ja) | 1995-07-04 |
| JP2675525B2 (ja) | 1997-11-12 |
| US5702867A (en) | 1997-12-30 |
| KR950007029A (ko) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| KR20020000292A (ko) | 반도체 소자의 미세패턴 제조방법 | |
| US5922516A (en) | Bi-layer silylation process | |
| KR960012630B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| WO2001075944A3 (en) | Dry silylation plasma etch process | |
| JP2674589B2 (ja) | レジストパターンの形成方法 | |
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| US7387869B2 (en) | Method of forming pattern for semiconductor device | |
| KR100359787B1 (ko) | 패턴 형성 방법 | |
| JP2932462B1 (ja) | 半導体製造の表面パターニング方法 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| KR19980084300A (ko) | 반사억제막을 이용한 소자분리막 형성방법 | |
| KR960000186B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| KR920005782B1 (ko) | O₂/He 플라즈마를 이용한 실리레이티드 포토레지스트(silylated photoresist)의 RIE 건식현상공정 | |
| KR950011172B1 (ko) | 삼층감광막 패턴 형성방법 | |
| KR950014944B1 (ko) | 감광막패턴 형성방법 | |
| KR0179339B1 (ko) | 감광막패턴 형성방법 | |
| JP2647011B2 (ja) | レジストパターンの形成方法 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970004428B1 (ko) | 반도체소자의 제조방법 | |
| KR960002764B1 (ko) | 고해상도의 미세패턴 형성방법 | |
| JPH0479321A (ja) | 半導体装置の製造方法 | |
| JPH0513325A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110825 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |