KR960000186B1 - 반도체 소자의 미세패턴 형성방법 - Google Patents

반도체 소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR960000186B1
KR960000186B1 KR1019930013232A KR930013232A KR960000186B1 KR 960000186 B1 KR960000186 B1 KR 960000186B1 KR 1019930013232 A KR1019930013232 A KR 1019930013232A KR 930013232 A KR930013232 A KR 930013232A KR 960000186 B1 KR960000186 B1 KR 960000186B1
Authority
KR
South Korea
Prior art keywords
forming
semiconductor device
pattern
photoresist
photoresist pattern
Prior art date
Application number
KR1019930013232A
Other languages
English (en)
Other versions
KR950004395A (ko
Inventor
김명선
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019930013232A priority Critical patent/KR960000186B1/ko
Publication of KR950004395A publication Critical patent/KR950004395A/ko
Application granted granted Critical
Publication of KR960000186B1 publication Critical patent/KR960000186B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

내용 없음.

Description

반도체 소자의 미세패턴 형성방법
제1도 내지 제3도는 본 발명의 미세패턴 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
100 : 실리콘 기판 200 : 필드 산화막
1 : 게이트 산화막 2 : 다결정 실리콘
3 : 감광막 3A : 감광막 패턴
4 : 마스크 5 : Si(CH3)3 확산층
본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 특히 실리레이션(Silylation)용 시약의 부피팽창을 이용한 실리레이션 공정을 실시하여 감광막(Photo Resist) 패턴 간의 간격을 줄임으로써, 노광 기술의 향상없이 미세선폭의 감광막 패턴을 형성하는 미세패턴 형성방법에 관한 것이다.
반도체 소자가 고집적화되어 갈수록 소자 형성에 필수적으로 사용되는 감광막 패턴의 선폭은 점점 줄어들게 되었다.
그러나, 종래의 감광막 패턴 형성방법은 감광막을 하층 구조 상부에 도포하고, 마스크를 이용하여 노광공정을 실시한 후에 습식현상하는 방법으로 감광막 패턴을 형성하므로 감광막 패턴 사이의 간격을 줄이는데에는 노광기술의 한계에 도달하게 된다.
따라서, 본 발명에서는 종래의 미세패턴 형성방법의 한계를 개선한 미세한 감광막 패턴을 형성하기 위하여, 습식현상 공정으로 형성된 감광막 패턴에 실리레이션 공정을 실시하게 되면 실리레이션용 시약으로 인해 감광막의 부피 팽창이 일어나고, 블랭킷(Blanket) 노광공정을 실시하지 않을 경우에는 감광막의 전체표면에 실리콘이 균일하게 확산되는 특성을 이용하여, 감광막 패턴 사이의 간격을 줄인 미세패턴 형성방법을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 미세패턴 형성방법을 상세히 설명하기로 한다.
제1도 내지 제3도는 본 발명의 미세패턴 형성방법을 도시한 단면도로서, 폴리실리콘 게이트를 형성하는 미세패턴 형성방법을 예를들어 도시한 것이다. 제1도는 실리콘 기판(100) 상부에 소자분리산화막은 필드산화막(200)을 형성한 다음, 그 상부에 게이트 산화막(1)과 게이트용 다결정 실리콘(2)을 차례로 증착하고, 그 상부에 포지티브(Positive) 감광막(3)을 도포한 후에 게이트 형성용 마스크(4)을 씌워 노광시킨 단면도이다.
제2도는 제1도의 노광공정을 거친 후에 습식현상으로 감광막 패턴(3A)을 형성한 단면도이다.
제3도는 제2도의 공정에서 감광막 패턴(3A)을 형성한 후에 고온공정(120℃이상)을 거치지 않은 상태에서 실리레이션용 시약인 HMDS(Hexa Methyl Di Silazane)을 이용하여 감광막 패턴(3A)의 전체 표면에 Si(CH3)3성분을 고르게 확산시킴으로써, 감광막 패턴(3A) 외부에 Si(CH3)3확산층(5)이 형성되어 감광막 패턴(3A) 사이의 간격이 일정하게 줄어든 미세패턴이 형성된 단면도이다.
상기의 공정에서 사용한 실리레이션용 시약인 HMDS의 구조는
이며, 감광막 패턴으로 HMDS 성분이 확산될 때에는 Si-N 결합이 끊어지고 감광막 내의 탄소(Carbon)성분과 결하된 Si(CH3)3가 감광막 내부로 확산되므로 그만큼 감광막 패턴이 부피 팽창을 하게 되는 것이다.
상기의 실리레이션 공정에서 사용된 시약은 HMDS 이외에도 TMDS, TMSDMA, DMSDMA, TMSDEA, Hepta MDS 등의 모든 실리레이션용 시약을 이용할 수 있다.
상기의 제1도 내지 제3도에서 설명한 미세패턴 형성방법은 폴리실리콘 게이트 형성시 외에도 미세패턴을 필요로 하는 부분에는 어디든 적용할 수 있으며, 특히 콘택홀 형성시에도 적용될 수 있다.
상기 제3도의 실리레이션 공정 후에 산소 플라즈마(O2Plasma) 처리를 함으로써 감광막 패턴 상부에 산화막을 형성시켜서, 식각될 하부층이 다결정실리콘이나 실리콘 또는 금속층일 경우에 식각될 하부층과 감광막 패턴 사이의 식각 선택비를 높일 수도 있다.
이상, 제1도 내지 제3도에서 설명한 본 발명의 미세패턴 형성방법을 이용하게 되며 노광 기술을 향상시키지 않아도 미세패턴의 형성이 가능할 뿐만 아니라, 식가하고자 하는 층이 다결정 실리콘이나 금속층일 경우, 식각층과 마스크 감광막 간의 식각 선택비를 높일 수 있는 효과를 얻게 된다.

Claims (5)

  1. 반도체 소자의 미세패턴 형성방법에 있어서, 식각하고자 하는 물질을 실리콘 웨이퍼(Silicon Wafer)전면에 증착한 후, 그 상부 표면에 감광막(Photo Resist)을 도포하고, 마스크를 이용하여 감광막을 선택적으로 노광, 현상하여 감광막 패턴을 형성하는 단계와, 실리레이션 오븐(Silylation Oven)에서 감광막 패턴의 전체 측벽과 상부 표면에 실리레이션용 시약을 이용한 실리레이션 공정을 실시함에 따라, 실리레이션용 시약의 성분이 감광막 패턴 내부로 확산되어 감광막 패턴의 전체 측벽과 상부 표면의 부피를 팽창시킴으로써, 감광막 패턴간의 간격이 좁아진 미세패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  2. 제1항에 있어서, 현상공정으로 감광막 패턴을 형성한 후에 120℃ 이상의 고온 공정을 거치지 않고 실리레이션 공정을 실시하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  3. 제1항에 있어서, 실리레이션용 시약으로 HMDS(Hexa Methyl Di Silazane), TMDS, TMSDMA, DMSDMA, TMSDEA, Hepta MDS 중에서 하나를 사용하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  4. 제1항에 있어서, 실리레이션 공정 후에 산소 플라즈마(O2Plasma) 처리를 함으로써 감광막 패턴 상부에 산화막을 형성시켜서, 식각될 하부층과 감광막 패턴 사이의 식각 선택비를 높이도록 하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  5. 제1항에 있어서, 미세패턴 형성방법을 콘택홀 형성시에 적용하는 것을 특징으로 하는 반도체 소자의 미세패턴 형상방법.
KR1019930013232A 1993-07-14 1993-07-14 반도체 소자의 미세패턴 형성방법 KR960000186B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930013232A KR960000186B1 (ko) 1993-07-14 1993-07-14 반도체 소자의 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930013232A KR960000186B1 (ko) 1993-07-14 1993-07-14 반도체 소자의 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR950004395A KR950004395A (ko) 1995-02-18
KR960000186B1 true KR960000186B1 (ko) 1996-01-03

Family

ID=19359238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013232A KR960000186B1 (ko) 1993-07-14 1993-07-14 반도체 소자의 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR960000186B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275661B1 (ko) * 1997-12-30 2001-01-15 김영환 실리레이션을이용한감광막패턴형성방법

Also Published As

Publication number Publication date
KR950004395A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
US6514672B2 (en) Dry development process for a bi-layer resist system
US6514849B1 (en) Method of forming smaller contact size using a spacer hard mask
US5700628A (en) Dry microlithography process
US5922516A (en) Bi-layer silylation process
KR960000186B1 (ko) 반도체 소자의 미세패턴 형성방법
KR960012630B1 (ko) 반도체소자의 미세패턴 형성방법
KR100768581B1 (ko) 폴리 게이트 식각 후 무기성 반사-방지 코팅의 건식등방성 제거
KR970077209A (ko) 반도체 소자의 콘택 홀 형성 방법
US6664180B1 (en) Method of forming smaller trench line width using a spacer hard mask
KR100541699B1 (ko) 포토레지스트 패턴 형성방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
JP2932462B1 (ja) 半導体製造の表面パターニング方法
KR910006544B1 (ko) 접속창 형성방법
KR100338091B1 (ko) 반도체소자제조방법
US6451706B1 (en) Attenuation of reflecting lights by surface treatment
KR0165417B1 (ko) 반도체 장치의 미세 패턴 제조방법
KR100265588B1 (ko) 감광막패턴의 형성방법
KR960014056B1 (ko) 감광막 패턴 형성방법
KR19990059158A (ko) 실리레이션을 이용한 감광막패턴 형성방법
KR100447974B1 (ko) 감광막 패턴 형성방법
KR100458087B1 (ko) 반도체장치제조방법
KR100249384B1 (ko) 접촉홀 형성방법
KR0171736B1 (ko) 전계효과트랜지스터 제조 방법
KR20000066846A (ko) 접촉홀 형성방법
KR950014944B1 (ko) 감광막패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041220

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee