KR950014944B1 - 감광막패턴 형성방법 - Google Patents
감광막패턴 형성방법 Download PDFInfo
- Publication number
- KR950014944B1 KR950014944B1 KR1019920022798A KR920022798A KR950014944B1 KR 950014944 B1 KR950014944 B1 KR 950014944B1 KR 1019920022798 A KR1019920022798 A KR 1019920022798A KR 920022798 A KR920022798 A KR 920022798A KR 950014944 B1 KR950014944 B1 KR 950014944B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- silicon
- photosensitive film
- pattern
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Materials For Photolithography (AREA)
Abstract
내용 없음.
Description
제1a 내지 c도는 종래기술의 실시예에 따른 감광막패턴 형성공정을 도시한 단면도.
제2a 내지 c도는 본 발명의 실시예에 따른 감광막패턴 형성공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 감광막
2' : 실리레이션용 감광막 3 : 노광마스크
4 : 자외선 5 : 노광영역
6 : SOG막 7 : 실리콘 주입영역
8 : 실리콘산화막
본 별명은 감광막패턴 형성방법에 관한 것으로, 특히 최상부 표면의 상(top surface image)을 이용한 식각공정으로 포지티브형(positive type) 감광막패턴을 형성하는데 관한 것이다.
고집적 반도체 소자의 미세패턴을 형성하기 위하여 실리레이션(silylation) 공정을 이용한 디자이어(DESIRE : Diffusion Enhanced Silylated Resist) 공정을 널리 사용하고 있다.
제1a 내지 c도는 종래기술에 다른 감광막패턴 형성공정을 도시한 단면도로서, 디자이어 공정이 도시된 것이다.
제1a도는 실리콘기판(1) 상부에 실리레이션용 감광막(2')을 형성한다. 그리고, 광(4)을 조사하여 노광마스크(3)을 통과하는 광(4)이 상기 감광막(2')을 노광시켜 노광영역(5)을 형성한다.
여기서, 상기 광(4)은 자외선이 사용된 것이다.
제1b도는 상기 노광영역(5)에 실리콘이온이 주입되는 실리레이션 공정으로 실리레이트된 실리콘 주입영역(7)을 형성한다. 이때, 상기 실리레이션 공정은 일정온도이상에서 실리콘을 확산시켜 실리레이트된 영역, 즉 실리콘 주입영역을 형성하는 공정으로서, 상기 노광영역(5)이 상하로 스웰링(swelling)되는 동시에 좌우로 측면 스웰링되어 상하로 둥글게 형성되고 좌우로 뾰족한 형상의 실리콘 주입영역(5)을 형성한다.
일반적으로, 실리레이션공정을 이용하여 패턴을 형성할 경우, 실리레이션용 감광막을 사용하기 때문에 생산단가가 비싼 반면에, 일반 감광막을 사용하여 패턴을 형성하는 경우보다 30 내지 50퍼센트(percent) 더 미세한 패턴을 형성할 수 있는 장점이 있다.
제1c도는 마스크없이 산소플라즈마를 이용하여 실리레이션용 감광막(2')을 식각하여 감광막패턴(10)을 형성한다. 이때, 상기 실리콘 주입영역(7)은 상기 산소플라즈마와 반응하여 실리콘산화막(8)이 상측에 형성되고 상기 실리콘산화막(8)이 마스크 역할을 수행하여 상기 실리콘산화막(8) 하부의 실리콘 주입영역(7)과 실리레이션용 감광막(2')이 남는 감광막패턴(10)이 형성된 것이다.
상기한 바와 같이 감광막패턴 형성방법인 디자이어 공정은 실리콘기판 상부에 실리레이션용 감광막을 형성하고 상기 실리레이션용 감광막의 예정된 부분 상측 일부에 실리콘 주입영역을 형성한 다음, 산소플라즈마를 이용한 식각공정으로 일반적인 감광막을 이용하는 경우보다 미세한 패턴을 형성할 수 있다. 그러나, 실리레이션용 감광막을 사용하기 때문에 생산단가가 비싸며 열공정이 수반되는 실리레이션 공정으로 인한 측면 스웰링 때문에 씨.띠.(critical dimension) 조정이 어렵고, 최후로 형성된 감광막패턴의 상이 마스크와 반대인 네가티브형(negative type)으로 형성되어 포지티브형으로 맞추어진 기존장비의 변화를 필요로 하고 특히, 콘택공정을 수행하기가 어려워 반도체소자의 생산성 및 신뢰성을 저하시키는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여, 스웰링현상이 배제된 실리레이션 공정을 일반 감광막에 적용하여 포지티브형 감광막패턴을 형성함으로써 반도체소자의 신뢰성 및 생산성을 향상시킬 수 있는 감광막패턴 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명인 감광막패턴 형성방법의 특징은, 반도체기판 상부에 일반적인 감광막을 형성하는 공정과, 상기 감광막의 예정된 부분의 상측 일부를 노광시켜 노광영역을 형성하는 공정과, 상기 노광영역을 현상액으로 제거하여 홈을 형성하는 공정과, 전체표면상부에 에스.오.지.(SOG : Spin On Glass, 이하에서 SOG라 함)막을 도포하여 감광막의 홈에 SOG막을 매립하는 공정과, 상기 SOG막 상부에서 실리콘을 이온주입하되, 얇은 두께의 SOG막은 투과되도록 하여 얇은 두께의 SOG막 하부 감광막에 실리콘 주입영역을 형성하는 공정과, 상기 SOG막을 습식방법으로 제거하는 공정과, 산소플라즈마를 이용한 식각공정으로 상기 감광막을 식각하면 실리콘 주입영역에는 감광막 식각시 마스크로 사용되는 실리콘산화막을 형성하는 동시에 실리콘 주입영역이 없는 감광막을 식각하여 감광막패턴을 형성하는 공정을 포함하는데 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2a 내지 c도는 본 발명의 실시예에 따른 감광막패턴 형성공정을 도시한 단면도이다.
제2a도는 실리콘기판(1) 상부에 일반적인 감광막(2)을 도포한다. 그리고, 광(4)을 조사하여 노광마스크(3)을 통과하는 광(4)이 상기 감광막(2)의 예정된 부분 상측 일부를 노광시켜 노광영역(5)을 형성한다.
여기서 상기 광(4)은 자외선이 사용된 것이다.
제2b도는 노광영역(5)을 습식현상(develop)하여 제거한다. 그리고, 전체표면상부에 얇은 두께의 SOG막(6)을 도포한다. 이때, 상기 SOG막(6)은 상기 제거된 노광영역(5)을 매립하는 정도로 형성된 것이다.
그 다음에, 전체표면상부에 실리콘을 이온주입하여 실리콘 주입영역(7)을 형성한다. 이때, 이온주입공정은 상기 노광영역(5)에 매립되어 다른 부분보다 두껍게 형성된 SOG막(6)을 마스크로하여 실시된 것이다. 그리고, 상기 실리콘 주입영역(7)은 실리레이트된 층으로서, 열공정이 수반되지 않으므로 스웰링현상이 배제된 것이다.
제2c도는 상기 SOG막(6)을 습식방법으로 제거한다. 그리고, 산소플라즈마를 이용한 건식식각을 실시하여 감광막패턴(20)을 형성한다. 이때, 상기 실리콘 주입영역(7)은 산소플라즈마와 반응하여 상기 실리콘 주입영역(7) 상부에 실리콘산화막(8)이 형성되고 상기 실리콘산화막(8)이 마스크 역할을 하여 상기 실리콘 주입영역(7)이 있지않은 영역, 즉 노광영역(5)이 있던 부분이 식각됨으로써 상기 노광마스크(3)와 상이 같은 포지티브형 감광막패턴(20)이 형성된 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 감광막패턴 형성방법은, 일반적인 감광막을 이용하여 스웰링현상이 발생되지 않도록 실리콘 주입영역을 형성하고, 산소플라즈마로 건식식각하여 감광막패턴을 형성하되, 마스크와 상이 같은 포지티브형으로 형성함으로써 생산단가를 절감하고 씨.디.조정을 용이하게 하며 미세선폭의 콘택공정을 용이하게 실시할 수 있어 반도체소자의 생산성 및 신뢰성을 향상시키고 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.
Claims (1)
- 반도체기판 상부에 일반적인 감광막을 형성하는 공정과, 상기 감광막의 예정된 부분의 상측 일부를 노광시켜 노광영역을 형성하는 공정과, 상기 노광영역을 현상액으로 제거하여 홈을 형성하는 공정과, 전체표면상부에 SOG막을 도포하여 감광막의 홈에 SOG막을 매립하는 공정과, 상기 SOG막 상부에서 실리콘을 이온주입하되, 얇은 두께의 SOG막은 투과되도록 하여 얇은 두께의 SOG막 하부 감광막에 실리콘 주입영역을 형성하는 공정과, 상기 SOG막을 습식방법으로 제거하는 공정과, 산소플라즈마를 이용한 식각공정으로 상기 감광막을 식각하면 실리콘 주입영역에는 감광막 식각시 마스크로 사용되는 실리콘산화막을 형성하는 동시에 실리콘 주입영역이 없는 감광막을 식각하여 감광막패턴을 형성하는 공정을 포함하는 감광막패턴 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920022798A KR950014944B1 (ko) | 1992-11-30 | 1992-11-30 | 감광막패턴 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920022798A KR950014944B1 (ko) | 1992-11-30 | 1992-11-30 | 감광막패턴 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940012060A KR940012060A (ko) | 1994-06-22 |
KR950014944B1 true KR950014944B1 (ko) | 1995-12-18 |
Family
ID=19344268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920022798A KR950014944B1 (ko) | 1992-11-30 | 1992-11-30 | 감광막패턴 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950014944B1 (ko) |
-
1992
- 1992-11-30 KR KR1019920022798A patent/KR950014944B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940012060A (ko) | 1994-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7432042B2 (en) | Immersion lithography process and mask layer structure applied in the same | |
US6514672B2 (en) | Dry development process for a bi-layer resist system | |
JP2764542B2 (ja) | 微細レジストパターン形成方法 | |
US5922516A (en) | Bi-layer silylation process | |
KR950014944B1 (ko) | 감광막패턴 형성방법 | |
KR960012630B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
KR20020000951A (ko) | 반도체 소자의 미세패턴 제조방법 | |
US7387869B2 (en) | Method of forming pattern for semiconductor device | |
KR950004977B1 (ko) | 반도체 소자의 감광막 미세 패턴 형성방법 | |
KR100300073B1 (ko) | 반도체 장치의 포토레지스트 패턴 형성방법 | |
KR100359787B1 (ko) | 패턴 형성 방법 | |
JP2932462B1 (ja) | 半導体製造の表面パターニング方法 | |
KR900004967B1 (ko) | 반도체 장치의 막식각방법 | |
KR970006930B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
KR100336766B1 (ko) | 모스 트랜지스터 제조방법 | |
KR960014056B1 (ko) | 감광막 패턴 형성방법 | |
KR960000180B1 (ko) | 실리레이션 반응에 의한 레지스트패턴 형성방법 | |
KR100265588B1 (ko) | 감광막패턴의 형성방법 | |
KR100226750B1 (ko) | 반도체 소자의 콘택홀형성방법 | |
KR950004976B1 (ko) | 포지티브 레지스트 형성방법 | |
JP2647011B2 (ja) | レジストパターンの形成方法 | |
KR20060054681A (ko) | 포토레지스트 패턴 및 박막 패턴 형성방법 | |
KR100370159B1 (ko) | 반도체 소자의 제조방법 | |
KR100422958B1 (ko) | 아르곤이온주입처리를통한미세패턴형성방법 | |
KR960010024B1 (ko) | 실리레이션용 레지스트패턴 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041119 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |