JP2764542B2 - 微細レジストパターン形成方法 - Google Patents
微細レジストパターン形成方法Info
- Publication number
- JP2764542B2 JP2764542B2 JP6210785A JP21078594A JP2764542B2 JP 2764542 B2 JP2764542 B2 JP 2764542B2 JP 6210785 A JP6210785 A JP 6210785A JP 21078594 A JP21078594 A JP 21078594A JP 2764542 B2 JP2764542 B2 JP 2764542B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- layer
- forming
- exposed
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 55
- 238000006884 silylation reaction Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- 238000004381 surface treatment Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000012670 alkaline solution Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims 2
- 125000001181 organosilyl group Chemical group [SiH3]* 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 description 57
- 239000010410 layer Substances 0.000 description 54
- 239000003513 alkali Substances 0.000 description 13
- 239000002356 single layer Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000011550 stock solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- QEMXHQIAXOOASZ-UHFFFAOYSA-N tetramethylammonium Chemical compound C[N+](C)(C)C QEMXHQIAXOOASZ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electron Beam Exposure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、フォトリソグラフィー
エッチングプロセスに関し、特に、単層レジストの解像
度及び側面形状を向上させることができるシリル化プロ
セスを用いる単層レジスト膜の微細パターン形成方法に
関するものである。
エッチングプロセスに関し、特に、単層レジストの解像
度及び側面形状を向上させることができるシリル化プロ
セスを用いる単層レジスト膜の微細パターン形成方法に
関するものである。
【０００２】
【従来の技術】従来、半導体素子の集積化技術の発展に
伴い、半導体素子の製造工程ごとに高精度の微細加工法
が必要になった。
伴い、半導体素子の製造工程ごとに高精度の微細加工法
が必要になった。
【０００３】特に、メモリ素子の場合、６４ＭＤＲＡＭ
以後の世代は、マイクロリソグラフィー技術が重要な変
数として作用することになると予想されるが、ソリッド
チャージ（ｓｏｌｉｄ ｃｈａｒｇｅ）形成による段差
の問題、露光均一性の限界およびレジストの均一な塗布
などは、単層レジストの製造時に解決すべき課題であ
る。
以後の世代は、マイクロリソグラフィー技術が重要な変
数として作用することになると予想されるが、ソリッド
チャージ（ｓｏｌｉｄ ｃｈａｒｇｅ）形成による段差
の問題、露光均一性の限界およびレジストの均一な塗布
などは、単層レジストの製造時に解決すべき課題であ
る。
【０００４】今まで、解像度の解決のためにレジストを
化学処理する技術が開発されてきており、その代表的な
例としては、シリル化工程（ｓｉｌｙｌａｔｉｏｎ ｐ
ｒｏｃｅｓｓ）である。このシリル化工程は、レジスト
がＯ２ＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉ
ｎｇ）に対して抵抗性を有するように処理することによ
り、レジストのドライエッチングを可能にする工程であ
る。初期にはシリコンを含んだポリーマを用いてＯ２Ｒ
ＩＥに対して抵抗性を有するよう処理する工程が開発さ
れたが、１９８６年Ｆ．ＣｏｏｐｍａｎｓとＢ．Ｒｏｌ
ａｎｄとが、Ａｄｖａｎｃｅｄ ｉｎ Ｒｅｓｉｓｔ
Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｐｒｏｃｅｓｓｉｎｇ
ＩＩＩ、ＳＰＩＥ Ｐｒｏｃｅｅｄｉｎｇｓ Ｖｏ
ｌ．６３１，１９８６に“ＤＥＳＩＲＥ（Ｄｉｆｆｕｓ
ｉｏｎ Ｅｎｂａｎｃｅｄ Ｓｉｌｙｌａｔｅｄ Ｒｅ
ｓｉｓｔ）ＰＲＯＣＥＳＳ”を発表し、Ｏ２ＲＩＥに対
する抵抗性が画期的に改善されて、段差状態でも０．５
μｍの鮮明なパターンが得られるようになった。
化学処理する技術が開発されてきており、その代表的な
例としては、シリル化工程（ｓｉｌｙｌａｔｉｏｎ ｐ
ｒｏｃｅｓｓ）である。このシリル化工程は、レジスト
がＯ２ＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉ
ｎｇ）に対して抵抗性を有するように処理することによ
り、レジストのドライエッチングを可能にする工程であ
る。初期にはシリコンを含んだポリーマを用いてＯ２Ｒ
ＩＥに対して抵抗性を有するよう処理する工程が開発さ
れたが、１９８６年Ｆ．ＣｏｏｐｍａｎｓとＢ．Ｒｏｌ
ａｎｄとが、Ａｄｖａｎｃｅｄ ｉｎ Ｒｅｓｉｓｔ
Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｐｒｏｃｅｓｓｉｎｇ
ＩＩＩ、ＳＰＩＥ Ｐｒｏｃｅｅｄｉｎｇｓ Ｖｏ
ｌ．６３１，１９８６に“ＤＥＳＩＲＥ（Ｄｉｆｆｕｓ
ｉｏｎ Ｅｎｂａｎｃｅｄ Ｓｉｌｙｌａｔｅｄ Ｒｅ
ｓｉｓｔ）ＰＲＯＣＥＳＳ”を発表し、Ｏ２ＲＩＥに対
する抵抗性が画期的に改善されて、段差状態でも０．５
μｍの鮮明なパターンが得られるようになった。
【０００５】このプロセスは、レジスト露光後シリコン
を表面処理して、露光部分のみをシリル化することによ
って、ドライエッチングＯ２現像時に、耐性を増大させ
る方法である。
を表面処理して、露光部分のみをシリル化することによ
って、ドライエッチングＯ２現像時に、耐性を増大させ
る方法である。
【０００６】その後、露光方式がｇ−ライン（露光波長
４３６ｎｍ）からｉ−ライン（露光波長３６５ｎｍ）に
変わることにより、解像度がさらに改善されている。
４３６ｎｍ）からｉ−ライン（露光波長３６５ｎｍ）に
変わることにより、解像度がさらに改善されている。
【０００７】シリル化プロセスを用いたレジストパター
ン形成方法は、米国特許Ｎｏ．４，８８２，００８号、
米国特許Ｎｏ．５，０９４，９３６号、米国特許Ｎｏ．
４，８１０，６０１号および米国特許Ｎｏ．４，８０
３，１８１号によく開示されている。
ン形成方法は、米国特許Ｎｏ．４，８８２，００８号、
米国特許Ｎｏ．５，０９４，９３６号、米国特許Ｎｏ．
４，８１０，６０１号および米国特許Ｎｏ．４，８０
３，１８１号によく開示されている。
【０００８】このシリル化プロセスで解像度を改善させ
たが、これに反し、多くの問題点が発生した。特に、シ
リル化層の厚さの調節が容易でないため、レジストパタ
ーンの線幅比を正確に合わせることができなかった。
たが、これに反し、多くの問題点が発生した。特に、シ
リル化層の厚さの調節が容易でないため、レジストパタ
ーンの線幅比を正確に合わせることができなかった。
【０００９】図１（ａ）〜（ｅ）は、従来の薄膜のシリ
ル化層を用いた単層レジストの微細パターン形成工程図
である。
ル化層を用いた単層レジストの微細パターン形成工程図
である。
【００１０】図１を参考すれば、シリコン基板または下
部半導体層１１上の表面にポジティブ無機質レジスト膜
１２を蒸着する（ａ）。
部半導体層１１上の表面にポジティブ無機質レジスト膜
１２を蒸着する（ａ）。
【００１１】続いて、露光マスク１３を用いて、ポジテ
ィブ有機質レジスト膜１２を光に露出させると、ポジテ
ィブ無機質のレジスト膜１２は露光部分１２−１と非露
光部分１２−２とに分けられ、露光されたレジスト膜１
２−１には潜在イメージパターン１４が形成される
（ｂ）。
ィブ有機質レジスト膜１２を光に露出させると、ポジテ
ィブ無機質のレジスト膜１２は露光部分１２−１と非露
光部分１２−２とに分けられ、露光されたレジスト膜１
２−１には潜在イメージパターン１４が形成される
（ｂ）。
【００１２】ＨＭＤＳ（Ｈｅｘａｍｅｔｈｙｌｄｉｓｉ
ｌａｚａｎｅ）シリル化剤（ｓｉｌｙｌａｔｉｏｎ ａ
ｇｅｎｔ）でシリル化処理を行うと、露光されたレジス
ト膜１２−１の表面がシリル化される（ｃ）。すなわ
ち、ＨＭＤＳ雰囲気中において加熱すると、ＨＭＤＳが
露光されたレジスト膜１２−１の表面内に拡散して入り
込んで行きつつ樹脂（ノボラックレジン）のＯＨ基と置
き換え反応を起こし、露光されたレジスト膜１２−１の
表面にシリル化層１５を形成する。
ｌａｚａｎｅ）シリル化剤（ｓｉｌｙｌａｔｉｏｎ ａ
ｇｅｎｔ）でシリル化処理を行うと、露光されたレジス
ト膜１２−１の表面がシリル化される（ｃ）。すなわ
ち、ＨＭＤＳ雰囲気中において加熱すると、ＨＭＤＳが
露光されたレジスト膜１２−１の表面内に拡散して入り
込んで行きつつ樹脂（ノボラックレジン）のＯＨ基と置
き換え反応を起こし、露光されたレジスト膜１２−１の
表面にシリル化層１５を形成する。
【００１３】下記の式は、シリル化処理時の反応式を表
したものである。
したものである。
【化１】
【００１４】シリル化層１５は、シリコン露光レジスト
膜１２−１の表面に処理されたシリコン含有層であり、
Ｏ２ドライエッチングの時にマスクとして作用すること
になる。
膜１２−１の表面に処理されたシリコン含有層であり、
Ｏ２ドライエッチングの時にマスクとして作用すること
になる。
【００１５】上記非露光フォトレジスト膜１２−２は、
Ｏ２プラズマエッチング法によりドライエッチングし
て、選択的に除去する（ｄ）。この時、シリル化層１５
は、Ｏ２ＲＩＥエッチングの時酸化膜となり、酸素に対
する抵抗性が一層増大するので、エッチングマスクとし
て作用する。最終的に残っているシリル化層１５を除去
し、微細レジストパターン１２を得る。
Ｏ２プラズマエッチング法によりドライエッチングし
て、選択的に除去する（ｄ）。この時、シリル化層１５
は、Ｏ２ＲＩＥエッチングの時酸化膜となり、酸素に対
する抵抗性が一層増大するので、エッチングマスクとし
て作用する。最終的に残っているシリル化層１５を除去
し、微細レジストパターン１２を得る。
【００１６】図１でのように、シリル化プロセスを用い
てレジストパターンを形成する場合には、レジストパタ
ーンが急峻な勾配を有していないので、レジストパター
ンの垂直輪郭が良くない。また、ドライエッチング時
に、エッチングマスク層として作用するシリル化層１５
の厚さが薄いと、所望の線幅のレジストパターンよりも
狭い線幅のレジストパターンを得ることになる。そのた
め、このようなレジストパターンをマスクとして後続の
エッチングプロセスで金属膜や半導体層（示されていな
い）をパターニングすれば、正確に金属膜や半導体層を
パターニングすることができない。
てレジストパターンを形成する場合には、レジストパタ
ーンが急峻な勾配を有していないので、レジストパター
ンの垂直輪郭が良くない。また、ドライエッチング時
に、エッチングマスク層として作用するシリル化層１５
の厚さが薄いと、所望の線幅のレジストパターンよりも
狭い線幅のレジストパターンを得ることになる。そのた
め、このようなレジストパターンをマスクとして後続の
エッチングプロセスで金属膜や半導体層（示されていな
い）をパターニングすれば、正確に金属膜や半導体層を
パターニングすることができない。
【００１７】図２は、従来の厚膜のシリル化層を利用し
た単層レジスト膜の微細パターン形成工程図である。
た単層レジスト膜の微細パターン形成工程図である。
【００１８】図２において、図１と同一物質に対しては
同一符号を付けた。図２の微細レジストパターン形成プ
ロセスも、図１のプロセスと同様である。但し、図２で
は厚膜のシリル化層１５′を形成した。図２において
も、図１と同様にレジストパターンの垂直輪郭が良くな
い。なお、エッチングの時、エッチングマスク層として
作用するシリル化層１５′が厚いので、微細レジストパ
ターンの線幅は所望の線幅よりも広く形成され、このレ
ジストパターンをマスクとして用いて、後続のプロセス
において正確に下部層をパターニングすることができな
いようになる。
同一符号を付けた。図２の微細レジストパターン形成プ
ロセスも、図１のプロセスと同様である。但し、図２で
は厚膜のシリル化層１５′を形成した。図２において
も、図１と同様にレジストパターンの垂直輪郭が良くな
い。なお、エッチングの時、エッチングマスク層として
作用するシリル化層１５′が厚いので、微細レジストパ
ターンの線幅は所望の線幅よりも広く形成され、このレ
ジストパターンをマスクとして用いて、後続のプロセス
において正確に下部層をパターニングすることができな
いようになる。
【００１９】最近、解像度を向上させるために単層レジ
スト膜の表面にアルカリ処理をする方法も提示されてい
るが、１９８８年、日本でＭ．ＥｎｄｏｗなどがＤｉｇ
ｅｓｔ ｏｆ Ｐａｐｅｒｓ Ｍｉｃｒｏ Ｐｒｏｃｅ
ｓｓ Ｃｏｎｆ．１６４に発表したＨＡＲＤ法、および
ＹｏｓｈｉｍｕｒａなどがＪ．Ｖｏｃ．Ｓｃｉ．Ｔｅｃ
ｈｎｏｌ．，Ｂ６（６），１９８８，ｐｐ．２２４９に
発表したＰＲＩＳＭ法などがある。
スト膜の表面にアルカリ処理をする方法も提示されてい
るが、１９８８年、日本でＭ．ＥｎｄｏｗなどがＤｉｇ
ｅｓｔ ｏｆ Ｐａｐｅｒｓ Ｍｉｃｒｏ Ｐｒｏｃｅ
ｓｓ Ｃｏｎｆ．１６４に発表したＨＡＲＤ法、および
ＹｏｓｈｉｍｕｒａなどがＪ．Ｖｏｃ．Ｓｃｉ．Ｔｅｃ
ｈｎｏｌ．，Ｂ６（６），１９８８，ｐｐ．２２４９に
発表したＰＲＩＳＭ法などがある。
【００２０】アルカリ表面処理を用いた微細レジストパ
ターン形成方法は、レジスト膜を塗布し、塗布されたレ
ジスト膜の表面にアルカリ処理をしてレジスト膜の表面
に難溶層（ｉｎｓｏｌｕａｂｌｅ ｌａｙｅｒ）を形成
し、露光および段階的現像プロセスを行って、微細レジ
ストパターンを形成する方法であり、解像度を向上させ
るフォーカス深度の範囲を拡張させる方法である。
ターン形成方法は、レジスト膜を塗布し、塗布されたレ
ジスト膜の表面にアルカリ処理をしてレジスト膜の表面
に難溶層（ｉｎｓｏｌｕａｂｌｅ ｌａｙｅｒ）を形成
し、露光および段階的現像プロセスを行って、微細レジ
ストパターンを形成する方法であり、解像度を向上させ
るフォーカス深度の範囲を拡張させる方法である。
【００２１】図３（ａ）〜（ｅ）は、従来のアルカリ表
面処理を用いた微細レジストパターン形成工程図であ
る。
面処理を用いた微細レジストパターン形成工程図であ
る。
【００２２】まず、下部半導体層やシリコン基板３１上
に、ＰＦＩ−１５（２５ｃｐ）レジストを１．０μｍ程
度の厚さに塗布してレジスト膜３２を形成し、１１０℃
の温度で９０秒間軟化ベーク（ｓｏｆｔ ｂａｋｅ）処
理をする。続いて、塗布されたレジスト膜３２の表面を
Ｔｏｋ ＮＭＤ−Ｗ原液で所定時間の間、アルカリ処理
をして、一次難溶層３３を形成する（ａ）。
に、ＰＦＩ−１５（２５ｃｐ）レジストを１．０μｍ程
度の厚さに塗布してレジスト膜３２を形成し、１１０℃
の温度で９０秒間軟化ベーク（ｓｏｆｔ ｂａｋｅ）処
理をする。続いて、塗布されたレジスト膜３２の表面を
Ｔｏｋ ＮＭＤ−Ｗ原液で所定時間の間、アルカリ処理
をして、一次難溶層３３を形成する（ａ）。
【００２３】難溶層３３を有するレジスト膜３２を、Ｈ
ｉｔａｃｈｉ ＬＤ５０１１：Ａステッパを用いて露光
する（ｂ）。露光されたレジスト膜３２−１には、潜在
イメージパターン３５が形成される。露光の後、レジス
ト膜３２を１１０℃の温度で９０秒間ベーク処理をし、
パッドルタイプＮＭＤ−Ｗで現像して、二次難溶層３６
を形成する。現像の時、一次難溶層３３の深さだけレジ
スト膜３２を現像する（ｃ）。
ｉｔａｃｈｉ ＬＤ５０１１：Ａステッパを用いて露光
する（ｂ）。露光されたレジスト膜３２−１には、潜在
イメージパターン３５が形成される。露光の後、レジス
ト膜３２を１１０℃の温度で９０秒間ベーク処理をし、
パッドルタイプＮＭＤ−Ｗで現像して、二次難溶層３６
を形成する。現像の時、一次難溶層３３の深さだけレジ
スト膜３２を現像する（ｃ）。
【００２４】次に、続いて段階的現像を行って、一次難
溶層３３の深さよりも現像の深さを深く現像して三次難
溶層３７を形成し（ｄ）、最終的に基板３１が露出され
るまで現像して微細レジストパターン３２′を形成す
る。段階的現像を行って、一次難溶層３３の深さよりも
現像の深さが深くなると、レジストパターン３２′の上
面に突出部が生じる。
溶層３３の深さよりも現像の深さを深く現像して三次難
溶層３７を形成し（ｄ）、最終的に基板３１が露出され
るまで現像して微細レジストパターン３２′を形成す
る。段階的現像を行って、一次難溶層３３の深さよりも
現像の深さが深くなると、レジストパターン３２′の上
面に突出部が生じる。
【００２５】アルカリ処理を用いた微細レジストパター
ン形成時のアルカリ表面処理時間によるパターン輪郭は
表面処理時間が長くなるに伴って上面突出がより激しく
発生する。また、そのため、アルカリ表面処理を用いて
微細レジストパターンを形成する場合、所望の線幅のレ
ジストパターンを得ることはできるが、上面突出の発生
により、フォーカス深度が狭くなり、レジスト輪郭の不
良が起こり、解像度の向上に限界が発生する。
ン形成時のアルカリ表面処理時間によるパターン輪郭は
表面処理時間が長くなるに伴って上面突出がより激しく
発生する。また、そのため、アルカリ表面処理を用いて
微細レジストパターンを形成する場合、所望の線幅のレ
ジストパターンを得ることはできるが、上面突出の発生
により、フォーカス深度が狭くなり、レジスト輪郭の不
良が起こり、解像度の向上に限界が発生する。
【００２６】図４は、従来のコンタクトホールの形成時
のレジストパターンの断面図である。単層レジスト膜の
パターン形成時に発生される他の問題点としては、レジ
ストの条件、露光条件、ベーキング条件、および現像条
件などによって、コンタクトホール形成時にレジストパ
ターン４２の下部にμ−溝が発生されるという点であ
る。
のレジストパターンの断面図である。単層レジスト膜の
パターン形成時に発生される他の問題点としては、レジ
ストの条件、露光条件、ベーキング条件、および現像条
件などによって、コンタクトホール形成時にレジストパ
ターン４２の下部にμ−溝が発生されるという点であ
る。
【００２７】
【発明が解決しようとする課題】本発明の目的は、上記
したような従来の問題点を解決するためになされたもの
で、シリル化プロセスとアルカライ表面処理プロセスと
を併用して、線幅偏差の問題および上面突出の問題を解
決することができる改善された微細レジストパターン形
成方法を提供することにある。
したような従来の問題点を解決するためになされたもの
で、シリル化プロセスとアルカライ表面処理プロセスと
を併用して、線幅偏差の問題および上面突出の問題を解
決することができる改善された微細レジストパターン形
成方法を提供することにある。
【００２８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による微細レジストパターン形成方法は、
シリコン基板上にレジスト膜を塗布するステップと、塗
布されたレジスト膜をアルカリ溶液で表面処理して一次
難溶層を形成するステップと、露光用マスクを用いてレ
ジスト膜を露光させ、露光された部分に潜在イメージパ
ターンを形成するステップと、露光されたレジスト膜を
一次難溶層の深さだけ選択的にエッチングして、非露光
レジスト膜との表面段差を形成するステップと、シリル
化プロセスを行って、エッチングされた露光レジスト膜
の表面にシリル化層を形成するステップと、シリル化層
をマスクとして非露光レジスト膜をＯ２ＲＩＥ法で除去
するステップと、シリル化層を除去してレジストパター
ンを形成するステップとを含むことを特徴とする。
めに、本発明による微細レジストパターン形成方法は、
シリコン基板上にレジスト膜を塗布するステップと、塗
布されたレジスト膜をアルカリ溶液で表面処理して一次
難溶層を形成するステップと、露光用マスクを用いてレ
ジスト膜を露光させ、露光された部分に潜在イメージパ
ターンを形成するステップと、露光されたレジスト膜を
一次難溶層の深さだけ選択的にエッチングして、非露光
レジスト膜との表面段差を形成するステップと、シリル
化プロセスを行って、エッチングされた露光レジスト膜
の表面にシリル化層を形成するステップと、シリル化層
をマスクとして非露光レジスト膜をＯ２ＲＩＥ法で除去
するステップと、シリル化層を除去してレジストパター
ンを形成するステップとを含むことを特徴とする。
【００２９】
【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。
詳細に説明する。
【００３０】図５（ａ）〜（ｆ）は、本発明の第１実施
例による微細レジストパターン形成工程図を示す。図５
を参照すると、シリコン基板や下部半導体層６１の上に
単層のポジティブ有機質レジスト膜６２を塗布し、レジ
スト膜６２をアルカリ溶液で表面処理して、一次難溶層
６３を形成する（ａ）。
例による微細レジストパターン形成工程図を示す。図５
を参照すると、シリコン基板や下部半導体層６１の上に
単層のポジティブ有機質レジスト膜６２を塗布し、レジ
スト膜６２をアルカリ溶液で表面処理して、一次難溶層
６３を形成する（ａ）。
【００３１】表面処理用アルカリ溶液としては、ＴＭＡ
Ｈ（Ｔｅｔｒａ ｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙ
ｄｒｏｘｉｄｅ）を用いる。露光用マスク６４を用いて
レジスト膜６２を露光させる（ｂ）。
Ｈ（Ｔｅｔｒａ ｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙ
ｄｒｏｘｉｄｅ）を用いる。露光用マスク６４を用いて
レジスト膜６２を露光させる（ｂ）。
【００３２】レジスト膜６２は、紫外線（ＵＶ）、遠紫
外線、電子ビーム、及びＸ線などにより感光される。こ
の時、マスク露光は、最適エネルギーで露光された部分
６２−１に潜在イメージパターン６５を形成する。続い
て、ウェット現像を施して、露光されたレジスト膜６２
−１を一次難溶層６３の厚さだけエッチングする。ウェ
ット現像の時にアルカリ溶液を用いるので、エッチング
された部分に二次難溶層６６が形成されるようになる
（ｃ）。
外線、電子ビーム、及びＸ線などにより感光される。こ
の時、マスク露光は、最適エネルギーで露光された部分
６２−１に潜在イメージパターン６５を形成する。続い
て、ウェット現像を施して、露光されたレジスト膜６２
−１を一次難溶層６３の厚さだけエッチングする。ウェ
ット現像の時にアルカリ溶液を用いるので、エッチング
された部分に二次難溶層６６が形成されるようになる
（ｃ）。
【００３３】この時、露光されたレジスト膜６２−１
は、全レジスト膜６２の厚さの１／２以上を現像する
と、レジストパターンに上面突出が起こる。これを防止
するために、全レジスト膜６２の厚さの１／２以内で最
小の深さにエッチングして、非露光レジスト膜６２−２
と表面段差を有するようにする。露光および現像して段
差を形成した後、シリル化プロセスを行う（ｄ）。
は、全レジスト膜６２の厚さの１／２以上を現像する
と、レジストパターンに上面突出が起こる。これを防止
するために、全レジスト膜６２の厚さの１／２以内で最
小の深さにエッチングして、非露光レジスト膜６２−２
と表面段差を有するようにする。露光および現像して段
差を形成した後、シリル化プロセスを行う（ｄ）。
【００３４】ＨＭＤＳ雰囲気中において加熱すると、露
光されたレジスト膜６２−１の表面内にシリコンが拡散
され、エッチングされた露光レジスト膜６２−１の表面
にシリル化層６７を形成する。このシリル化層６７は、
シリコン含有層であり、Ｏ２ＲＩＥに対する耐性を有す
るので、後続の非露光レジスト膜６２−２のエッチング
の時にエッチングマスク層として作用する。Ｏ２ＲＩＥ
法により非露光レジスト膜６２−２をエッチングする
（ｅ）。
光されたレジスト膜６２−１の表面内にシリコンが拡散
され、エッチングされた露光レジスト膜６２−１の表面
にシリル化層６７を形成する。このシリル化層６７は、
シリコン含有層であり、Ｏ２ＲＩＥに対する耐性を有す
るので、後続の非露光レジスト膜６２−２のエッチング
の時にエッチングマスク層として作用する。Ｏ２ＲＩＥ
法により非露光レジスト膜６２−２をエッチングする
（ｅ）。
【００３５】この時、シリコン含有層であるシリル化層
６７は、ドライ現像の時に酸化膜に変化する。最終的
に、酸化膜に変化されたシリル化層６７を除去すると、
レジストパターン６２′を得る（ｆ）。得られたレジス
トパターン６２′は、一次難溶層６３の厚さだけ最小の
深さにウェットエッチングされるので、アルカリ表面処
理による上面突出の発生が防止され、シリル化層６７の
厚さによる線幅の変化も防止されて、急峻な勾配を有す
る垂直輪郭を有する。
６７は、ドライ現像の時に酸化膜に変化する。最終的
に、酸化膜に変化されたシリル化層６７を除去すると、
レジストパターン６２′を得る（ｆ）。得られたレジス
トパターン６２′は、一次難溶層６３の厚さだけ最小の
深さにウェットエッチングされるので、アルカリ表面処
理による上面突出の発生が防止され、シリル化層６７の
厚さによる線幅の変化も防止されて、急峻な勾配を有す
る垂直輪郭を有する。
【００３６】図６（ａ）〜（ｆ）は、本発明の第２実施
例による微細レジストパターン形成工程図である。図６
を参照すれば、第２実施例はそのプロセスが図５の第１
実施例と同様である。但し、第１実施例ではポジティブ
有機質単層レジスト膜を用いているのに対して、第２実
施例ではネガティブ有機質単層レジスト膜を用いた点の
みが異なっている。したがって、第２実施例では、露光
後、非露光レジスト膜７２−２に潜在イメージパターン
７５が形成され（ｂ）、潜在イメージパターン７５が形
成されない露光レジスト膜７２−１は、後続のドライエ
ッチングプロセスの時に除去されるべき部分である。
例による微細レジストパターン形成工程図である。図６
を参照すれば、第２実施例はそのプロセスが図５の第１
実施例と同様である。但し、第１実施例ではポジティブ
有機質単層レジスト膜を用いているのに対して、第２実
施例ではネガティブ有機質単層レジスト膜を用いた点の
みが異なっている。したがって、第２実施例では、露光
後、非露光レジスト膜７２−２に潜在イメージパターン
７５が形成され（ｂ）、潜在イメージパターン７５が形
成されない露光レジスト膜７２−１は、後続のドライエ
ッチングプロセスの時に除去されるべき部分である。
【００３７】第２実施例においては、現像プロセスの
時、非露光レジスト膜７２−２の表面に二次難溶層７６
が形成され（ｃ）、シリル化プロセスを行うと、非露光
レジスト膜７２−２の表面にシリル化層７７が形成され
る（ｄ）。
時、非露光レジスト膜７２−２の表面に二次難溶層７６
が形成され（ｃ）、シリル化プロセスを行うと、非露光
レジスト膜７２−２の表面にシリル化層７７が形成され
る（ｄ）。
【００３８】この時、非露光レジスト膜７２−２のエッ
チング時、エッチングの深さは全レジスト膜７２の厚さ
の１／４以下にする。そのため、Ｏ２ＲＩＥ法により露
光されたレジスト膜７２−１を除去し（ｅ）、レジスト
パターン７２′を形成する（ｆ）。この第２実施例でも
図示のように急峻な勾配のプロファイルを有するレジス
トパターン７２が得られる。
チング時、エッチングの深さは全レジスト膜７２の厚さ
の１／４以下にする。そのため、Ｏ２ＲＩＥ法により露
光されたレジスト膜７２−１を除去し（ｅ）、レジスト
パターン７２′を形成する（ｆ）。この第２実施例でも
図示のように急峻な勾配のプロファイルを有するレジス
トパターン７２が得られる。
【００３９】
【発明の効果】上記したような本発明によれば、アルカ
リ処理後、シリル化プロセスを行うことにより、アルカ
リ処理によるレジストパターンの上面部の突出の発生を
防止して、エッチングプロファイルが改善でき、しか
も、シリル化層による線幅の変化を防止して、高精度の
レジストパターンが得られる。これにより、解像度を向
上させることができる。また、急峻な勾配のレジストプ
ロファイルが得られるので、エッチング臨界寸法バイア
スを減少させる事ができる。また、レジスト現像の時、
大部分をドライ現像で進行しているので、レジストパタ
ーンの定在波効果を除去する事ができる。
リ処理後、シリル化プロセスを行うことにより、アルカ
リ処理によるレジストパターンの上面部の突出の発生を
防止して、エッチングプロファイルが改善でき、しか
も、シリル化層による線幅の変化を防止して、高精度の
レジストパターンが得られる。これにより、解像度を向
上させることができる。また、急峻な勾配のレジストプ
ロファイルが得られるので、エッチング臨界寸法バイア
スを減少させる事ができる。また、レジスト現像の時、
大部分をドライ現像で進行しているので、レジストパタ
ーンの定在波効果を除去する事ができる。
【図１】 従来の薄膜のシリル化層を用いた微細レジス
トパターン形成工程図。
トパターン形成工程図。
【図２】 従来の厚膜のシリル化層を用いた微細レジス
トパターン形成工程図。
トパターン形成工程図。
【図３】 従来のアルカリ表面処理を用いた微細レジス
トパターン形成工程図。
トパターン形成工程図。
【図４】 従来のコンタクトホール形成時のレジストパ
ターンの断面図。
ターンの断面図。
【図５】 本発明の第１例による微細レジストパターン
形成工程図。
形成工程図。
【図６】 本発明の第２実施例による微細レジストパタ
ーン形成工程図。
ーン形成工程図。
６１，７１…シリコン基板、６２，７２…レジスト膜、
６３，７３…一次難溶層、６４，７４…露光用マスク、
６５，７５…潜在イメージパターン、６６，７６…二次
難溶層、６７，７７…シリル化層、６８，７８…酸化
膜、６２′，７２′…レジストパターン。
６３，７３…一次難溶層、６４，７４…露光用マスク、
６５，７５…潜在イメージパターン、６６，７６…二次
難溶層、６７，７７…シリル化層、６８，７８…酸化
膜、６２′，７２′…レジストパターン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/30 ５６８ (56)参考文献 特開 平４−124667（ＪＰ，Ａ) 特開 平２−47659（ＪＰ，Ａ)
Claims (8)
- 【請求項１】 シリコン基板（６１）上にレジスト膜
（６２）を塗布するステップと、 上記塗布されたレジスト膜（６２）をアルカリ溶液で表
面処理して、一次難溶層（６３）を形成するステップ
と、 露光用マスク（６４）を用いてレジスト膜（６２）を露
光させ、露光された部分（６２−１）に潜在イメージパ
ターン（６５）を形成するステップと、 上記露光されたレジスト膜（６２−１）を一次難溶層の
厚さに相当する深さだけ選択的にエッチングして、非露
光レジスト膜（６２−２）との表面段差を形成するステ
ップと、 シリル化工程を行って、上記エッチングされた露光レジ
スト膜（６２−１）の表面にシリル化層（６７）を形成
するステップと、 上記非露光レジスト膜（６２−２）をエッチングするス
テップと、 上記シリル化層（６７）を除去して、レジストパターン
（６２′）を形成するステップとを含むことを特徴とす
る微細レジストパターン形成方法。 - 【請求項２】 表面処理用アルカリ溶液として、ＴＭＡ
Ｈを使用することを特徴とする請求項１に記載の微細レ
ジストパターン形成方法。 - 【請求項３】 上記シリル化工程は、ＨＭＤＳを用いる
ことにより、上記露光レジスト膜（６２−１）を表面処
理することを特徴とする請求項１に記載の微細レジスト
パターン形成方法。 - 【請求項４】 上記シリル化層（６７）は、Ｏ２ＲＩＥ
に対する抵抗性を有して、上記非露光レジスト膜（６２
−２）のエッチング時、エッチングマスク層として作用
することを特徴とする請求項１に記載の微細レジストパ
ターン形成方法。 - 【請求項５】 シリコン基板（７１）上にレジスト膜
（７２）を塗布するステップと、 上記塗布されたレジスト膜（７２）をアルカリ溶液で表
面処理して、一次難溶層（７３）を形成するステップ
と、 露光用マスク（７４）を用いて上記レジスト膜（７２）
を露光させ、非露光部分（７２−２）に潜在イメージパ
ターン（７５）を形成するステップと、 上記非露光レジスト膜（７２−２）を一次難溶層の厚さ
に相当する深さだけ選択的にエッチングして、露光され
たレジスト膜（７２−１）との表面段差を形成するステ
ップと、 シリル化工程を行って、上記エッチングされた非露光レ
ジスト膜（７２−２）の表面にシリル化層（７７）を形
成するステップと、 上記露光レジスト膜（７２−１）をエッチングして除去
するステップと、 上記シリル化層（７７）を除去して、レジストパターン
（７２′）を形成するステップとを含むことを特徴とす
る微細レジストパターン形成方法。 - 【請求項６】 表面処理用アルカリ溶液としては、ＴＭ
ＡＨを使用することを特徴とする請求項５に記載の微細
レジストパターン形成方法。 - 【請求項７】 上記非露光レジスト膜（７２−２）のエ
ッチング深さは、全レジスト膜（７２）の厚さの１／４
にすることを特徴とする請求項５に記載の微細レジスト
パターン形成方法。 - 【請求項８】 上記シリル化工程は、ＨＭＤＳを用いる
ことにより、上記非露光レジスト膜（７２−２）を表面
処理することを特徴とする請求項５に記載の微細レジス
トパターン形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94000623A KR970002427B1 (en) | 1994-01-14 | 1994-01-14 | Fine patterning method of photoresist film |
| KR623/1994 | 1994-01-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07219237A JPH07219237A (ja) | 1995-08-18 |
| JP2764542B2 true JP2764542B2 (ja) | 1998-06-11 |
Family
ID=19375672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6210785A Expired - Fee Related JP2764542B2 (ja) | 1994-01-14 | 1994-08-12 | 微細レジストパターン形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5525192A (ja) |
| JP (1) | JP2764542B2 (ja) |
| KR (1) | KR970002427B1 (ja) |
| DE (1) | DE4410505C2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2996127B2 (ja) * | 1995-02-17 | 1999-12-27 | 日本電気株式会社 | パターン形成方法 |
| KR0157928B1 (ko) * | 1995-12-27 | 1998-12-15 | 문정환 | 자체 접합형 아웃-리거 위상반전마스크 제조방법 |
| KR0184158B1 (ko) * | 1996-07-13 | 1999-04-15 | 문정환 | 반도체장치의 자기 정합정 금속 배선 형성 방법 |
| US5773367A (en) * | 1996-09-06 | 1998-06-30 | Integrated Device Technology, Inc. | High throughput planarization etch process for interlayer oxide films between metals and pre-metals |
| US5858621A (en) * | 1997-01-22 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bi-layer silylation process using anti-reflective-coatings (ARC) for making distortion-free submicrometer photoresist patterns |
| US5906911A (en) * | 1997-03-28 | 1999-05-25 | International Business Machines Corporation | Process of forming a dual damascene structure in a single photoresist film |
| US5922516A (en) * | 1997-06-04 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bi-layer silylation process |
| US6069077A (en) * | 1997-07-07 | 2000-05-30 | Vanguard International Semiconductor Corporation | UV resist curing as an indirect means to increase SiN corner selectivity on self-aligned contact etching process |
| JP3087726B2 (ja) * | 1998-05-25 | 2000-09-11 | 日本電気株式会社 | 半導体装置の製造プロセスにおけるパターニング方法 |
| KR100319165B1 (ko) * | 1998-08-20 | 2002-05-09 | 박종섭 | 반도체 소자의 미세패턴 제조방법 |
| JP2000077317A (ja) * | 1998-09-03 | 2000-03-14 | Sony Corp | レジストパターン形成方法 |
| US6465156B1 (en) * | 1999-10-21 | 2002-10-15 | Advanced Micro Devices, Inc. | Method for mitigating formation of silicon grass |
| CN117716063A (zh) | 2021-06-09 | 2024-03-15 | 应用材料公司 | 碱金属化合物的蚀刻 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0096096B1 (de) * | 1982-06-14 | 1987-09-16 | Ibm Deutschland Gmbh | Verfahren zur Einstellung des Kantenwinkels in Polysilicium |
| DE3682395D1 (de) * | 1986-03-27 | 1991-12-12 | Ibm | Verfahren zur herstellung von seitenstrukturen. |
| JPS63316429A (ja) * | 1987-06-18 | 1988-12-23 | Toshiba Corp | 微細パタ−ンの形成方法 |
| KR890007398A (ko) * | 1987-10-29 | 1989-06-19 | 다니이 아끼오 | 패턴 형성방법 |
| US4882008A (en) * | 1988-07-08 | 1989-11-21 | Texas Instruments Incorporated | Dry development of photoresist |
| JP2766268B2 (ja) * | 1988-08-09 | 1998-06-18 | 株式会社東芝 | パターン形成方法 |
| US5094936A (en) * | 1988-09-16 | 1992-03-10 | Texas Instruments Incorporated | High pressure photoresist silylation process and apparatus |
| US4978594A (en) * | 1988-10-17 | 1990-12-18 | International Business Machines Corporation | Fluorine-containing base layer for multi-layer resist processes |
| US5262282A (en) * | 1989-06-22 | 1993-11-16 | Kabushiki Kaisha Toshiba | Pattern forming method |
| JPH04124667A (ja) * | 1990-09-14 | 1992-04-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05142788A (ja) * | 1991-05-21 | 1993-06-11 | Mitsubishi Electric Corp | レジストパターンの形成方法 |
| US5322764A (en) * | 1991-05-21 | 1994-06-21 | Mitsubishi Denki Kabushiki Kaisha | Method for forming a patterned resist |
| KR0170253B1 (ko) * | 1992-11-18 | 1999-03-20 | 김광호 | 실리레이션을 이용한 사진식각방법 |
-
1994
- 1994-01-14 KR KR94000623A patent/KR970002427B1/ko not_active IP Right Cessation
- 1994-02-23 US US08/200,769 patent/US5525192A/en not_active Expired - Lifetime
- 1994-03-25 DE DE4410505A patent/DE4410505C2/de not_active Expired - Fee Related
- 1994-08-12 JP JP6210785A patent/JP2764542B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR970002427B1 (en) | 1997-03-05 |
| DE4410505C2 (de) | 1995-11-02 |
| KR950024275A (ko) | 1995-08-21 |
| DE4410505A1 (de) | 1995-07-20 |
| JPH07219237A (ja) | 1995-08-18 |
| US5525192A (en) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3355239B2 (ja) | パターンの形成方法 | |
| US8158335B2 (en) | High etch resistant material for double patterning | |
| US7341939B2 (en) | Method for patterning micro features by using developable bottom anti-reflection coating | |
| JP2764542B2 (ja) | 微細レジストパターン形成方法 | |
| EP0686999B1 (en) | Pattern formation in the fabrication of microelectronic devices | |
| JP2004530922A (ja) | サブリソグラフィフォトレジストフィーチャーを形成するプロセス | |
| JPH0588375A (ja) | レジストパタンの形成方法 | |
| GB2135793A (en) | Bilevel ultraviolet resist system for patterning substrates of high reflectivity | |
| JP7508071B2 (ja) | 基板のパターン化処理 | |
| US6673525B1 (en) | Thin layer imaging process for microlithography using radiation at strongly attenuated wavelengths | |
| JP3444692B2 (ja) | パターン形成方法 | |
| US8138059B2 (en) | Semiconductor device manufacturing method | |
| EP0939342A1 (en) | Process for forming photoresist patterns | |
| US6815367B2 (en) | Elimination of resist footing on tera hardmask | |
| KR20010037049A (ko) | 실리레이션을 이용한 리소그라피 방법 | |
| JP3036500B2 (ja) | フォトレジストパターン形成方法及び半導体基板 | |
| KR0179339B1 (ko) | 감광막패턴 형성방법 | |
| JP2595886B2 (ja) | 半導体装置の製造方法 | |
| KR100598103B1 (ko) | 패턴 형성 방법 | |
| JP3021549B2 (ja) | レジストパターン形成方法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| KR950014944B1 (ko) | 감광막패턴 형성방법 | |
| JPH04301852A (ja) | パターン形成方法 | |
| JPH06214397A (ja) | 微細パターンの形成方法 | |
| JP2713061B2 (ja) | レジストパターンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100403 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100403 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110403 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110403 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |