KR950024275A - 미세 레지스트 패턴형성방법 - Google Patents
미세 레지스트 패턴형성방법 Download PDFInfo
- Publication number
- KR950024275A KR950024275A KR1019940000623A KR19940000623A KR950024275A KR 950024275 A KR950024275 A KR 950024275A KR 1019940000623 A KR1019940000623 A KR 1019940000623A KR 19940000623 A KR19940000623 A KR 19940000623A KR 950024275 A KR950024275 A KR 950024275A
- Authority
- KR
- South Korea
- Prior art keywords
- resist film
- exposed
- resist
- film
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 230000007261 regionalization Effects 0.000 title abstract 2
- 229910021332 silicide Inorganic materials 0.000 claims abstract 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims abstract 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract 2
- 239000010703 silicon Substances 0.000 claims abstract 2
- 238000006884 silylation reaction Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 239000012670 alkaline solution Substances 0.000 claims 1
- 238000010894 electron beam technology Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 239000003513 alkali Substances 0.000 abstract 2
- 238000004381 surface treatment Methods 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electron Beam Exposure (AREA)
Abstract
본 발명은 실리화 공정과 알칼리 표면처리 공정을 병용하여 선폭 편차문제와 상면 돌출문제를 해결할 수 있는 개선된 미세 레지스트 패턴 형성방법으로서, 실리콘 기판상에 포토레지스트막을 도포하는 스텝과, 도포된 레지스트막을 알라칼리 용액으로 표면처리하여 1차 난용층을 형성하는 스텝과, 노광용 마스크를 사용하여 레지스트 막을 노광시켜 노광된 부분에 잠재 이미지 패턴을 형성하는 스텝과, 노광된 레지스트막을 1차 난용층의 두께만큼 선택적으로 식각하여 비노광된 레지스트막과의 표면 단차를 형성하는 스텝과, 실리화 공정을 수행하여 식각된 노광된 레지스트막의 펴면에 실리화층을 형성하는 스텝과, 실리화층을 마스크로 비노광된 레지스트막을 O2RIE법으로 제거하는 스텝과, 실리화층을 제거하여 레지스트 패턴을 형성하는 스텝을 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도 (A)-(F)는 본 발명의 제1실시예에 따른 미세 레지스트 패턴 형성공정도
제8도는 제7도 (E)의 SEM사진
제9도 (A)-(F)는 본 발명의 제2실시예에 따른 미세 레지스트 패턴 형성공정도
Claims (3)
- 실리콘기판(61)상에 레지스트막(62)을 도포하는 스텝과, 도포된 레지스트막(62)을 알칼리 용액으로 표면처리하여 1차 난용층(63)을 형성 하는 스텝과, 노광용 마스크(64)를 사용하여 레지스트막(62)을 노광시켜 노광된 부분(62-1)에 잠재 이미지 패턴(65)을 형성하는 스텝과, 노광된 레지스트막(62-1)을 일정 깊이만큼 선택적으로 식각하여 비노광 레지스트막(62-2)과의 표면단차를 형성하는 스텝과, 실리화공정을 수행하여 식각된 노광 레지스트막(62-1)의 표면에 실리화층(67)을 형성하는 스텝과, 비노광 레지스트막(62-2)을 식각하는 스텝과, 실리화층(67)을 제거하여 레지스트 패턴(62′)을 형성하는 스텝을 포함하는 것을 특징으로 하는 미세 레지스트 패턴 형성방법.
- 제1항에 있어서, 레지스트막(62)은 자외선(UV), 딥자외선(DUV), 전자빔 및 X선등에 감광되는 레지스트막인 것을 특징으로 하는 미세 레지스트 패턴 형성방법.
- 제2항에 있어서, 레지스트막(62)은 양성 유기질 레지스트막인 것을 특징으로 하는 미세 레지스트 패턴 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR94000623A KR970002427B1 (en) | 1994-01-14 | 1994-01-14 | Fine patterning method of photoresist film |
US08/200,769 US5525192A (en) | 1994-01-14 | 1994-02-23 | Method for forming a submicron resist pattern |
DE4410505A DE4410505C2 (de) | 1994-01-14 | 1994-03-25 | Verfahren zum Herstellen eines Reliefbildes im Submikrometerbereich |
JP6210785A JP2764542B2 (ja) | 1994-01-14 | 1994-08-12 | 微細レジストパターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR94000623A KR970002427B1 (en) | 1994-01-14 | 1994-01-14 | Fine patterning method of photoresist film |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950024275A true KR950024275A (ko) | 1995-08-21 |
KR970002427B1 KR970002427B1 (en) | 1997-03-05 |
Family
ID=19375672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR94000623A KR970002427B1 (en) | 1994-01-14 | 1994-01-14 | Fine patterning method of photoresist film |
Country Status (4)
Country | Link |
---|---|
US (1) | US5525192A (ko) |
JP (1) | JP2764542B2 (ko) |
KR (1) | KR970002427B1 (ko) |
DE (1) | DE4410505C2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100312049B1 (ko) * | 1998-05-25 | 2001-11-03 | 가네꼬 히사시 | 반도체 장치의 제조공정에서의 패터닝 방법 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2996127B2 (ja) * | 1995-02-17 | 1999-12-27 | 日本電気株式会社 | パターン形成方法 |
KR0157928B1 (ko) * | 1995-12-27 | 1998-12-15 | 문정환 | 자체 접합형 아웃-리거 위상반전마스크 제조방법 |
KR0184158B1 (ko) * | 1996-07-13 | 1999-04-15 | 문정환 | 반도체장치의 자기 정합정 금속 배선 형성 방법 |
US5773367A (en) * | 1996-09-06 | 1998-06-30 | Integrated Device Technology, Inc. | High throughput planarization etch process for interlayer oxide films between metals and pre-metals |
US5858621A (en) * | 1997-01-22 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bi-layer silylation process using anti-reflective-coatings (ARC) for making distortion-free submicrometer photoresist patterns |
US5906911A (en) * | 1997-03-28 | 1999-05-25 | International Business Machines Corporation | Process of forming a dual damascene structure in a single photoresist film |
US5922516A (en) * | 1997-06-04 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bi-layer silylation process |
US6069077A (en) * | 1997-07-07 | 2000-05-30 | Vanguard International Semiconductor Corporation | UV resist curing as an indirect means to increase SiN corner selectivity on self-aligned contact etching process |
KR100319165B1 (ko) * | 1998-08-20 | 2002-05-09 | 박종섭 | 반도체 소자의 미세패턴 제조방법 |
JP2000077317A (ja) * | 1998-09-03 | 2000-03-14 | Sony Corp | レジストパターン形成方法 |
US6465156B1 (en) * | 1999-10-21 | 2002-10-15 | Advanced Micro Devices, Inc. | Method for mitigating formation of silicon grass |
KR20240018515A (ko) | 2021-06-09 | 2024-02-13 | 어플라이드 머티어리얼스, 인코포레이티드 | 알칼리 금속 화합물들의 에칭 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0096096B1 (de) * | 1982-06-14 | 1987-09-16 | Ibm Deutschland Gmbh | Verfahren zur Einstellung des Kantenwinkels in Polysilicium |
DE3682395D1 (de) * | 1986-03-27 | 1991-12-12 | Ibm | Verfahren zur herstellung von seitenstrukturen. |
JPS63316429A (ja) * | 1987-06-18 | 1988-12-23 | Toshiba Corp | 微細パタ−ンの形成方法 |
KR890007398A (ko) * | 1987-10-29 | 1989-06-19 | 다니이 아끼오 | 패턴 형성방법 |
US4882008A (en) * | 1988-07-08 | 1989-11-21 | Texas Instruments Incorporated | Dry development of photoresist |
JP2766268B2 (ja) * | 1988-08-09 | 1998-06-18 | 株式会社東芝 | パターン形成方法 |
US5094936A (en) * | 1988-09-16 | 1992-03-10 | Texas Instruments Incorporated | High pressure photoresist silylation process and apparatus |
US4978594A (en) * | 1988-10-17 | 1990-12-18 | International Business Machines Corporation | Fluorine-containing base layer for multi-layer resist processes |
US5262282A (en) * | 1989-06-22 | 1993-11-16 | Kabushiki Kaisha Toshiba | Pattern forming method |
JPH04124667A (ja) * | 1990-09-14 | 1992-04-24 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH05142788A (ja) * | 1991-05-21 | 1993-06-11 | Mitsubishi Electric Corp | レジストパターンの形成方法 |
US5322764A (en) * | 1991-05-21 | 1994-06-21 | Mitsubishi Denki Kabushiki Kaisha | Method for forming a patterned resist |
KR0170253B1 (ko) * | 1992-11-18 | 1999-03-20 | 김광호 | 실리레이션을 이용한 사진식각방법 |
-
1994
- 1994-01-14 KR KR94000623A patent/KR970002427B1/ko not_active IP Right Cessation
- 1994-02-23 US US08/200,769 patent/US5525192A/en not_active Expired - Lifetime
- 1994-03-25 DE DE4410505A patent/DE4410505C2/de not_active Expired - Fee Related
- 1994-08-12 JP JP6210785A patent/JP2764542B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100312049B1 (ko) * | 1998-05-25 | 2001-11-03 | 가네꼬 히사시 | 반도체 장치의 제조공정에서의 패터닝 방법 |
Also Published As
Publication number | Publication date |
---|---|
DE4410505A1 (de) | 1995-07-20 |
DE4410505C2 (de) | 1995-11-02 |
JPH07219237A (ja) | 1995-08-18 |
US5525192A (en) | 1996-06-11 |
KR970002427B1 (en) | 1997-03-05 |
JP2764542B2 (ja) | 1998-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970007173B1 (ko) | 미세패턴 형성방법 | |
KR950024275A (ko) | 미세 레지스트 패턴형성방법 | |
JP7241486B2 (ja) | マスクの形成方法 | |
KR20030002145A (ko) | 반도체소자의 패턴 형성 방법 | |
KR970018110A (ko) | 반도체장치의 패턴 형성방법 | |
KR950024260A (ko) | 위상반전마스크 형성방법 | |
KR101168393B1 (ko) | 이중 노광 공정을 이용한 미세 패턴 형성 방법 | |
KR100261162B1 (ko) | 반도체소자의 패터닝 방법 | |
KR970006930B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
KR100422956B1 (ko) | 미세패턴형성방법 | |
KR940015704A (ko) | 실리레이션용 감광막 패턴 형성방법 | |
JPH0562894A (ja) | 微細パターン形成方法 | |
KR950014983A (ko) | 사진식각방법 | |
KR0172587B1 (ko) | 미세 레지스트 패턴 형성방법 | |
KR0137618B1 (ko) | 포토레지스트 패턴 형성방법 | |
JPH0433325A (ja) | 微細パターン形成のための写真食刻方法 | |
JP2005148644A (ja) | レジストパターン形成方法 | |
JPH0766109A (ja) | レジストパターン形成方法 | |
JPS6224941B2 (ko) | ||
KR930024088A (ko) | 패턴 형성 방법 | |
KR960042916A (ko) | 반도체 장치의 미세패턴 형성 방법 | |
KR940015681A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
KR960002597A (ko) | 미세패턴 형성방법 | |
KR970016754A (ko) | 반도체 장치용 마스크 제조방법 | |
JPH01136141A (ja) | パターン形成方法および材料 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120222 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |