KR940015681A - 반도체 소자의 미세 패턴 형성방법 - Google Patents

Abstract

본 발명은 기존의 i-라인 스테퍼 장비를 이용하여, TLR공정이나 DESIRE공정을 이용하지 않고 감광막의 미세 패턴을 형상할 수 있는 방법으로서, 반도체 소자의 콘택 제조 공정중 마스크로 사용될 포토 레지스트를 네가티브포토 레지스트와 포지티브 포토레지스트를 동시에 사용하는 방법과, 성질이 다른 두가지의 포토레지스트와 스핀-온 ARC (Anti-Reflection-Coating)를 동시에 이용함으로써, 건식 현상 공정을 이용하지 않고 미세 패턴을 형성하는 방법이다.

Description

반도체 소자의 미세 패턴 형성방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 한 실시예에 따른 패턴 형성 방법의 공정도, 제2도는 본 발명의 다른 실시예에 따른 패턴 형성 방법의 공정도.

Claims (4)

1. 반도체 소자 제조공정시 미세 패턴을 형성하는 방법에 있어서, 소정의 토플뢰지가 형성된 웨이퍼 기판(1)위에 평탄화를 이룰수 있는 정도의 두께로 포지티브 포토레지스트막(5)을 코팅하고, 그위에 네가티브 포토레지스트막(6)을 코팅하는 제1단계와, 콘택 홀 패턴 형성을 위해 노광 공정을 실시하여 콘택 홀이 형성될 지역의 네가티브 포토레지스트막(6)만을 제거하는 제2단계와, 전면성 노광 공정을 실시하는 제3단계와, 습식 현상 공정에 의해 콘택 홀이 형성될 지역의 포지티브 포토레지스트막(5)을 제거하는 제4단계와, 상기 제1단계 내지 제4단계에 의해 형성된 마스크 패턴을 이용하여 식각 공정을 수행하는 제5단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
2. 제1항에 있어서, 상기 제1단계에서, 상기 네가티브 포토레지스트막(6)의 코팅은 0.4㎛이하의 두께로 수행되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
3. 반도체 제조 공정시 미세 패턴을 형성하는 방법에 있어서, 식각될 박막(12)이 중착되어 있는 웨이퍼 기판(11)위에, 포지티브 포토레지트막(13), 스핀-온-ARC막(14), 네가티브 포토레지스트막(15)을 차례로 코팅하는 제1단계와, 레티클을 이용하여 식각될 부분을 가리고 노광시킨후, 습식 현상 공정을 이용하여 네가티브 포토레지스트막(15)의 노광되지 않을 부분을 제거하는 제2단계와, 상기 제2단계에 의해 스핀-온-ARC막(14)의 오픈된 부분을 건식 식각에 의해 제거하고, 전면성 노광을 실시하는 제3단계와, 습식 현상 공정을 이용하여, 상기 포지티브 포토레지스트막(13)의 상기 제3단계에 의해 노광된 부분을 제거하는 제4단계와, 상기 제1단계 내지 상기 제4단계에 의해 형성된 마스크 패턴을 이용하여 식각하고 잔여 포토레지스트막을 제거함으로써 미세 패턴을 형성하는 제5단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
4. 제3항에 있어서 상기 포지티브 포토레지스트막(13)과 네가티브 포토레지스트막(15)의 코팅은 0.4㎛이하의 두께로 수행되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.