KR20020010294A - 미세 콘택홀 형성방법 - Google Patents
미세 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR20020010294A KR20020010294A KR1020000043943A KR20000043943A KR20020010294A KR 20020010294 A KR20020010294 A KR 20020010294A KR 1020000043943 A KR1020000043943 A KR 1020000043943A KR 20000043943 A KR20000043943 A KR 20000043943A KR 20020010294 A KR20020010294 A KR 20020010294A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- line width
- semiconductor substrate
- photoresist layer
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 미세콘택홀 형성방법에 관한 것으로써, 하부구조물이 형성된 반도체기판 상부에 감광막을 도포하는 단계와; 상기 감광막에 노광 및 제 1차 현상공정을 실시하여 콘택홀이 형성될 부분의 반도체기판이 콘택홀의 최종 DI선폭보다 크게 노출되도록 하는 제 1 감광막패턴을 형성하는 단계와; 상기 제 1 감광막패턴에 열공정을 실시하여 콘택홀이 형성될 부분의 반도체기판이 콘택홀의 최종 DI선폭보다 작게 노출되도록 하는 제 2 감광막패턴을 형성하는 단계와; 상기 제 2 감광막패턴에 제 2차 현상공정을 실시하여 콘택홀이 형성될 부분의 반도체기판이 콘택홀의 최종 DI선폭만큼 노출되도록 하는 제 3 감광막패턴을 형성하는 단계와; 상기 제 3 감광막패턴을 식각마스크로 상기 반도체기판을 식각하여 최종 DI선폭을 갖는 미세콘택홀을 형성한 후, 상기 제 3 감광막패턴을 제거하는 단계; 를 포함하여 이루어짐으로써, 보잉현상이 방지된 감광막패턴을 이용하여 미세콘택홀을 형성할 수 있도록 하여 소자특성을 개선할 수 있는 이점이 있다.
Description
본 발명은 미세콘택홀 형성방법에 관한 것으로써, 보다 자세하게는 2차례의 현상공정을 통하여 보잉현상이 방지된 감광막패턴을 형성할 수 있도록 함으로써, 미세콘택홀 형성공정을 개선시킬 수 있는 미세콘택홀 형성방법에 관한 것이다.
종래 기술에 따른 미세 콘택홀 형성방법이 도 1 내지 도 2에 도시되어 있다.
우선, 도 1에 도시된 바와 같이 하부구조물이 형성된 반도체기판(10) 상부에 감광막(12)을 형성한 후, 상기 감광막(12)에 노광 및 현상공정을 실시하여 감광막(12)패턴을 형성하는데, 상기 감광막(12)패턴은 도시된 바와 같이 형성하고자 하는 콘택홀의 최종 DI선폭보다 0.5㎛만큼 더 크게 반도체기판(10)이 노출되도록 형성한다.
이후, 도 2에 도시된 바와 같이 상기 감광막(12)패턴에 열공정을 실시하여 감광막(12)패턴을 축소시켜(shrink) 형성하고자 하는 콘택홀의 최종 DI선폭만큼 반도체기판(10)이 노출되도록 하는 감광막(12)패턴을 형성한다.
이후, 상기 감광막(12)패턴을 식각마스크로 상기 반도체기판(10)을 식각하여 원하는 DI선폭을 가진 콘택홀을 형성한다.
그런데, 상기와 같은 방법으로 콘택홀을 형성하는 과정에서 감광막패턴에 열공정을 실시할 때, 감광막과 반도체기판과의 응착력 및 감광막패턴의 상부가 흘러내리면서 도 3의 "B"로 도시된 바와 같이 감광막패턴이 배가 불룩한 모양, 즉 보잉(bowing)현상이 발생하는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위하여 창안된 본 발명의 목적은 2차례의 현상공정을 통하여 보잉현상이 방지된 감광막패턴을 형성할 수 있도록 함으로써, 미세콘택홀 형성공정을 개선시킬 수 있는 미세콘택홀 형성방법을 제공하는데 있다.
도 1 내지 도 2는 종래 기술에 따른 미세콘택홀 형성방법을 설명하기 위해 도시된 단면도들이다.
도 3은 종래 기술에 따라 미세 콘택홀 형성 시, 발생하는 보잉현상이 도시된 사진이다.
도 4 내지 도 6은 본 발명에 따른 미세콘택홀의 형성방법을 설명하기 위해 도시된 도면들이다.
도 7은 본 발명에 따른 미세콘택홀 형성방법으로 형성된 감광막패턴이 사진이다.
＊도면의 주요부분에 대한 부호의 설명＊
100 ; 반도체기판 120, 120', 120"; 감광막패턴
130 ; 마스크 B ; 보잉
상기와 같은 목적을 달성하기 위한 본 발명은 하부구조물이 형성된 반도체기판 상부에 감광막을 도포하는 단계와; 상기 감광막에 노광 및 제 1차 현상공정을 실시하여 콘택홀이 형성될 부분의 반도체기판이 콘택홀의 최종 DI선폭보다 크게 노출되도록 하는 제 1 감광막패턴을 형성하는 단계와; 상기 제 1 감광막패턴에 열공정을 실시하여 콘택홀이 형성될 부분의 반도체기판이 콘택홀의 최종 DI선폭보다 작게 노출되도록 하는 제 2 감광막패턴을 형성하는 단계와; 상기 제 2 감광막패턴에 제 2차 현상공정을 실시하여 콘택홀이 형성될 부분의 반도체기판이 콘택홀의 최종 DI선폭만큼 노출되도록 하는 제 3 감광막패턴을 형성하는 단계와; 상기 제 3 감광막패턴을 식각마스크로 상기 반도체기판을 식각하여 최종 DI선폭을 갖는 미세콘택홀을 형성한 후, 상기 제 3 감광막패턴을 제거하는 단계; 를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다. 또한, 본 실시예는 발명의 권리범위를 제한하는 것이 아니고, 단지 예시로 제시된 것이다.
도 4 내지 도 6은 본 발명에 따른 미세콘택홀의 형성방법을 설명하기 위해 도시된 도면들이고, 도 7은 본 발명에 따른 미세콘택홀 형성방법으로 형성된 감광막패턴이 사진이다.
우선, 도 4에 도시된 바와 같이 하부구조물이 형성된 반도체기판(100) 상부에 감광막을 도포한 후, 상기 감광막에 마스크(130)를 이용하여 노광 및 제 1차 현상공정을 실시하여 콘택홀이 형성될 부분의 반도체기판(100)이 콘택홀의 최종 DI선폭보다 크게 노출되도록 하는 제 1 감광막패턴(120)을 형성한다.
이때, 상기 노광공정시에 사용되는 광원은 i-line( λ=365nm), KrF( λ=256nm), ArF( λ=195nm), F2( λ=157nm), EUV( λ=13nm) 중 어느 하나를 사용한다.
이후, 도 5에 도시된 바와 같이 상기 제 1 감광막패턴(120)에 열공정을 실시하여 콘택홀이 형성될 부분의 반도체기판(100)이 콘택홀의 최종 DI선폭보다 작게 노출되도록 하는 제 2 감광막패턴(120')을 형성한다.
이때, 상기 열공정 시의 온도범위는 감광막의 종류에 따라 달라지는데 TOK사의 DP015를 사용할 경우에는 100~300℃의 온도범위에서 열공정을 실시하고, Shinetzu사의 SE430s를 사용할 경우에는 120~250℃의 온도범위에서 열공정을 실시한다.
이후, 도 6에 도시된 바와 같이 상기 제 2 감광막패턴(120')에 제 2차 현상공정을 실시하여 콘택홀이 형성될 부분의 반도체기판(100)이 콘택홀의 최종 DI선폭만큼 노출되도록 하는 제 3 감광막패턴(120")을 형성한다.
상기 현상공정 시의 현상액양은 최종 DI선폭에 따라 달라지는데, 20~300cc로 한정되며, 현상시간 또한 최종 DI선폭에 따라 달라지지만, 50~70초 사이동안 실시한다. 그리고, 현상방법은 퍼들방식, 스프레이방식, 담금방식 중 어느 하나를 사용한다.
상기 제 2현상공정에 사용되는 현상액의 양과 공정시간은 아래 표 1과 표 2에 나타나 있다.
| 마스크선폭 | 제 1감광막패턴 선폭 | 제 2감광막패턴 선폭 | 현상시간 | 제 3감광막패턴 선폭 | 비고 |
| 0.25㎛ | 0.21㎛ | 0.15㎛ | 60s | 0.15㎛ | bowing |
| 0.20㎛ | 0.14㎛ | 90s | 0.15㎛ | less bowing | |
| 0.19㎛ | 0.13㎛ | 120s | 0.15㎛ | no bowing |
| 마스크선폭 | 제 1감광막패턴 선폭 | 제 2감광막패턴 선폭 | 현상시간 | 제 3감광막패턴 선폭 | 비고 |
| 0.24㎛ | 0.20㎛ | 0.14㎛ | 60s | 0.15㎛ | bowing |
| 0.19㎛ | 0.13㎛ | 90s | 0.15㎛ | less bowing | |
| 0.18㎛ | 0.12㎛ | 120s | 0.15㎛ | no bowing |
상기와 같은 방법으로 감광막패턴을 형성하면, 도 7에 도시된 바와 같이 보잉현상이 방지된 감광막패턴을 얻을 수 있다.
이후, 상기 제 3 감광막패턴(120")을 식각마스크로 상기 반도체기판(100)을 식각하여 최종 DI선폭을 갖는 미세콘택홀을 형성한 후, 상기 제 3 감광막패턴(120")을 제거한다.
상기한 바와 같이 본 발명은 미세콘택홀 형성방법에 관한 것으로써, 하부구조물이 형성된 반도체기판 상부에 감광막을 도포하고, 이에 노광 및 1차 현상공정을 실시하여 형성된 감광막패턴에 열공정을 실시한 후, 이에 2차 현상공정을 실시하여 보잉현상이 방지된 감광막패턴을 형성함으로써, 미세콘택홀 형성방법을 개선하여 소자특성을 개선할 수 있는 이점이 있다
또한, 현재의 리소그래피기술로는 패턴닝하기 어려운 0.10㎛, 0.13㎛의 디자인룰(Design rule)을 가지는 콘택홀 및 라인 앤드 스페이스(line and space)타입을 형성할 수 있도록 하는 효과를 가진다.
Claims (4)
- 하부구조물이 형성된 반도체기판 상부에 감광막을 도포하는 단계와;상기 감광막에 노광 및 제 1차 현상공정을 실시하여 콘택홀이 형성될 부분의 반도체기판이 콘택홀의 최종 DI선폭보다 크게 노출되도록 하는 제 1 감광막패턴을 형성하는 단계와;상기 제 1 감광막패턴에 열공정을 실시하여 콘택홀이 형성될 부분의 반도체기판이 콘택홀의 최종 DI선폭보다 작게 노출되도록 하는 제 2 감광막패턴을 형성하는 단계와;상기 제 2 감광막패턴에 소정시간 동안 제 2차 현상공정을 실시하여 콘택홀이 형성될 부분의 반도체기판이 콘택홀의 최종 DI선폭만큼 노출되도록 하는 제 3 감광막패턴을 형성하는 단계와;상기 제 3 감광막패턴을 식각마스크로 상기 반도체기판을 식각하여 최종 DI선폭을 갖는 미세콘택홀을 형성한 후, 상기 제 3 감광막패턴을 제거하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 미세콘택홀 형성방법.
- 제 1항에 있어서,상기 제 2차 현상공정시의 현상액의 양은 최종 DI선폭에 따라 달라지며, 20~300cc로 한정되는 것을 특징으로 하는 미세콘택홀 형성방법.
- 제 1항에 있어서,상기 제 2차 현상공정시의 현상시간은 최종 DI선폭에 따라 달라지며, 50~70초 사이인 것을 특징으로 하는 미세콘택홀 형성방법.
- 제 1항에 있어서,상기 현상공정 시, 현상방법은 퍼들방식, 스프레이방식, 담금방식 중 어느 하나를 사용하는 것을 특징으로 하는 미세콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000043943A KR20020010294A (ko) | 2000-07-29 | 2000-07-29 | 미세 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000043943A KR20020010294A (ko) | 2000-07-29 | 2000-07-29 | 미세 콘택홀 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020010294A true KR20020010294A (ko) | 2002-02-04 |
Family
ID=19680726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000043943A KR20020010294A (ko) | 2000-07-29 | 2000-07-29 | 미세 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020010294A (ko) |
-
2000
- 2000-07-29 KR KR1020000043943A patent/KR20020010294A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007173B1 (ko) | 미세패턴 형성방법 | |
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| CN116825618A (zh) | 台阶微结构的制备方法 | |
| KR20030002145A (ko) | 반도체소자의 패턴 형성 방법 | |
| KR970018110A (ko) | 반도체장치의 패턴 형성방법 | |
| KR19980028362A (ko) | 반도체소자의 미세 패턴 제조방법 | |
| KR20020010294A (ko) | 미세 콘택홀 형성방법 | |
| KR101168393B1 (ko) | 이중 노광 공정을 이용한 미세 패턴 형성 방법 | |
| KR20020051109A (ko) | 하프톤 마스크의 제조 방법 | |
| KR100422956B1 (ko) | 미세패턴형성방법 | |
| KR100810422B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP4267298B2 (ja) | 半導体素子の製造方法 | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR20020091990A (ko) | 리소그래피 공정에서의 근접효과 제거 방법 | |
| KR940015681A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR19980048210A (ko) | 반도체 장치의 미세 패턴 형성 방법 | |
| KR101034540B1 (ko) | 위상 반전 마스크 제조 방법 | |
| KR970009826B1 (ko) | 하프톤(Half-Tone)형 위상반전마스크 형성방법 | |
| KR100586531B1 (ko) | 패턴 밀도에 따른 패턴 식각 시간 설정 방법 | |
| KR20000042882A (ko) | 레지스트 패턴 형성방법 | |
| KR970002430B1 (ko) | 반도체 소자의 감광막패턴 제조방법 | |
| KR100399889B1 (ko) | 반도체소자의감광층패턴형성방법 | |
| KR19990054909A (ko) | 이중 감광막을 이용한 미세 감광막패턴 형성방법 | |
| KR20000003358A (ko) | 반도체 장치의 미세 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |