KR0128828B1 - 반도체 장치의 콘택홀 제조방법 - Google Patents
반도체 장치의 콘택홀 제조방법Info
- Publication number
- KR0128828B1 KR0128828B1 KR1019930029273A KR930029273A KR0128828B1 KR 0128828 B1 KR0128828 B1 KR 0128828B1 KR 1019930029273 A KR1019930029273 A KR 1019930029273A KR 930029273 A KR930029273 A KR 930029273A KR 0128828 B1 KR0128828 B1 KR 0128828B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- exposure
- film
- insulating film
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/153—Multiple image producing on single receiver
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
Abstract
본 발명은 다수개의 콘택홀이 밀집되어 있는 반도체 장치에서의 콘택홀 제조방법에 관한 것으로서, 반도체 기판상에 절연막을 형성한 후, 상기 절연막상에 포지티브 감광막을 도포하고, 상기 절연막의 콘택홀로 예정된 부분들중 대각선으로 위치하는 콘택홀의 일부만이 노광되는 제1노광 마스크를 사용하여 일차노광하며, 상기 제1노광 마스크의 노광영역과는 중첩되지 않고 대각선으로 위치하는 노광영역들이 형성되어 있는 제2노광 마스크를 사용하여 이차노광한 후, 상기 노광된 부분의 감광막을 제거하여 콘택홀로 예정된 부분의 절연막을 노출시키는 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로하여 콘택홀을 형성하였으므로, 콘택홀형성을 위한 설계룰의 여유도가 증가되어, 콘택홀의 근접효과가 감소되어 콘택홀간의 간격을 보다 더 작게 향상할 수 있으며, 콘택홀 자체를 크게 형성할 수 있으므로 공정 수율이 증가된다.
Description
제1도는 종래 기술에 따른 콘택홀 형성을 위한 노광 마스크의 평면도.
제2도는 제1도의 노광 마스크를 통과한 빛의 위치에 따른 강도를 도시한 그래프.
제3a도 및 제3b도는 본발명에 따른 콘택홀을 형성하기 위한 노광 마스크들의 평면도.
제4도는 제3a도 또는 제3b도를 통과한 빛의 위치에 따른 강도를 나타내는 그래프.
제5a도∼제5c도는 본발명에 따른 반도체 장치의 콘택홀 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
10, 20, 21 : 노광 마스크 12, 22 : 광차단막 패턴
14, 24, 25 : 노광영역 30 : 반도체 기판
32 : 절연막 34 : 감광막
36, 37 : 감광영역 38 : 콘택홀
본 발명은 반도체 장치의 콘택홀 제조방법에 관한 것으로, 특히 다수개의 콘택홀이 서로 인접하게 형성되어 있는 반도체 장치에서 절연막상에 감광막을 도포한 후, 대각선 방향으로 인접한 노광영역이 정의되어 있는 두장의 노광 마스크로 연속노광하여, 콘택홀로 예정된 절연막을 노출시키는 감광막 패턴을 형성하여 설계룰의 여유도가 증가된 미세 콘택홀을 형성할 수 있는 반도체 장치의 콘택홀 제조방법에 관한 것이다. 최근 반도체 장치의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있다. 특히 사진 공정에 의해 형성되는 감광막 패턴은 반도체 장치의 제조 공정중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭넓게 사용되고 있다. 따라서 감광막 패턴의 미세 패턴화, 공정 진행의 안정성, 공정 완료 후의 깨끗한 제거 그리고 잘못 형성된 감광막 패턴을 제거하고 다시 형성하는 재작업의 용이성 등이 필요하게 되었다. 일반적인 감광막 패턴 형성 공정은 감광제 및 수지(resin)등이 용제인 솔밴트에 일정 비율로 용해되어 있는 감광액을 스핀도포 방법으로 반도체 기판상에 균일하게 도포한 후, 정렬 및 노광을 반복 수행하는 축소 노광장치(step and repeat : 이하 스테페라 칭함)를 사용하여 크롬으로된 광차단막 패턴들이 형성되어 있는 노광 마스크를 통하여 빛을 선택적으로 조사하여 감광막 패턴을 형성할 부분들을 잔류시킨다. 이 때 상기 노광 마스크의 광차단막 패턴들의 크기는 스테퍼의 분해농 이상의 크기를 갖는다. 그 다음 티.엠.에이.에이치(tetra methylammonium hydroxide)를 주원료로 하는 약알카리 현상액을 사용하여 상기 감광액의 노광된 부분들을 제거하여 감광막 패턴을 형성한다. 그러나 상기와 같은 일반적인 감광막 패턴 형성 기술은 노광 장치의 정밀도, 광의 파장 등과 같은 많은 제약 요인에 의해 어느정도 이하의 미세 패턴, 예를 들어 패턴 간격을 0.4μm 이하로는 형성할 수 없다. 즉, 종래 반도체 장치에 사용되는 스테퍼는 분해능(R)이 노광 장치의 구경(numerical aperture)에 반비례하고, 광원의 파장에 비례한다. 따라서 광파장의 감소나 구경의 증가에는 한계가 있으므로 분해능에도 한계가 있다. 예를 들어 살펴보면, 파장이 각각 436, 365 및 248nm인 G-라인, i-라인 및 엑시머 레이저 스테퍼의 공정 분해능으로는 약 0.7, 0.5 또는 0.3μm 정도 크기의 패턴을 형성하는 정도가 한계이다. 반도체 장치의 고집적화는 셀의 크기를 감소시킬 뿐만아니라 각각의 박막들이 갖는 설계룰도 작아진다. 따라서 콘택홀 형성의 경우에도, 단위 셀 크기 및 공정 능력에 따라 설계룰 즉, 콘택 크기, 콘택간의 간격 및 하층과의 오버랩등 여러 가지 설계 마진이 작아진다. 반도체 장치의 미세 콘택홀 형성에 있어서, 포지티브 감광막을 사용하여 콘택홀을 정의하는 경우, 제1도에 도시되어 있는 노광 마스크(10)를 사용하게 된다. 상기 노광 마스크(10)는 석영기판(도시되지 않음) 상에 콘택홀로 예정된 부분을 노출시키는 다수개의 노광영역(14)을 정의하는 광차단막 패턴(12)이 Cr등으로 형성되어 있다. 상기 노광마스크(10)는 고집적화에 따른 콘택홀 자체 크기가 감소되어, 콘택홀을 정의하기 위한 노광영역(14)의 크기 a가 감소되며, 콘택홀간의 간격인 노광영역(14) 간의 간격 b도 감소된다. 이 때 상기 b/a가 1보다 작으면, 상기 노광 마스크(10)를 통과한 빛이 서로 간섭을 일으켜 제2도에 도시되어 있는 바와 같이, 콘택홀로 예정된 부분의 사이에 간섭광이 존재하게 되며, 이러한 간섭광에 의해 콘택홀을 형성하기 위한 감광막 패턴이 무너지거나, 정확하게 형성되지 않아 심할 경우 콘택홀이 형성되지 않고, 공정수율이 떨어지는 문제점이 있다. 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 다수개의 콘택홀이 서로 인접하게 형성되어 있는 반도체 장치에서 포지티브 감광막을 도포한 후, 대각선 방향으로 서로 인접한 노광영역이 정의되어 있는 두장의 노광 마스크로 연속 노광하여, 콘택홀로 예정된 절연막을 노출시키는 감광막 패턴을 형성하여 설계룰의 여유도가 증가된 미세 콘택홀을 형성할 수 있는 반도체 장치의 콘택홀 제조방법을 제공함에 있다. 상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 콘택홀 제조 방법에 있어서, 절연막상에 포지티브 감광막을 도포하는 공정과, 상기 절연막의 콘택홀로 예정된 부분들에서 대각선 방향으로 엇갈리게 노광영역이 정의되어 있는 제1노광 마스크를 사용하여 상기 감광막을 일차 노광하는 공정과, 상기 절연막의 콘택홀로 예정된 부분들 중에서 상기 제1노광 마스크에 의해 노광되지 않은 부분들을 노광하는 노광영역이 정의되어 있는 제2노광 마스크를 사용하여 상기 감광막을 이차 노광하는 공정과, 상기 절연막의 콘택홀로 예정된 부분을 노출시키는 감광막 패턴을 형성하는 공정과, 상기 노출되어 있는 절연막을 제거하여 콘택홀을 형성하는 공정을 구비함에 있다. 이하, 본 발명에 따른 반도체 장치의 콘택홀 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다. 제5a도 및 제5c도는 본 발명에 따른 반도체 장치의 콘택홀 제조 공정도로서, 제3a도 및 제3b도에 도시되어 있는 노광마스크들을 사용한 예이다. 먼저, 소정의 반도체 기판(30)상에 산화막, 질화막 또는 에스.오.지(spin on glass)등으로 절연막(32)을 형성한 후, 상기 절연막(32)상에 포지티브 감광막(34)을 도포한다. 그 다음 상기 감광막(34)을 제3a도에 도시되어 있는 제1노광 마스크(20)를 사용하여 일차 노광하여 대각선 방향으로 위치하는 두개의 감광영역(36)들을 형성한다. 이 때 상기 제1노광 마스크(20)는 형성하고자 하는 콘택홀들중에서 대각선으로 위치한 두 개의 콘택홀만을 정의할 수 있도록 두개의 노광영역(24)만이 광차단막 패턴(22)에 의해 정의되어 있다. 따라서, 노광영역(24)간의 간격 b가 더욱 증가된다(제5a도 참조). 그 다음 상기 감광막(34)을 제3b도의 제2노광 마스크(21)를 사용하여 이차 노광하여 이미 형성된 두개의 감광영역(36)들과 엇갈리는 대각선 방향으로 위치하는 두개의 감광영역(37)을 형성한다. 이 때 상기 제2노광 마스크(21)는 상기 제1노광 마스크(20)의 노광영역(22)과는 중첩되지 않는 대각선 방향으로 위치하는 두개의 노광영역(25)이 광차단막 패턴(23)에 의해 정의되어 있다. 상기와 같이 노광영역(24), (25)들간의 간격이 충분히 넓어지므로 제4도에 도시되어 있는 바와 같이, 노광영역(24),(25)을 통과한 빛간에 간섭이 일어나지 않아 정확한 감광이 이루어진다(제5b도 참조). 그 후, 상기 감광막(34)의 노광된 감광영역들(36), (37)을 제거하여, 상기 절연막(32)의 콘택홀로 예정된 부분을 노출시키는 감광막(34) 패턴을 형성한 후, 상기 감광막(34) 패턴에 의해 노출된 절연막(32)을 제거하여 콘택홀(38)을 형성하고, 상기 감광막(34) 패턴을 제거한다. 따라서 콘택홀 간격에 영향받지 않으므로 콘택홀(38) 간격 0.3μm 이하의 설계룰을 실현할 수 있어 256M 디램급에 적용할 수 있다(제5c도 참조). 상기에서는 비노광영역이 패턴이 되는 포지티브 감광막을 예로 들었으나, 노광영역이 패턴이 되는 네가티브 감광막의 경우에도 상기 노광 마스크드들의 패턴을 반전시켜 형성하면 미세패턴을 얻을 수 있다. 이상에서 설명한 바와 같이 본 발명에 따른 반도체 장치의 콘택홀 제조 방법은, 반도체 기판상에 절연막을 형성한 후, 상기 절연막상에 포지티브 감광막을 도포하고, 상기 절연막의 콘택홀로 예정된 부분들중 대각선으로 위치하는 콘택홀의 일부만이 노광되는 제1노광 마스크를 사용하여 일차노광하며, 상기 제1노광 마스크의 노광영역과는 중첩되지 않고 대각선으로 위치하는 노광영역들이 형성되어 있는 제2노광 마스크를 사용하여 이차노광한 후, 상기 노광된 부분의 감광막을 제거하여 콘택홀로 예정된 부분의 절연막을 노출시키는 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로하여 콘택홀을 형성하였으므로, 콘택홀 형성을 위한 설계룰의 여유도가 증가되어, 콘택홀의 근접 효과가 감소되므로 콘택간의 간격을 보다 더 작게 향상할 수 있으며, 콘택홀 자체를 크게 형성할 수 있으므로 공정 수율이 증가되는 이점이 있다.
Claims (2)
- 다수개의 콘택홀을 구비하는 반도체 장치의 콘택홀 제조방법에 있어서, 반도체 기판상에 절연막을 형성하는 공정과, 상기 절연막상에 감광막을 도포하는 공정과, 상기 절연막의 콘택홀로 예정된 부분들 중에서 대각선 방향으로 엇갈리게 노광영역이 정의되어 있는 제1노광 마스크를 사용하여 상기 감광막을 일차 노광하는 공정과, 상기 절연막의 콘택홀로 예정된 부분들 중에서 상기 제1노광 마스크에 의해 노광되지 않은 부분들을 노광하는 노광영역이 정의되어 있는 제2노광 마스크를 사용하여 상기 감광막을 이차 노광하는 공정과, 상기 절연막의 콘택홀로 예정된 부분을 노출시키는 감광막 패턴을 형성하는 공정과, 상기 노출되어 있는 절연막을 제거하여 콘택홀을 형성하는 공정을 구비하는 반도체 장치의 콘택홀 제조방법.
- 제1항에 있어서, 감광막을 포지티브 또는 네가티브 감광막으로 형성하는 것을 특징으로하는 반도체소자의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930029273A KR0128828B1 (ko) | 1993-12-23 | 1993-12-23 | 반도체 장치의 콘택홀 제조방법 |
US08/362,145 US5573634A (en) | 1993-12-23 | 1994-12-22 | Method for forming contact holes of a semiconductor device |
CN94119591A CN1036814C (zh) | 1993-12-23 | 1994-12-23 | 形成半导体器件接触孔的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930029273A KR0128828B1 (ko) | 1993-12-23 | 1993-12-23 | 반도체 장치의 콘택홀 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR0128828B1 true KR0128828B1 (ko) | 1998-04-07 |
Family
ID=19372317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930029273A KR0128828B1 (ko) | 1993-12-23 | 1993-12-23 | 반도체 장치의 콘택홀 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5573634A (ko) |
KR (1) | KR0128828B1 (ko) |
CN (1) | CN1036814C (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170107988A (ko) * | 2015-02-03 | 2017-09-26 | 다이니폰 인사츠 가부시키가이샤 | 증착 마스크의 제조 방법, 증착 마스크 제조 장치, 레이저용 마스크 및 유기 반도체 소자의 제조 방법 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0158904B1 (ko) * | 1994-12-02 | 1999-02-01 | 김주용 | 콘택마스크 |
US5795686A (en) * | 1995-12-26 | 1998-08-18 | Fujitsu Limited | Pattern forming method and method of manufacturing liquid crystal display device |
US6057239A (en) * | 1997-12-17 | 2000-05-02 | Advanced Micro Devices, Inc. | Dual damascene process using sacrificial spin-on materials |
US6133599A (en) * | 1998-04-01 | 2000-10-17 | Vanguard International Semiconductor Corporation | Design and a novel process for formation of DRAM bit line and capacitor node contacts |
US6008085A (en) * | 1998-04-01 | 1999-12-28 | Vanguard International Semiconductor Corporation | Design and a novel process for formation of DRAM bit line and capacitor node contacts |
US6094256A (en) * | 1998-09-29 | 2000-07-25 | Nikon Precision Inc. | Method for forming a critical dimension test structure and its use |
US6306558B1 (en) * | 1999-04-29 | 2001-10-23 | Taiwan Semiconductor Manufacturing Company | Method of forming small contact holes using alternative phase shift masks and negative photoresist |
KR100307631B1 (ko) * | 1999-06-01 | 2001-09-29 | 윤종용 | 반도체소자의 미세패턴 형성방법 |
US6518175B1 (en) | 2001-01-29 | 2003-02-11 | Advanced Micro Devices, Inc. | Process for reducing critical dimensions of contact holes, vias, and trench structures in integrated circuits |
US6589713B1 (en) * | 2001-01-29 | 2003-07-08 | Advanced Micro Devices, Inc. | Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits |
US6956659B2 (en) * | 2001-05-22 | 2005-10-18 | Nikon Precision Inc. | Measurement of critical dimensions of etched features |
US6998198B2 (en) | 2001-11-30 | 2006-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact hole printing by packing and unpacking |
US6664011B2 (en) | 2001-12-05 | 2003-12-16 | Taiwan Semiconductor Manufacturing Company | Hole printing by packing and unpacking using alternating phase-shifting masks |
US6974653B2 (en) * | 2002-04-19 | 2005-12-13 | Nikon Precision Inc. | Methods for critical dimension and focus mapping using critical dimension test marks |
TW200414424A (en) * | 2003-01-30 | 2004-08-01 | Au Optronics Corp | Mask of a contact process and contact process thereof |
US7235348B2 (en) * | 2003-05-22 | 2007-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Water soluble negative tone photoresist |
US7033735B2 (en) * | 2003-11-17 | 2006-04-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Water soluble negative tone photoresist |
US7094686B2 (en) | 2003-12-16 | 2006-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact hole printing by packing and unpacking |
JP4488727B2 (ja) * | 2003-12-17 | 2010-06-23 | 株式会社東芝 | 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム |
CN100365771C (zh) * | 2004-09-02 | 2008-01-30 | 上海宏力半导体制造有限公司 | 使用t型图案来形成较小接触孔的方法 |
KR100755140B1 (ko) * | 2006-05-24 | 2007-09-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 컨택 홀 형성방법 |
JP5102726B2 (ja) * | 2008-09-08 | 2012-12-19 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
KR102052165B1 (ko) | 2012-11-30 | 2019-12-05 | 삼성디스플레이 주식회사 | 터치스크린 패널의 제조방법 |
WO2015090721A1 (en) | 2013-12-18 | 2015-06-25 | Asml Netherlands B.V. | Inspection method and apparatus, and lithographic apparatus |
US9209077B2 (en) * | 2013-12-20 | 2015-12-08 | Intel Corporation | Diagonal hardmasks for improved overlay in fabricating back end of line (BEOL) interconnects |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3594168A (en) * | 1967-02-13 | 1971-07-20 | Gen Electric Information Syste | Method for fabricating photographic artwork for printed circuits |
US3615466A (en) * | 1968-11-19 | 1971-10-26 | Ibm | Process of producing an array of integrated circuits on semiconductor substrate |
US3823015A (en) * | 1973-01-02 | 1974-07-09 | Collins Radio Co | Photo-masking process |
JPS6085523A (ja) * | 1983-10-17 | 1985-05-15 | Fujitsu Ltd | マスク形成方法 |
GB8803171D0 (en) * | 1988-02-11 | 1988-03-09 | English Electric Valve Co Ltd | Imaging apparatus |
JP2710967B2 (ja) * | 1988-11-22 | 1998-02-10 | 株式会社日立製作所 | 集積回路装置の製造方法 |
JPH03139821A (ja) * | 1989-10-25 | 1991-06-14 | Toshiba Corp | 微細パターンの形成方法 |
JPH03278432A (ja) * | 1990-03-28 | 1991-12-10 | Kawasaki Steel Corp | 半導体装置の配線形成方法 |
JPH04181749A (ja) * | 1990-11-16 | 1992-06-29 | Sumitomo Metal Mining Co Ltd | 2層tab製造用フォトマスク |
US5308741A (en) * | 1992-07-31 | 1994-05-03 | Motorola, Inc. | Lithographic method using double exposure techniques, mask position shifting and light phase shifting |
KR0135729B1 (en) * | 1993-02-12 | 1998-04-24 | Mitsubishi Electric Corp | Attenuating type phase shifting mask and method of manufacturing thereof |
US5424154A (en) * | 1993-12-10 | 1995-06-13 | Intel Corporation | Lithographic emhancement method and apparatus for randomly spaced structures |
-
1993
- 1993-12-23 KR KR1019930029273A patent/KR0128828B1/ko not_active IP Right Cessation
-
1994
- 1994-12-22 US US08/362,145 patent/US5573634A/en not_active Expired - Lifetime
- 1994-12-23 CN CN94119591A patent/CN1036814C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170107988A (ko) * | 2015-02-03 | 2017-09-26 | 다이니폰 인사츠 가부시키가이샤 | 증착 마스크의 제조 방법, 증착 마스크 제조 장치, 레이저용 마스크 및 유기 반도체 소자의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN1108807A (zh) | 1995-09-20 |
US5573634A (en) | 1996-11-12 |
CN1036814C (zh) | 1997-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
US5705319A (en) | Process for forming fine patterns for a semiconductor device utilizing three photosensitive layers | |
KR100223325B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
KR100346448B1 (ko) | 반도체소자용노광마스크 | |
JP2001291651A (ja) | レジストパターン形成方法及び半導体装置の製造方法 | |
JPH05326358A (ja) | 微細パターン形成方法 | |
JPH05243115A (ja) | 半導体装置の製造方法 | |
KR19980028362A (ko) | 반도체소자의 미세 패턴 제조방법 | |
KR100278917B1 (ko) | 반도체 소자의 콘택 마스크 제조방법 | |
KR0128833B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
KR100516747B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
KR0126656B1 (ko) | 반도체 장치의 제조 방법 | |
KR0125294B1 (ko) | 반도체 장치의 콘택홀 제조장치 | |
JPH0817703A (ja) | パターン形成方法 | |
US6406819B1 (en) | Method for selective PSM with assist OPC | |
KR970010568B1 (ko) | 반도체 장치의 제조 방법 | |
KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
KR970006928B1 (ko) | 반도체 장치의 제조 방법 | |
KR100352010B1 (ko) | 반도체소자의콘택용노광마스크 | |
KR970008269B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
KR100197654B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
KR970002430B1 (ko) | 반도체 소자의 감광막패턴 제조방법 | |
KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
KR100223324B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
KR20030001560A (ko) | 반도체소자의 콘택용 노광마스크 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111024 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 16 |
|
EXPY | Expiration of term |