KR100476378B1 - 탑표면이미지프로세스에의해형성된레지스트패턴제거방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

반도체 장치 제조 방법

2. 발명이 해결하고자 하는 기술적 과제

TSI 프로세스에 의해 형성된 레지스트 패턴을 기판 손상(식각 또는 물성변화) 없이 제거하는 방법을 제공하고자 한다.

3. 발명의 해결 방법의 요지

레지스트를 사용한 에치백 프로세스에 의해 실리콘산화막을 식각한 다음, 통상적인 레지스트 제거(strip) 방법으로 잔류하는 레지스트를 제거함으로써, 기판에 손상을 주지 않으면서, TSI 프로세스에 의해 탑 부위에 실리콘산화막을 갖는 레지스트 패턴을 제거한다.

4. 발명의 중요한 용도

TSI 프로세스에서의 재작업.

Description

탑 표면 이미지 프로세스에 의해 형성된 레지스트 패턴 제거 방법

본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 탑 표면 이미지(TSI: top surface imaging, 이하 TSI라 칭함) 프로세스에 의해 형성된 레지스트 패턴 제거 방법에 관한 것이다.

TSI 프로세스는, 노광장치의 해상도 한계를 극복하여 미세한 전도라인 또는 콘택 홀 패턴을 형성하고자 할 때, 즉 1G(기가) DRAM급 이상의 미세 패턴의 형성에 적용될 수 있는 리소그래피(lithography) 프로세스이다. 그러나, TSI 프로세스에 의해 형성된 레지스트 패턴은 제거하고자 할 때, 레지스트 패턴 상부(top) 표면에 산화막이 형성되어 있어, 쉽게 제거하기 어렵다.

도 1a 내지 도 1c는 TSI 프로세스를 나타내는 단면도로서, 먼저, 도 1a는 소정 공정이 완료된 기판(101) 상에 실리레이션용 레지스트(102)를 코팅한 후, 레티클(103)을 사용하여 레지스트의 탑 부위를 노광하는 상태를 나타낸다. 도면부호 "102a"는 노광된 부위의 레지스트를 나타낸다.

이어서, 도 1b와 같이 HMDS와 같은 실리레이션(silylation) 소오스(104)를 노광된 레지스트(102a)에 확산시켜 이 부위를 실리레이션 한다. 도면부호 "102b" 는 실리레이션된 부위를 나타낸다.

이어서, 도 1c는 O₂ 플라즈마에 의해 건식 현상(dry development)하는 과정으로, O₂ 플라즈마에 의해서 실리콘산화막(102c)이 형성되면서, 이 실리콘산화막(102c)은 마스킹 역할을 하여 하부의 레지스트는 제거되지 않고, 그 이외의 레지스트는 O₂와 CO₂로 변하여 식각이 된다. 즉 레지스트 패턴이 형성된다.

이상에서, 설명한 바와같은 TSI(top surface imaging)공정은 단층 레지스트 공정으로 정재파 효과와 다중간섭효과를 제거하고, 너칭(notching) 현상을 제거하는 장점을 지니고, 해상도 및 초점심도를 증대시키는 우수한 특성을 가지지만, 건식 현상후 패터닝된 레지스트 상부 표면에는 실리콘산화막이 존재하므로, 재작업을 위해 레지스트 패턴을 제거하고자 할 때 그 공정이 불가능하다. 즉, 통상적으로 사용하는 O₂ 플라즈마로는 실리콘산화막을 제거할 수 없으므로 그 하부의 레지스트도 제거할 수 없다. 또한, 실리콘산화막은 건식 또는 습식으로 식각하고 레지스트를 제거할 수 있는데, 이때는 실리콘산화막의 식각시 노출된 기판이 손상(식각 또는 물성변화)됨으로 이러한 방법도 사용할 수 가 없게 된다.

결국, 현재 TSI 프로세스에 의해 형성된 레지스트는 패턴 선폭(CD)나 정렬에 이상이 있어 제거하고자 할 때, 이것이 불가능한 것이 문제이다.

본 발명은 TSI 프로세스에 의해 형성된 레지스트 패턴을 기판 손상(식각 또는 물성변화) 없이 제거하는 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은, 탑 표면 이미지 프로세스에 의해 탑 부위에 실리콘산화막을 갖는 제1레지스트 패턴을 형성하는 단계; 상기 실리콘산화막을 덮도록 전면에 제2레지스트를 형성하는 단계; 상기 실리콘산화막이 제거될때까지 전면 에치백하는 단계; 및 잔류하는 제1 및 제2 레지스트를 제거하는 단계를 포함하여 이루어진다.

이하, 첨부된 도면 도 2a 내지 도 2c를 참조하여 본 발명의 일실시예를 상세히 설명한다.

도 2a는 도 1c의 상태의 웨이퍼 상에, 즉, TSI 프로세스에 의해 그 표면에 탑 부위가 실리콘산화막(102c)을 갖는 레지스트 패턴(102)이 형성된 웨이퍼 상에, 실리콘산화막(102c)을 덮되 0.1∼1.0㎛로 얇은 레지스트(105)를 도포한다.

이어서, 도 2b와 같이, 실리콘산화막(102c)과 레지스트(102,105)와의 선택비가 낮은

식각 처리(recipe)에 의해 실리콘산화막(102c)이 제거될때까지 상부 일정 부분을 에치백 한다.

계속해서 제2c도와 같이, O₂ 플라즈마 분위기에서 건식으로 또는 희석제(thinner) 용액에서 잔류하는 레지스트(102, 105)를 모두 제거한다.

이상에서 설명한 바와같이, 본 발명은 레지스트를 사용한 에치백 프로세스에 의해 먼저, 실리콘 산화막을 식각한 다음, 통상적인 레지스트 제거(strip) 방법으로 잔류하는 레지스트를 제거함으로써, 기판에 손상을 주지 않으면서, TSI 프로세스에 의해 그 표면에 탑 부위가 실리콘산화막을 갖는 레지스트 패턴을 제거할 수 있다.

이상에서, 설명한 본 실시예에서, 에치백을 위한 레지스트는 실리레이션용 레지스트와 같은 종류의 레지스트 혹은 G-라인용, I-라인용, DUV용 등 상용화된 모든 레지스트에 사용할 수 있으며, 보통 레지스트(normal resist)를 사용할 경우는 실리레이션용 레지스트와의 식각 선택비를 1:1로 조절하기 위해, 건식제거시 O₂ 가스와 CF₄ 가스를 15:1의 비율로 적절히 섞어 사용하거나, 불활성 기체(Ar, He)를 이용하여 단지 스퍼터링에 의한 효과만으로 두 층을 식각한다.

본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

본 발명은 마스크 공정 진행후에 패턴 선폭이나 중첩정확도가 틀렸을 때, 이를 쉽게 제거하여 다시 공정을 적용할수 있으므로, 보다 정확한 공정 조건에서 마스크 공정이 진행되도록 한다. 그리하여 재작업(rework)할 수 없어 폐기처분 해야할 웨이퍼를 다시금 사용할 수 있게 되므로 TSI 프로세스를 적용한 고집적 반도체 장치의 제조 원가를 절감하는 효과가 있다.

도 1a 내지 도 1c는 통상적인 TSI 프로세스를 나타내는 단면도.

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 레지스트 패턴 제거 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

101: 기판 102: 실리레이션용 레지스트

102c: 실리콘산화막 105: 에치백을 위한 레지스트

Claims (4)

1. 탑 표면 이미지 프로세스에 의해 탑 부위에 실리콘산화막을 갖는 제1레지스트 패턴을 형성하는 단계;

   상기 실리콘산화막을 덮도록 전면에 제2레지스트를 형성하는 단계;

   상기 실리콘산화막이 제거될때까지 전면 에치백하는 단계;

   잔류하는 제1 및 제2 레지스트를 제거하는 단계를 포함하며,

   상기 에치백은 상기 제1 및 제2 레지스트와 상기 실리콘산화막간의 식각선택 비가 0.1 내지 30인 식각 처리(recipe)에 의해 실시하는 반도체 장치 제조 방법.
2. 제1항에 있어서,

   상기 제1 및 제2 레지스트의 제거는 O₂ 가스 분위기 또는 O₂ 가스와 CF₄ 가스를 포함하는 분위기에서 건식으로 수행하는 반도체 장치 제조 방법.
3. 제1항에 있어서,

   상기 제1 및 제2 레지스트의 제거는 불활성 기체를 이용하여 스퍼터링에 의해 수행하는 반도체 장치 제조 방법.
4. 제1항에 있어서,

   상기 제1 및 제2 레지스트의 제거는 희석제에서 습식으로 수행하는 반도체 장치 제조 방법.

Images