JPH06216024A - 金属パターン膜の形成方法 - Google Patents
金属パターン膜の形成方法Info
- Publication number
- JPH06216024A JPH06216024A JP5169864A JP16986493A JPH06216024A JP H06216024 A JPH06216024 A JP H06216024A JP 5169864 A JP5169864 A JP 5169864A JP 16986493 A JP16986493 A JP 16986493A JP H06216024 A JPH06216024 A JP H06216024A
- Authority
- JP
- Japan
- Prior art keywords
- film
- arc
- metal
- pattern
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000000206 photolithography Methods 0.000 claims description 8
- 238000000576 coating method Methods 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract description 3
- 239000006117 anti-reflective coating Substances 0.000 description 33
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structural Engineering (AREA)
- Architecture (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【目的】 半導体素子の製造工程での金属パターンの形
成方法において、気孔性が高いＡＲＣ膜を用いてホトレ
ジストパターンのノッチング現象をさらに抑制させる。 【構成】 半導体基板上に金属膜を全面にわたって形成
するステップ；金属膜上に気孔性が高いＡＲＣ膜を全面
にわたって形成するステップ；ＡＲＣ膜上にホトレジス
ト膜を全面にわたって形成するステップ；ホトレジスト
膜にホトリソグラフィ工程とエッチング工程を順次に行
ってホトレジストパターンを形成するステップ；残存す
るホトレジストパターンをエッチングマスクとしてＡＲ
Ｃ膜および金属膜をパターニングするステップ；残存す
るＡＲＣ膜を除去して金属のパターン膜のみを残存させ
るステップ；を含む半導体素子の金属膜の形成方法を提
供する。
成方法において、気孔性が高いＡＲＣ膜を用いてホトレ
ジストパターンのノッチング現象をさらに抑制させる。 【構成】 半導体基板上に金属膜を全面にわたって形成
するステップ；金属膜上に気孔性が高いＡＲＣ膜を全面
にわたって形成するステップ；ＡＲＣ膜上にホトレジス
ト膜を全面にわたって形成するステップ；ホトレジスト
膜にホトリソグラフィ工程とエッチング工程を順次に行
ってホトレジストパターンを形成するステップ；残存す
るホトレジストパターンをエッチングマスクとしてＡＲ
Ｃ膜および金属膜をパターニングするステップ；残存す
るＡＲＣ膜を除去して金属のパターン膜のみを残存させ
るステップ；を含む半導体素子の金属膜の形成方法を提
供する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造工程
中、金属膜の形成方法に関し、特にホトリソグラフィ工
程中の露光工程を行う時に金属膜の光反射によるホトレ
ジストパターンのノッチング現象を防止することができ
る方法に関する。
中、金属膜の形成方法に関し、特にホトリソグラフィ工
程中の露光工程を行う時に金属膜の光反射によるホトレ
ジストパターンのノッチング現象を防止することができ
る方法に関する。
【０００２】
【従来の技術】半導体製造工程中、ホトリソグラフィ工
程とは、半導体回路の設計されたパターンをウェーハ上
にホトレジストとともに印刷するための工程である。以
下、この工程を略述する。まず、ウェーハ上にホトレジ
ストを塗布した後、パターンが形成されているマスクを
前記ホトレジストの表面上に整列させる。ついで、ウェ
ーハ上に形成されたホトレジストを光に露光させた後、
露光されたホトレジストを現像してマスク内に形成され
たパターンと同一のホトレジストパターンをウェーハ上
に形成する。
程とは、半導体回路の設計されたパターンをウェーハ上
にホトレジストとともに印刷するための工程である。以
下、この工程を略述する。まず、ウェーハ上にホトレジ
ストを塗布した後、パターンが形成されているマスクを
前記ホトレジストの表面上に整列させる。ついで、ウェ
ーハ上に形成されたホトレジストを光に露光させた後、
露光されたホトレジストを現像してマスク内に形成され
たパターンと同一のホトレジストパターンをウェーハ上
に形成する。
【０００３】このようにホトリソグラフィ工程を利用し
て半導体素子のパターンを形成する時、その半導体素子
の集積度が高くなる、半導体素子の最小パターンの大さ
（Ｍｉｎｉｍｕｍ Ｐａｔｔｅｒｎ Ｓｉｚｅ）が０．
５μｍ以下のサブミクロン（≦０．５μｍ）に減少する
こととなる。したがって、単一の層のホトレジストを用
いる場合にはいろいろの問題がある。すなわち、基板か
ら反射される光によってホトレジストパターンの一部に
ノッチ（ｎｏｔｃｈ）が生じるノッチング現象、パター
ン濃度が大きいところおよび小さいところで形成された
ホトレジストパターンのプロフィルの差により生じる近
接効果（Ａｐｐｒｏｘｉｍｉｔｙ ｅｆｆｅｃｔ）、そ
してグローバル（ｇｌｏｂａｌ）段差の発生時、フォー
カスの厚（ｆｏｃｕｓ ｔｈｉｃｋｎｅｓｓ）差により
発生するネッキングおよび短絡などの問題点が発生す
る。
て半導体素子のパターンを形成する時、その半導体素子
の集積度が高くなる、半導体素子の最小パターンの大さ
（Ｍｉｎｉｍｕｍ Ｐａｔｔｅｒｎ Ｓｉｚｅ）が０．
５μｍ以下のサブミクロン（≦０．５μｍ）に減少する
こととなる。したがって、単一の層のホトレジストを用
いる場合にはいろいろの問題がある。すなわち、基板か
ら反射される光によってホトレジストパターンの一部に
ノッチ（ｎｏｔｃｈ）が生じるノッチング現象、パター
ン濃度が大きいところおよび小さいところで形成された
ホトレジストパターンのプロフィルの差により生じる近
接効果（Ａｐｐｒｏｘｉｍｉｔｙ ｅｆｆｅｃｔ）、そ
してグローバル（ｇｌｏｂａｌ）段差の発生時、フォー
カスの厚（ｆｏｃｕｓ ｔｈｉｃｋｎｅｓｓ）差により
発生するネッキングおよび短絡などの問題点が発生す
る。
【０００４】また、最小パターンの大さが０．５μｍ以
下のサブミクロン以下に減少することにより、ホトレジ
ストパターンの幅に対する高さの比、すなわち縦横比
（ａｓｐｅｃｔ ｒａｔｉｏ）が増加して湿式現像工程
の時、ホトレジストパターンのピーリング（ｐｅｅｌｉ
ｎｇ）現象が発生する。
下のサブミクロン以下に減少することにより、ホトレジ
ストパターンの幅に対する高さの比、すなわち縦横比
（ａｓｐｅｃｔ ｒａｔｉｏ）が増加して湿式現像工程
の時、ホトレジストパターンのピーリング（ｐｅｅｌｉ
ｎｇ）現象が発生する。
【０００５】半導体装置の製造工程中、それらの半導体
装置内の各素子を相互連結する役割をする金属パターン
を、ホトリソグラフィ工程を利用して形成する方法を図
１を参照して説明する。図１（ａ）に示すように、半導
体基板１１上にＣＶＤ法を利用して金属膜１２を蒸着
し、図１（ｂ）に示すように、金属膜上１２にホトレジ
ストパターン１３を塗布する。ついで、図１（ｃ）に示
すように、金属膜上１２に形成されたホトレジストパタ
ーン１３の表面上に所望するパターンが形成されている
マスク１４を整列させる。ホトレジスト１３上にマスク
１４を整列させた後、ホトレジスト１３上に露光工程お
よび現象工程を順次行えば、図１（ｄ）に示すように、
ホトレジストパターン１３−１が形成され、ホトレジス
トパターン１３−１をマスクとして金属膜１２を異方性
エッチングすれば、図１（ｅ）に示すような金属パター
ンが得られる。
装置内の各素子を相互連結する役割をする金属パターン
を、ホトリソグラフィ工程を利用して形成する方法を図
１を参照して説明する。図１（ａ）に示すように、半導
体基板１１上にＣＶＤ法を利用して金属膜１２を蒸着
し、図１（ｂ）に示すように、金属膜上１２にホトレジ
ストパターン１３を塗布する。ついで、図１（ｃ）に示
すように、金属膜上１２に形成されたホトレジストパタ
ーン１３の表面上に所望するパターンが形成されている
マスク１４を整列させる。ホトレジスト１３上にマスク
１４を整列させた後、ホトレジスト１３上に露光工程お
よび現象工程を順次行えば、図１（ｄ）に示すように、
ホトレジストパターン１３−１が形成され、ホトレジス
トパターン１３−１をマスクとして金属膜１２を異方性
エッチングすれば、図１（ｅ）に示すような金属パター
ンが得られる。
【０００６】しかしながら、従来技術は次のような問題
点がある。露光工程を行う時、現象工程で除去されるホ
トレジスト膜１３−２に入射された光が金属膜１２によ
り図１（ｃ）に示すように乱反射することとなり、この
乱反射された光は図１（ｄ）に示すように、残存すべき
ホトレジストパターン１３−１に入射され、これにより
ホトレジストパターン１３−１にノッチング現象が発生
する。一般に金属パターンを形成するためのホトリソグ
ラフィ工程を行う時発生されるノッチング効果を抑制さ
せるための方法として、非反射コーティング工程が用い
られている。このような非反射コーティング（ＡＲＣ）
工程として、ホトレジスト膜の下方に形成された金属膜
における光反射を減少させる無機ＡＲＣ工程と、ポリマ
ーのコーティングによる有機ＡＲＣ工程が広く用いられ
ている。
点がある。露光工程を行う時、現象工程で除去されるホ
トレジスト膜１３−２に入射された光が金属膜１２によ
り図１（ｃ）に示すように乱反射することとなり、この
乱反射された光は図１（ｄ）に示すように、残存すべき
ホトレジストパターン１３−１に入射され、これにより
ホトレジストパターン１３−１にノッチング現象が発生
する。一般に金属パターンを形成するためのホトリソグ
ラフィ工程を行う時発生されるノッチング効果を抑制さ
せるための方法として、非反射コーティング工程が用い
られている。このような非反射コーティング（ＡＲＣ）
工程として、ホトレジスト膜の下方に形成された金属膜
における光反射を減少させる無機ＡＲＣ工程と、ポリマ
ーのコーティングによる有機ＡＲＣ工程が広く用いられ
ている。
【０００７】図２は無機ＡＲＣ工程を用いた金属膜の形
成過程を示す工程断面図である。図２（ａ）に示すよう
に、半導体基板２１上に、露光工程時の光反射が多数発
生してレジストパターンのノッチング現象を惹起する金
属膜２２がＣＶＤ法により蒸着され、その金属膜２２上
にＴｉＮ，Ｓｉ3Ｎ4，ＴｉＷのようなＡＲＣ膜２３を所
定の厚さで塗布する。ＡＲＣ膜２３上に図２（ｂ）に示
すように、ホトレジスト膜２４を塗布し一つのパターン
を有するマスクを用いてホトエッチング工程を行えば、
図２（ｃ）に示すように、ホトレジストパターン２４−
１を得る。
成過程を示す工程断面図である。図２（ａ）に示すよう
に、半導体基板２１上に、露光工程時の光反射が多数発
生してレジストパターンのノッチング現象を惹起する金
属膜２２がＣＶＤ法により蒸着され、その金属膜２２上
にＴｉＮ，Ｓｉ3Ｎ4，ＴｉＷのようなＡＲＣ膜２３を所
定の厚さで塗布する。ＡＲＣ膜２３上に図２（ｂ）に示
すように、ホトレジスト膜２４を塗布し一つのパターン
を有するマスクを用いてホトエッチング工程を行えば、
図２（ｃ）に示すように、ホトレジストパターン２４−
１を得る。
【０００８】図示されていないが、ホトレジストパター
ン２４−１をエッチングマスクとして用いてＡＲＣ膜２
３と金属膜２２を順次エッチングし、残存しているＡＲ
Ｃ膜２３を除去すれば所望する金属パターンが得られ
る。上述のようにＡＲＣ膜を利用して金属膜のパターン
を形成する方法によれば、図１とは異なり露光工程時、
ＡＲＣ膜２３が除去されるホトレジスト膜の部分２４−
２に入射された光の乱反射を減少させるので、残存する
ホトレジストパターン２４−１にノッチング現象が発生
することを抑制することができる。
ン２４−１をエッチングマスクとして用いてＡＲＣ膜２
３と金属膜２２を順次エッチングし、残存しているＡＲ
Ｃ膜２３を除去すれば所望する金属パターンが得られ
る。上述のようにＡＲＣ膜を利用して金属膜のパターン
を形成する方法によれば、図１とは異なり露光工程時、
ＡＲＣ膜２３が除去されるホトレジスト膜の部分２４−
２に入射された光の乱反射を減少させるので、残存する
ホトレジストパターン２４−１にノッチング現象が発生
することを抑制することができる。
【０００９】
【発明が解決しようとする課題】ＡＲＣ膜を利用した従
来の金属パターンの形成方法は、光の反射成分を抑制さ
せ、所望する光反射度を調節するにはＡＲＣ膜２３をそ
の厚さを正確に調整して金属膜２２上に形成しなければ
ならないという欠点がある。またＡＲＣ膜を利用した従
来の金属パターンの形成方法は、除去されるべきホトレ
ジスト膜の部分２４−２の下方に位置したＡＲＣ膜２３
で反射される光の反射方向が一定であるので、完全に光
反射を抑制することができない。これにより、ＡＲＣ膜
２３を金属膜２２上に形成してもノッチング現象は発生
する。本発明の目的は、気孔性が高いＡＲＣ膜を用いて
ホトレジストパターンのノッチング現象をさらに抑制さ
せることができる半導体素子の製造工程での金属パター
ンの形成方法を提供することにある。
来の金属パターンの形成方法は、光の反射成分を抑制さ
せ、所望する光反射度を調節するにはＡＲＣ膜２３をそ
の厚さを正確に調整して金属膜２２上に形成しなければ
ならないという欠点がある。またＡＲＣ膜を利用した従
来の金属パターンの形成方法は、除去されるべきホトレ
ジスト膜の部分２４−２の下方に位置したＡＲＣ膜２３
で反射される光の反射方向が一定であるので、完全に光
反射を抑制することができない。これにより、ＡＲＣ膜
２３を金属膜２２上に形成してもノッチング現象は発生
する。本発明の目的は、気孔性が高いＡＲＣ膜を用いて
ホトレジストパターンのノッチング現象をさらに抑制さ
せることができる半導体素子の製造工程での金属パター
ンの形成方法を提供することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、半導体基板上に金属膜を全面に
わたって形成するステップ；金属膜上に多孔性酸化物
（Ｐｏｒｕｓ Ｏｘｉｄｅ）のような気孔性が高いＡＲ
Ｃ膜を全面にわたって形成するステップ；ＡＲＣ膜上に
ホトレジスト膜を全面にわたって形成するステップ；ホ
トレジスト膜にホトリソグラフィ工程とエッチング工程
を順次に行ってホトレジストパターンを形成するステッ
プ；残存するホトレジストパターンをエッチングマスク
としてＡＲＣ膜および金属膜をパターニングするステッ
プ；残存するＡＲＣ膜を除去して金属のパターン膜のみ
を残存させるステップ；を含む半導体素子の金属膜の形
成方法を提供する。
めに、本発明によれば、半導体基板上に金属膜を全面に
わたって形成するステップ；金属膜上に多孔性酸化物
（Ｐｏｒｕｓ Ｏｘｉｄｅ）のような気孔性が高いＡＲ
Ｃ膜を全面にわたって形成するステップ；ＡＲＣ膜上に
ホトレジスト膜を全面にわたって形成するステップ；ホ
トレジスト膜にホトリソグラフィ工程とエッチング工程
を順次に行ってホトレジストパターンを形成するステッ
プ；残存するホトレジストパターンをエッチングマスク
としてＡＲＣ膜および金属膜をパターニングするステッ
プ；残存するＡＲＣ膜を除去して金属のパターン膜のみ
を残存させるステップ；を含む半導体素子の金属膜の形
成方法を提供する。
【００１１】
【実施例】図３は、本発明のＡＲＣ工程を利用した金属
パターンの形成工程図である。図３（ａ）に示すよう
に、半導体基板３１上に、金属膜３２をＣＶＤ法により
蒸着し、その金属膜３２上に気孔性が高い多孔性酸化物
例えばＯ3 ＴＥＯＳのようなＡＲＣ膜３３を低温下で塗
布する。図３（ｂ）に示すように、ＡＲＣ膜３３上にホ
トレジスト膜３４を形成し一つのパターンを有するマス
クを用いてホトリソグラフィ工程およびエッチング工程
を順次行えば、図３（ｃ）に示すようなホトレジストパ
ターン３４−１を得る。
パターンの形成工程図である。図３（ａ）に示すよう
に、半導体基板３１上に、金属膜３２をＣＶＤ法により
蒸着し、その金属膜３２上に気孔性が高い多孔性酸化物
例えばＯ3 ＴＥＯＳのようなＡＲＣ膜３３を低温下で塗
布する。図３（ｂ）に示すように、ＡＲＣ膜３３上にホ
トレジスト膜３４を形成し一つのパターンを有するマス
クを用いてホトリソグラフィ工程およびエッチング工程
を順次行えば、図３（ｃ）に示すようなホトレジストパ
ターン３４−１を得る。
【００１２】図示されていないが、前記残存しているホ
トレジストパターン３４−１をエッチングマスクとして
ＡＲＣ膜３３と金属膜３２を順次パターニングした後、
残存しているＡＲＣ膜３３を除去すれば所望する金属パ
ターンが得られる。本発明では、多孔性酸化物で作製さ
れたＡＲＣ膜３３は高い気孔性を有するので、その表面
が図３（ｂ）に示すように、蛇腹状を有する。
トレジストパターン３４−１をエッチングマスクとして
ＡＲＣ膜３３と金属膜３２を順次パターニングした後、
残存しているＡＲＣ膜３３を除去すれば所望する金属パ
ターンが得られる。本発明では、多孔性酸化物で作製さ
れたＡＲＣ膜３３は高い気孔性を有するので、その表面
が図３（ｂ）に示すように、蛇腹状を有する。
【００１３】したがって、図２に示すように、表面が均
質したＡＲＣ膜２３に比べて図３（ｂ）に示すように、
除去されるホトレジスト膜の部分３４−２の下方に形成
されたＡＲＣ膜４３から乱反射する光はより大きく非方
向性を有する。したがって、残存するホトレジストパタ
ーン３４−１にこのような非方向性を有する反射光が及
ぶ影響は微小である。すなわち、ＡＲＣ膜３３からの非
方向性を有する反射光はそれらの相互干渉効果により、
実際のホトレジストパターンの形成時、ノッチングを惹
起させる入射光の成分を抑制させることができる。
質したＡＲＣ膜２３に比べて図３（ｂ）に示すように、
除去されるホトレジスト膜の部分３４−２の下方に形成
されたＡＲＣ膜４３から乱反射する光はより大きく非方
向性を有する。したがって、残存するホトレジストパタ
ーン３４−１にこのような非方向性を有する反射光が及
ぶ影響は微小である。すなわち、ＡＲＣ膜３３からの非
方向性を有する反射光はそれらの相互干渉効果により、
実際のホトレジストパターンの形成時、ノッチングを惹
起させる入射光の成分を抑制させることができる。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
従来の無機ＡＲＣ膜の厚さで入射される光の反射成分を
調節を必要とせず、ＡＲＣ膜として用いる無機膜の表面
の形態学（ｍｏｒｐｈｏｌｏｇｙ）状態を利用して光の
散乱を誘発させることにより、ノッチング現象を抑制す
ることができる。
従来の無機ＡＲＣ膜の厚さで入射される光の反射成分を
調節を必要とせず、ＡＲＣ膜として用いる無機膜の表面
の形態学（ｍｏｒｐｈｏｌｏｇｙ）状態を利用して光の
散乱を誘発させることにより、ノッチング現象を抑制す
ることができる。
【図１】一般的な金属パターンの形成工程図である。
【図２】従来のＡＲＣ工程を利用した金属パターンの形
成工程図である。
成工程図である。
【図３】本発明のＡＲＣ工程を利用した金属パターンの
形成工程図である。
形成工程図である。
３１ 半導体基板 ３２ 金属膜 ３３ ＡＲＣ膜 ３４ ホトレジスト膜
Claims (3)
- 【請求項１】 半導体基板上に金属膜を全面にわたって
形成するステップ；金属膜上に気孔性が高いＡＲＣ膜を
全面にわたって形成するステップ；ＡＲＣ膜上にホトレ
ジスト膜を全面にわたって形成するステップ；ホトレジ
スト膜にホトリソグラフィ工程とエッチング工程を順次
に行ってホトレジストパターンを形成するステップ；残
存するホトレジストパターンをエッチングマスクとして
ＡＲＣ膜および金属膜をパターニングするステップ；残
存するＡＲＣ膜を除去して金属のパターン膜のみを残存
させるステップ；を含むことを特徴とする金属パターン
膜の形成方法。 - 【請求項２】 ＡＲＣ膜として低温状態で金属膜上に多
孔性酸化物を形成したことを特徴とする第１項記載の金
属パターン膜の形成方法。 - 【請求項３】 ＡＲＣ膜をＯ3 ＴＥＯＳで作成したこと
を特徴とする第２項記載の金属パターン膜の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010484A KR950007478B1 (ko) | 1992-06-17 | 1992-06-17 | 메탈 마스크 공정시 광반사 감소방법 |
| KR10484/1992 | 1992-06-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216024A true JPH06216024A (ja) | 1994-08-05 |
| JP3306678B2 JP3306678B2 (ja) | 2002-07-24 |
Family
ID=19334793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16986493A Expired - Fee Related JP3306678B2 (ja) | 1992-06-17 | 1993-06-17 | 金属パターン膜の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5670298A (ja) |
| JP (1) | JP3306678B2 (ja) |
| KR (1) | KR950007478B1 (ja) |
| DE (1) | DE4320033B4 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436131B1 (ko) * | 1996-12-20 | 2004-08-25 | 주식회사 하이닉스반도체 | 반도체소자의미세패턴형성방법 |
| JP2005134908A (ja) * | 2003-10-28 | 2005-05-26 | Samsung Electronics Co Ltd | 絶縁膜形成用組成物及びこれを用いた絶縁膜または絶縁膜パターンの形成方法 |
| JPWO2004092840A1 (ja) * | 2003-04-17 | 2006-07-06 | 日産化学工業株式会社 | 多孔質下層膜及び多孔質下層膜を形成するための下層膜形成組成物 |
| US8936948B2 (en) | 2011-07-28 | 2015-01-20 | Ps4 Luxco S.A.R.L. | Method of fabricating semiconductor device |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705301A (en) * | 1996-02-27 | 1998-01-06 | Lsi Logic Corporation | Performing optical proximity correction with the aid of design rule checkers |
| US6451706B1 (en) * | 1996-06-03 | 2002-09-17 | Chartered Semiconductor Manufacturing Ltd. | Attenuation of reflecting lights by surface treatment |
| FR2758003B1 (fr) * | 1996-12-27 | 1999-06-18 | France Telecom | Traitement anti-reflet de surfaces reflectives |
| US6282696B1 (en) | 1997-08-15 | 2001-08-28 | Lsi Logic Corporation | Performing optical proximity correction with the aid of design rule checkers |
| US6426131B1 (en) | 1998-08-24 | 2002-07-30 | Lsi Logic Corporation | Off-axis pupil aperture and method for making the same |
| US6169029B1 (en) * | 1999-05-03 | 2001-01-02 | Winband Electronics Corp. | Method of solving metal stringer problem which is induced by the product of tin and organic ARC reaction |
| WO2002039187A1 (fr) * | 2000-11-08 | 2002-05-16 | Jsr Corporation | Compositions pour film sub-resist et leurs procedes de preparation, et films sub-resist et leurs procedes de production |
| US6777829B2 (en) | 2002-03-13 | 2004-08-17 | Celis Semiconductor Corporation | Rectifier utilizing a grounded antenna |
| DE10324050A1 (de) * | 2003-05-27 | 2004-12-30 | Infineon Technologies Ag | Schichtstapel und Verfahren zur Herstellung eines Schichtstapels |
| US7384727B2 (en) * | 2003-06-26 | 2008-06-10 | Micron Technology, Inc. | Semiconductor processing patterning methods |
| DE10339988B4 (de) * | 2003-08-29 | 2008-06-12 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer antireflektierenden Schicht |
| US7115532B2 (en) * | 2003-09-05 | 2006-10-03 | Micron Technolgoy, Inc. | Methods of forming patterned photoresist layers over semiconductor substrates |
| US6969677B2 (en) * | 2003-10-20 | 2005-11-29 | Micron Technology, Inc. | Methods of forming conductive metal silicides by reaction of metal with silicon |
| US7026243B2 (en) * | 2003-10-20 | 2006-04-11 | Micron Technology, Inc. | Methods of forming conductive material silicides by reaction of metal with silicon |
| US7153769B2 (en) * | 2004-04-08 | 2006-12-26 | Micron Technology, Inc. | Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon |
| US7119031B2 (en) * | 2004-06-28 | 2006-10-10 | Micron Technology, Inc. | Methods of forming patterned photoresist layers over semiconductor substrates |
| US7241705B2 (en) * | 2004-09-01 | 2007-07-10 | Micron Technology, Inc. | Methods of forming conductive contacts to source/drain regions and methods of forming local interconnects |
| US20060183055A1 (en) * | 2005-02-15 | 2006-08-17 | O'neill Mark L | Method for defining a feature on a substrate |
| CN101971382B (zh) * | 2008-01-16 | 2013-12-25 | Nxp股份有限公司 | 包括相变材料层的多层结构及其制造方法 |
| US7541277B1 (en) | 2008-04-30 | 2009-06-02 | International Business Machines Corporation | Stress relaxation, selective nitride phase removal |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4820611A (en) * | 1987-04-24 | 1989-04-11 | Advanced Micro Devices, Inc. | Titanium nitride as an antireflection coating on highly reflective layers for photolithography |
| US4933304A (en) * | 1988-11-03 | 1990-06-12 | Sgs-Thomson Microelectronics, Inc. | Method for reducing the surface reflectance of a metal layer during semiconductor processing |
| US5068207A (en) * | 1990-04-30 | 1991-11-26 | At&T Bell Laboratories | Method for producing a planar surface in integrated circuit manufacturing |
| US5126289A (en) * | 1990-07-20 | 1992-06-30 | At&T Bell Laboratories | Semiconductor lithography methods using an arc of organic material |
| JPH04165612A (ja) * | 1990-10-30 | 1992-06-11 | Nec Corp | パターン形成方法 |
| US5286608A (en) * | 1992-05-18 | 1994-02-15 | Industrial Technology Research Institute | TiOx as an anti-reflection coating for metal lithography |
-
1992
- 1992-06-17 KR KR1019920010484A patent/KR950007478B1/ko not_active IP Right Cessation
-
1993
- 1993-06-17 JP JP16986493A patent/JP3306678B2/ja not_active Expired - Fee Related
- 1993-06-17 DE DE4320033A patent/DE4320033B4/de not_active Expired - Fee Related
-
1996
- 1996-01-11 US US08/583,766 patent/US5670298A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436131B1 (ko) * | 1996-12-20 | 2004-08-25 | 주식회사 하이닉스반도체 | 반도체소자의미세패턴형성방법 |
| JPWO2004092840A1 (ja) * | 2003-04-17 | 2006-07-06 | 日産化学工業株式会社 | 多孔質下層膜及び多孔質下層膜を形成するための下層膜形成組成物 |
| JP2005134908A (ja) * | 2003-10-28 | 2005-05-26 | Samsung Electronics Co Ltd | 絶縁膜形成用組成物及びこれを用いた絶縁膜または絶縁膜パターンの形成方法 |
| US8936948B2 (en) | 2011-07-28 | 2015-01-20 | Ps4 Luxco S.A.R.L. | Method of fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5670298A (en) | 1997-09-23 |
| KR940001266A (ko) | 1994-01-11 |
| DE4320033A1 (de) | 1993-12-23 |
| DE4320033B4 (de) | 2005-05-12 |
| KR950007478B1 (ko) | 1995-07-11 |
| JP3306678B2 (ja) | 2002-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3306678B2 (ja) | 金属パターン膜の形成方法 | |
| US7358111B2 (en) | Imageable bottom anti-reflective coating for high resolution lithography | |
| US5989788A (en) | Method for forming resist patterns having two photoresist layers and an intermediate layer | |
| JPH09251988A (ja) | 中間層の一部を除去する中間層リソグラフィ法 | |
| US6329124B1 (en) | Method to produce high density memory cells and small spaces by using nitride spacer | |
| US5948598A (en) | Anti-reflective silicon nitride film using in-situ deposition | |
| US6090523A (en) | Multi-resin material for an antireflection film to be formed on a workpiece disposed on a semiconductor substrate | |
| JP3047832B2 (ja) | 半導体装置の製造方法 | |
| JPH05234965A (ja) | コンタクトホールの形成方法 | |
| JPH07307333A (ja) | パターン形成方法 | |
| US6245493B1 (en) | Method for reducing surface reflectivity by increasing surface roughness | |
| KR100909138B1 (ko) | 반도체 소자의 금속패턴 형성방법 | |
| KR100365751B1 (ko) | 반도체소자의콘택홀형성방법 | |
| US6156480A (en) | Low defect thin resist processing for deep submicron lithography | |
| JP3055774B2 (ja) | 半導体装置の製造方法 | |
| KR100567874B1 (ko) | 반도체 소자의 패터닝 방법 | |
| KR100688710B1 (ko) | 반사 방지막 식각 방법 | |
| KR100586531B1 (ko) | 패턴 밀도에 따른 패턴 식각 시간 설정 방법 | |
| JP3167398B2 (ja) | 半導体装置の製造方法 | |
| KR960009098B1 (ko) | 반도체 소자의 배선형성방법 | |
| KR960008095B1 (ko) | 오르가닉 아크층을 이용한 미세 패턴 형성 방법 | |
| KR100476378B1 (ko) | 탑표면이미지프로세스에의해형성된레지스트패턴제거방법 | |
| KR100995140B1 (ko) | 포토 마스크 제조 방법 | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JPH05234883A (ja) | レジスト・パターンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |