KR100567874B1 - 반도체 소자의 패터닝 방법 - Google Patents

반도체 소자의 패터닝 방법 Download PDF

Info

Publication number
KR100567874B1
KR100567874B1 KR1020030007012A KR20030007012A KR100567874B1 KR 100567874 B1 KR100567874 B1 KR 100567874B1 KR 1020030007012 A KR1020030007012 A KR 1020030007012A KR 20030007012 A KR20030007012 A KR 20030007012A KR 100567874 B1 KR100567874 B1 KR 100567874B1
Authority
KR
South Korea
Prior art keywords
photoresist
layer
patterning
bark
pattern
Prior art date
Application number
KR1020030007012A
Other languages
English (en)
Other versions
KR20040070823A (ko
Inventor
백정헌
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030007012A priority Critical patent/KR100567874B1/ko
Publication of KR20040070823A publication Critical patent/KR20040070823A/ko
Application granted granted Critical
Publication of KR100567874B1 publication Critical patent/KR100567874B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

패터닝 공정에 필요한 포토레지스트 두께를 최소화시킬 수 있는 본 발명에 따른 반도체 소자의 패터닝 방법은 기판의 상부에 물질층을 형성한 다음 상기 물질층의 상부에 바크층과 포토레지스트를 도포하는 단계와, 임의의 마스크에 맞추어서 제 1 현상액으로 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴에 맞추어서 제 2 현상액으로 상기 바크층을 현상하여 바크층을 패터닝하는 단계와, 패터닝된 바크층과 포토레지스트 패턴을 이용하여 물질층을 식각하여 물질층 패턴을 형성하는 단계를 포함한다.
이와 같이, 본 발명은 바크층을 패터닝할 때 포토레지스트 패턴에 맞추어서 식각하지 않고 포토레지스트와 반응하지 않은 현상액으로 현상함으로써, 바크층 패터닝 시에 포토레지스트가 제거되는 것을 방지할 수 있고, 이에 따라 전체적으로 패터닝에 필요한 포토레지스트의 두께를 줄일 수 있는 효과가 있다.
또한, 본 발명은 바크층을 식각하는 단계의 생략을 통해 패터닝 공정의 단순화시켜, 패터닝 공정 시간을 줄일 수 있는 효과가 있다.

Description

반도체 소자의 패터닝 방법{PATTERNING METHOD IN A SEMICONDUCTOR}
도 1a 내지 도 1f는 종래 기술에 의한 패터닝 공정을 나타내는 공정 단면도이고,
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 패터닝 과정을 도시한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 웨이퍼 102 : 물질층
104 : 바크층 106 : 포토레지스트
108 : 마스크 110 : 포토레지스트 패턴
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 패터닝 공정에 필요한 포토레지스트 두께를 최소화시킬 수 있는 반도체 소자의 패터닝 방법에 관한 것이다.
반도체 제조 공정 중에 웨이퍼를 가공하는 원하는 동작을 하는 반도체 소자를 만들기 위해서는 소정의 패터닝 공정이 필요하다. 이러한 패터닝 공정은 크게 포토레지스트 도포, 노광 및 현상 공정순으로 진행하게 된다. 이러한 패터닝 공정 진행 중 미세 패턴을 확보하기 위한 가장 중요한 퍼포먼스(performance)는 미세한 패턴을 어느 정도의 영역까지 확보할 수 있는가의 정도를 나타내는 해상도(resolution)이며, 이는 사진 공정 중 사용되는 광원과 장비 렌즈의 성능에 따라 크게 좌우된다.
반도체 소자의 고집적화에 따라 해상도의 성능에 가장 큰 영향을 주는 광 리소그래피에서 사용되는 광원과 장비 성능의 한계를 뛰어넘는 해상도가 요구되고 있다. 이에 따라 많은 “Resolution Enhancement Technique(이하 “RET”라고 함)”라 불리우는 기술들이 개발 및 적용되고 있다. 이런 RET 중의 하나인 씬(thin) 레지스트를 사용하는 공정은 현재 적용되는 다른 기술들에 비하여 구현하기 가장 간단하고, 추가 비용이 들어가지 않기 때문에 가장 우수한 방법이다. 그러나 레지스트의 역할 중의 하나인 식각 공정 시의 레지스텐스 정도가 얼마나 얇은 레지스트를 사용할 수 있는지를 결정하여 주기 때문에, 실제 제조 공정 중에서는 레지스트의 패턴 성능 및 식각 공정시의 레지스텐스를 모두 고려한 두께를 갖는 레지스트를 사용하게 된다.
또한, 종래의 패터닝 공정에서는 미세 패턴을 형성하기 위해서 반도체 소자가 형성된 기판 상판에 포토레지스트를 도포하기 전에 기판의 반사 방지를 목적으로 바크(BARC)라는 물질을 먼저 도포하여 바크층을 형성한 후에 포토레지스트 도포, 노광 및 현상 공정을 진행한다.
이하, 첨부된 도면을 참조하여 종래의 패터닝 공정에 대해서 설명한다. 도 1a 내지 도 1f는 종래 기술에 의한 패터닝 공정을 나타내는 공정 단면도이다.
도 1a 내지 1b에 도시된 바와 같이, 물질층(12)이 형성된 기판(10)의 상부에 바크 물질을 도포하여 바크층(14)을 형성한 후에 포토레지스트(16)를 도포한다.
도 1c 내지 도 1d에 도시된 바와 같이, 임의의 마스크(18)로 포토레지스트(16)를 노광시켜 포토레지스트 패턴(20)을 형성한다.
도 1e에 도시된 바와 같이, 포토레지스트 패턴(20)에 맞추어서 바크층(14)을 식각하여 패터닝된 바크층(14a)을 형성한 후에 패터닝된 바크층(14a)과 포토레지스트 패턴(20)에 맞추어서 물질층(12)을 식각한다.
상기와 같은 종래의 패터닝 공정에서는 바크층 식각을 진행한 후에 물질층 식각을 실시하는데, 이러한 바크층 식각에서는 포토레지스트 패턴이 레지스텐스의 역할을 하여 포토레지스트와 바크층의 선택도의 차이를 이용하여 바크층을 식각하고, 물질층 식각에서는 포토레지스트 패턴과 패터닝된 바크층이 레지스텐스의 역할을 하여 물질층을 식각한다.
이때, 물질층의 종류와 두께 등의 조건에 따라서 물질층 식각 시 식각 정도의 차이가 발생되고, 바크층 식각 시 포토레지스트 및 바크층 물질의 종류 및 두께 등의 조건에 따라 식각 정도의 차이가 발생된다. 이와 같은 조건을 고려하여 물질층이 완전히 식각되기에 충분한 역할을 할 수 있는 포토레지스트의 두께가 고려되어야한다.
이와 같이 종래의 패터닝 공정에서는 바크층이 충분히 식각되기 위해서 포토레지스트가 레지스텐스 역할을 수행해야하기 때문에 바크층 식각을 위하여 포토레 지스트의 두께를 추가로 확보하여야 한다. 이런 이유로 포토레지스트 두께가 증가되기 때문에 씬 포토레지스트 공정 사용에 있어서 많은 제약이 따르게된다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 바크층을 패터닝할 때 포토레지스트 패턴에 맞추어서 식각하지 않고 포토레지스트와 반응하지 않은 현상액으로 현상함으로써, 바크층 패터닝 시에 포토레지스트가 제거되는 것을 방지할 수 있고, 이에 따라 전체적으로 패터닝에 필요한 포토레지스트의 두께를 줄일 수 있는 반도체 소자의 패터닝 방법을 제공하고자 한다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 기판의 상부에 물질층을 형성한 다음 상기 물질층의 상부에 바크층과 포토레지스트를 도포하는 단계와, 임의의 마스크에 맞추어서 제 1 현상액으로 상기 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴에 맞추어서 제 2 현상액으로 상기 바크층을 현상하여 바크층 패턴을 형성하는 단계와, 상기 바크층 패턴과 상기 포토레지스트 패턴을 이용하여 상기 물질층을 식각하여 물질층 패턴을 형성하는 단계를 포함한다.
본 발명의 실시 예는 다수개가 존재할 수 있으며, 이하에서 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명하기로 한다. 이 기술 분야의 숙련자라면 이 실시 예를 통해 본 발명의 목적, 특징 및 이점들을 잘 이해할 수 있을 것이다.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 패터닝 과정을 도시한 공 정 단면도이다.
도 2a 내지 2b에 도시된 바와 같이, 물질층(102)이 형성된 기판(100)의 상부에 바크 물질을 도포하여 반사 반지층(104)을 형성한 후에 포토레지스트(106)를 도포한다.
도 2c 내지 도 2d에 도시된 바와 같이, 임의의 마스크(108)에 맞추어서 제 1 현상액으로 포토레지스트(106)를 현상하여 바크층(104)의 상부에 포토레지스트 패턴(110)을 형성한다.
도 2e에 도시된 바와 같이, 포토레지스트 패턴(110)에 맞추어서 제 2 현생액으로 바크층(104)을 현상하여 패터닝된 바크층(104a)을 형성한다. 이때 바크층(104)을 현상시키는 제 2 현상액은 포토레지스트 패턴(106)을 형성하기 위해 사용된 포토레지스트와 전혀 반응하지 않고 바크층(104)에 형성에 이용된 물질에만 반응하는 현상액이다.
이와 같이, 바크층(104)을 포토레지스트 패턴(110)에 맞추어서 식각하지 않고 현상함으로써, 바크층(104) 패터닝 시에 포토레지스트가 제거되지 않는다. 이에 따라 전체적으로 물질층(102)에 도포되는 포토레지스트(106)의 두께는 바크층(104) 식각 시에 제거되는 포토레지스트 두께만큼 감소시킬 수 있다.
이후, 도 2f에 도시된 바와 같이, 패터닝된 바크층(104a)과 포토레지스트 패턴(110)에 맞추어서 물질층(102)을 식각하여 소정의 물질층 패턴(102a)을 형성한다.
이상 설명한 바와 같이, 본 발명은 바크층을 패터닝할 때 포토레지스트 패턴 에 맞추어서 식각하지 않고 포토레지스트와 반응하지 않은 현상액으로 현상함으로써, 바크층 패터닝 시에 포토레지스트가 제거되는 것을 방지할 수 있고, 이에 따라 전체적으로 패터닝에 필요한 포토레지스트의 두께를 줄일 수 있는 효과가 있다.
또한, 본 발명은 바크층을 식각하는 단계의 생략을 통해 패터닝 공정의 단순화시켜, 패터닝 공정 시간을 줄일 수 있는 효과가 있다.

Claims (3)

  1. 기판의 상부에 물질층을 형성한 다음 상기 물질층의 상부에 바크층과 포토레지스트를 도포하는 단계와,
    임의의 마스크에 맞추어서 제 1 현상액으로 상기 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴에 맞추어서 제 2 현상액으로 상기 바크층을 현상하여 바크층 패턴을 형성하는 단계와,
    상기 바크층 패턴과 상기 포토레지스트 패턴을 이용하여 상기 물질층을 식각하여 물질층 패턴을 형성하는 단계를 포함하는 반도체 소자의 패터닝 방법.
  2. 제 1 항에 있어서,
    상기 제 1, 2 현상액은, 서로 다른 현상액인 것을 특징으로 하는 반도체 소자의 패터닝 방법.
  3. 삭제
KR1020030007012A 2003-02-04 2003-02-04 반도체 소자의 패터닝 방법 KR100567874B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030007012A KR100567874B1 (ko) 2003-02-04 2003-02-04 반도체 소자의 패터닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030007012A KR100567874B1 (ko) 2003-02-04 2003-02-04 반도체 소자의 패터닝 방법

Publications (2)

Publication Number Publication Date
KR20040070823A KR20040070823A (ko) 2004-08-11
KR100567874B1 true KR100567874B1 (ko) 2006-04-04

Family

ID=37359040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030007012A KR100567874B1 (ko) 2003-02-04 2003-02-04 반도체 소자의 패터닝 방법

Country Status (1)

Country Link
KR (1) KR100567874B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102418550B1 (ko) * 2015-11-03 2022-07-06 삼성전자주식회사 포토 레지스트 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법

Also Published As

Publication number Publication date
KR20040070823A (ko) 2004-08-11

Similar Documents

Publication Publication Date Title
JP3306678B2 (ja) 金属パターン膜の形成方法
KR100567874B1 (ko) 반도체 소자의 패터닝 방법
US9989846B2 (en) Method for patterning incorporating misalignment error protection
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
US6686129B2 (en) Partial photoresist etching
KR100861196B1 (ko) 반도체 소자의 패턴 형성 방법
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
KR100810422B1 (ko) 반도체 소자의 패턴 형성 방법
KR0147468B1 (ko) 반도체장치 제조시의 패턴 형성방법
KR0172279B1 (ko) 콘택 마스크 및 그를 이용한 콘택홀 형성 방법
KR100610762B1 (ko) 패턴 형성 방법
KR100688710B1 (ko) 반사 방지막 식각 방법
KR100995140B1 (ko) 포토 마스크 제조 방법
JP3243904B2 (ja) レジストパターンの形成方法
KR0138066B1 (ko) 위상반전마스크 제작 방법
KR100562290B1 (ko) 반도체 소자 제조 방법
KR20000045425A (ko) 반도체 소자의 미세패턴 형성방법
KR100510616B1 (ko) 반도체 제조 공정에서의 barc 패터닝 및 식각 방법
KR20020030600A (ko) 감광막 콘택 홀 형성방법
KR20030032179A (ko) 레지스트 패턴의 형성방법
KR100235936B1 (ko) 레지스트 패턴형성방법
KR960006564B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100956596B1 (ko) 반도체 소자의 미세 게이트 형성방법
KR100476378B1 (ko) 탑표면이미지프로세스에의해형성된레지스트패턴제거방법
KR19980048093A (ko) 반도체소자 패턴형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100223

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee