KR0147468B1 - 반도체장치 제조시의 패턴 형성방법 - Google Patents

반도체장치 제조시의 패턴 형성방법

Info

Publication number
KR0147468B1
KR0147468B1 KR1019950009819A KR19950009819A KR0147468B1 KR 0147468 B1 KR0147468 B1 KR 0147468B1 KR 1019950009819 A KR1019950009819 A KR 1019950009819A KR 19950009819 A KR19950009819 A KR 19950009819A KR 0147468 B1 KR0147468 B1 KR 0147468B1
Authority
KR
South Korea
Prior art keywords
region
target layer
etching
thickness
pattern
Prior art date
Application number
KR1019950009819A
Other languages
English (en)
Other versions
KR960039161A (ko
Inventor
윤석영
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950009819A priority Critical patent/KR0147468B1/ko
Publication of KR960039161A publication Critical patent/KR960039161A/ko
Application granted granted Critical
Publication of KR0147468B1 publication Critical patent/KR0147468B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 반도체장치 제조시의 패턴 형성방법에 관한 것으로, 사진식각공정에 의해 두께가 일정하지 않은 식각대상층을 식각하여 패터닝하기 위한 것이다.
본 발명은 기판상에 상대적으로 두께가 얇은 제1영역과 상대적으로 두께가 두꺼운 제2영역으로 이루어진 식각대상층을 형성하는 단계와, 상기 식각대상층상에 감광막을 도포하는 단계, 상기 감광막을 선택적으로 노광 및 현상하여 상기 식각대상층의 제2영역상에서는 상기 식각대상층을 선택적으로 노출시키는 완전한 형태를 갖고, 상기 식각대상층의 제1영역상에서는 노광된 부분의 하부에 소정두께만큼 잔류된 형태를 갖는 소정의 감광막패턴을 형성하는 단계, 및 상기 감광막패턴을 마스크로 이용하여 상기 식각대상층을 식각하여 소정의 패턴을 형성하는 단계로 이루어지는 반도체장치 제조시의 패턴 형성방법을 제공한다.

Description

반도체장치 제조시의 패턴 형성방법
제1도는 종래의 패턴 형성방법을 도시한 도면.
제2도는 본 발명에 의한 패턴 형성방법을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판(하지층) 2 : 식각대상층
3 : 감광막 3A : 노광된 감광막부분
10 : 마스크 11 : 마스킹층(Cr층)
12 : 반투과층
본 발명은 반도체장치 제조시의 패턴 형성방법에 관한 것으로, 특히 사진식각공정에 의해 두께가 일정하지 않은 식각대상층을 식각하여 패터닝하는 방법에 관한 것이다.
반도체의 제조에 있어서, 필요한 부분에 필요한 소정의 패턴(예컨데, 게이트, 배선, 절연막 등)을 선택적으로 형성하기 위해서 포토리소그래피(photolithography) 공정이 이용된다.
상기 포토리소그래피공정을 이용하여 패턴을 형성하는 종래의 기술을 제1도를 참조하여 다음에 설명한다.
먼저, 제1도 (a)에 도시된 바와 같이 기판(하지층)(1)상에 형성된 식각대상층(2) 위에 감광막(3)을 도포한 후, 상기 식각대상층을 원하는 패턴으로 식각하기 위한 소정의 마스크(10)을 적용하여 상기 감광막(3)을 노광시킨다. 상기 마스크(10)는 투명한 기판에 패턴구성용 재료, 예컨대 Cr층(11)등이 소정에 패턴에 따라 형성되어 이루어진 것으로, Cr층(11)이 없는 부분으로만 빛이 투과함으로써 감광막(3)을 선택적으로 노광시켜 노광된 감광막부분(3A)의 감광막을 변질시킨다.
이어서 제1도 (b)에 도시된 바와 같이 현상액을 사용하여 상기 선택적으로 노광된 감광막(3)을 현상시키면 변질된 부분만 제거되어 상기 마스크 패턴이 전사된 소정의 감광막(3)이 얻어진다.
다음에 제1도(c)에 도시된 바와 같이 상기 감광막(3)을 마스크로 이용하여 상기 식각대상층(2)을 식각한다. 반도체장치 제조에 있어서는 각기 다른 두께의 여러 층들이 적층되어 형성되므로 그 표면이 평탄하지 않다. 따라서 도시된 바와 같이 평탄하지 않은 하지층(1)상에 형성되는 상기 식각대상층(2)은 그 두께가 일정하지 않은 하지층(1)상에 형성되는 상기 식각대상층(2)은 그 두께가 일정하지 않게 된다. 따라서 상기 감광막패턴을 마스크로 이용하여 식각대상층을 식각할 때 가장 두꺼운 부분을 기준으로 하여 식각을 행한다. 식각공정을 완료한 후에는 마스크로 이용한 감광막패턴을 제거함으로써 형성하고자 한 패턴을 얻는다.
상기의 종래기술에 있어서는 감광막패턴이 열린 부분(즉, 감광막패턴이 없는 부분)의 식각대상층이 동일한 식각율에 의해 식각되기 때문에 식각대상층의 두께가 두꺼운 부분을 목표로 식각을 행하면 제1도 (c)에 도시된 바와 같이 두께가 얇은 부분의 하지층이 과도식각(4)되어 하지층(1)이 일정두께(a)만큼 식각되게 된다. 한편, 식각대상층의 두께가 얇은 부분을 목표로 식각을 행하게 되면 두꺼운 부분은 완전히 식각되지 않는 문제가 발생하게 된다.
본 발명은 이와 같은 문제를 해결하기 위한 것으로, 두께가 일정하지 않은 식각대상층을 패터닝하는 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 기판상에 상대적으로 두께가 얇은 제1영역과 상대적으로 두께가 두꺼운 제2영역으로 이루어진 식각대상층을 형성하는 단계와, 상기 식각대상층상에 감광막을 도포하는 단계, 상기 감광막을 선택적으로 노광 및 현상하여 상기 식각대상층의 제2영역상에서는 상기 식각대상층을 선택적으로 노출시키는 완전한 형태를 갖고, 상기 식각대상층의 제1영역상에서는 노광된 부분의 하부에 소정두께만큼 잔류된 형태를 갖는 소정의 감광막 패턴을 형성하는 단계, 및 상기 감광막패턴을 마스크로 이용하여 상기 식각대상층을 식각하여 소정의 패턴을 형성하는 단계로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명은 두께가 다른 동일 성질의 식각대상층을 패터닝함에 있어서, 마스크의 투과율을 다르게 하여 감광막의 노광깊이를 조절함으로써 잔여 감광막 두께를 변화시켜 두께가 일정하기 않은 식각대상층을 1회의 식각공정에 의해 식각하여 패터닝한다.
제2도에 본 발명에 의한 패턴 형성방법을 공정순서에 따라 도시하였다.
먼저, 제2도 (a)에 도시된 바와 같이 기판(하지층)(1)상에 형성된 두께가 일정하지 않은 식각대상층(2)위에 감광막(3)을 도포한 후, 상기 식각대상층을 원하는 패턴으로 식각하기 위한 소정의 마스크(10)를 적용하여 상기 감광막(3)을 노광시킨다,
이때, 상기 마스크(10)는 투명한 기판에 형성하고자 하는 패턴에 따라 패턴구성용 재료, 예컨대 Cr층(11)을 증착하여 마스킹층을 형성하여 패턴으로 형성되는 부분에는 Cr층(11)이 존재하고 제거될 부분은 빛이 투과되도록 Cr층이 존재하지 않도록 한 투과영역으로 구성하되, 상기 식각대상층(2)중 두께가 얇은 부분(A : 제1영역이라 한다)상의 감광막영역에 해당하는 마스크(10) 투과영역에는 상기 식각대상층의 두께차와 식각대상층의 식각률에 의한 감광막의 식각율 등을 고려하여 이에 상응하는 투과율을 갖는 물질로 된 반투과층(12)을 형성하여 반투과영역을 형성함으로써 부분적인 반투과 마스크(partial semi-transmission mask)를 제조한다. 이때, 상기의 부분 반투과 마스크는 상기한 바와 같이 마스킹층과 다른 별도의 물질을 이용하여 반투과영역을 형성하지 않고, 마스킹층 재료인 Cr층등의 두께를 반투과영역에서는 투과영역과 다르게 하여 형성함으로써 투과율을 조절할 수도 있다.
이와같이 부분 반투과 마스크를 이용하여 상기 감광막을 노광시키면 도시된 바와 같이 마스크의 반투과층(12)을 통해 투과된 빛에 의해 노광된 감광막영역, 즉, 식각대상층의 제1영역(A)상의 감광막(3)은 반투과층(12)에 의해 빛이 완전 투과되지 않고 반투과되므로 완전히 노광되지 않고 일정깊이까지만 노광되어 그 부분(3A)만 변질되게 되고, 식각대상층의 두께가 두꺼운 영역(B : 제2영역이라 한다)상의 감광막은 마스크의 투과영역을 통해 투과된 빛에 의해 완전히 노광되어 변질되게 된다.
이어서 제2도 (b)에 도시된 바와 같이 현상액을 사용하여 상기 선택적으로 노광된 감광막(3)을 현상시키면 변질된 부분만 제거되어 식각대상층의 제2영역(B)상의 감광막은 식각대상층을 선택적으로 노출시키는 완전한 패턴으로 형성되고, 제1영역(A)상의 감광막은 노광된 부분의 하부에 소정두께(E)만큼 감광막이 잔류하는 형태로 패턴이 형성된다.
다음에 제2도 (c)에 도시된 바와 같이 상기 감광막(3)을 마스크로 이용하여 상기 식각대상층(2)을 식각한다. 이때, 식각대상층이 제2영역의 식각이 진행되는 동안 제1영역은 초기에는 남아 있는 감광막이 느린 속도로 식각된다. 이와 같이 제1영역(A)의 감광막이 식각되는 동안 제2영역(B)의 식각대상층은 제1영역의 식각대상층 두께만큼만 남기고 식각이 이루어지도록 한다(상기한 바와 같이 식각대상층의 두께차와 식각대상층의 식각율에 대한 감광막의 식각율 등을 고려하여 그에 상응하는 투과율을 갖는 물질로 된 층으로 반투과영역을 구성함으로써 가능하게 할 수 있다).
이와같이 식각이 진행되어 제1영역상의 남아있는 감광막이 모두 식각되고, 제2영역의 식각대상층이 제1영역의 식각대상층 두께만큼 남게 되면, 즉, 제1영역과 제2영역의 식각대상층의 두께가 동일하게 되면 계속해서 식각공정을 진행하여 남아 있는 식각대상층을 식각한다. 이와 같이 식각공정을 완료한 후에는 마스크로 이용한 감광막패턴을 제거함으써 형성하고자 한 식각대상층(2)을 얻는다.
본 발명은 상기와 같이 부분 반투과 마스크를 이용함으로써 두께가 일정하지 않은 식각대상층을 그 하지층을 과도식각하거나 부분적으로 일부분을 남기거나 하는 일없이 식각하여 패터닝할 수 있다.
이상 상술한 바와 같이 본 발명에 의하면, 부분적으로 반투과층이 형성된 마스크를 이용하여 영역에 따라 투과율을 다르게 함으로써 노광 및 현상을 거쳐 형성되는 감광막패턴을 식각대상층의 두께에 따라 영역마다 다르게 변화시킴으로써 두께가 일정하지 않은 식각대상층을 1회의 사진식각공정에 의해 패터닝할 수 있게 된다.
또한 부분적으로 식각량을 다르게 할 수 있으므로 동일층에 다단계의 패턴을 형성할 수 있다.
한편, 사진공정시 단차에 의해 초점(focus)을 맞추기 어려운 경우에 부분 반투과 마스크를 이용함으로써 단차에 따른 초점심도(depth of focus)를 조절할 수 있으므로 단차로 인한 초점마진(focus margin)을 극대화시킬 수 있다.
또한, 두께가 일정하지 않은 층을 식각할 경우 발생하던 종래의 과도식각에 의한 하지층의 손상문제를 해결할 수 있다.

Claims (8)

  1. 기판상에 상대적으로 두께가 얇은 제1영역과 상대적으로 두께가 두꺼운 제2영역으로 이루어진 식각대상층을 형성하는 단계와, 상기 식각대상층상에 감광막을 도포하는 단계, 상기 감광막을 선택적으로 노광 및 현상하여 상기 식각대상층의 제2영역상에서는 상기 식각대상층을 선택적으로 노출시키는 완전한 형태를 갖고, 상기 감광막을 선택적으로 노광 및 현상하여 상기 식각대상층의 제2영역상에서는 상기 식각대층을 선택적으로 노출시키는 완전한 형태를 갖고, 상기 식각대상층의 제1영역상에서는 노광된 부분의 하부에 소정두께만큼 잔류된 형태를 갖는 소정의 감광막패턴을 형성하는 단계, 및 상기 감광막패턴을 마스크로 이용하여 상기 식각대상층을 식각하여 소정의 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체장치 제조시의 패턴 형성방법.
  2. 제1항에 있어서, 상기 감광막패턴은 부분적으로 반투과영역을 갖는 마스크를 이용한 노광 및 현상공정에 의해 형성하는 것을 특징으로 하는 반도체장치 제조시의 패턴 형성방법.
  3. 제2항에 있어서, 상기 마스크는 투명한 기판에 형성된 패턴구성을 위한 마스킹층으로 이루어진 마스킹영역과, 빛을 투과하는 투과영역, 빛을 반투과시키는 반투과영역으로 구성하는 것을 특징으로 하는 반도체장치 제조시의 패턴 형성방법.
  4. 제3항에 있어서, 상기 반투과영역은 상기 식각대상층의 제1영역상의 상기 감광막영역을 노광시키기 위해 이에 상당하는 영역임을 특징으로 하는 반도체 장치 제조시의 패턴 형성방법.
  5. 제3항에 있어서, 상기 반투과영역은 상기 마스킹층을 이루는 물질의 투과율과 다른 투과율을 갖는 물질을 상기 투명기판위에 증착하여 형성하는 것을 특징으로 하는 반도체장치 제조시의 패턴 형성방법.
  6. 제3항에 있어서, 상기 반투과영역은 상기 마스킹층을 이루는 물질을 상기 마스킹영역에 형성된 마스킹의 두께와는 다른 두께로 증착하여 형성하는 것을 특징으로 하는 반도체장치 제조시의 패턴 형성방법.
  7. 제3항에 있어서, 상기 반투과영역은 상기 식각대상층의 제1영역과 제2영역의 두께차와 식각대상층의 식각율에 대한 상기 감광막의 식각율등을 고려하여 이에 상응하는 투과율을 갖도록 형성하는 것을 특징으로 하는 반도체장치 제조시의 패턴 형성방법.
  8. 제1항에 있어서, 상기 식각대상층의 제1영역상에서 소정두께만큼 잔류된 형태를 갖는 상기 감광막패턴의 상기 잔류되는 두께는 상기 식각대상층을 식각하는 단계에서 상기 제2영역의 식각대상층의 두께가 상기 제1영역의 식각대상층 두께만큼 남을때까지 식각되는 동안 식각되어 제거될 수 있는 두께임을 특징으로 하는 반도체장치 제조시의 패턴 형성방법.
KR1019950009819A 1995-04-25 1995-04-25 반도체장치 제조시의 패턴 형성방법 KR0147468B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950009819A KR0147468B1 (ko) 1995-04-25 1995-04-25 반도체장치 제조시의 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009819A KR0147468B1 (ko) 1995-04-25 1995-04-25 반도체장치 제조시의 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR960039161A KR960039161A (ko) 1996-11-21
KR0147468B1 true KR0147468B1 (ko) 1998-11-02

Family

ID=19412932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009819A KR0147468B1 (ko) 1995-04-25 1995-04-25 반도체장치 제조시의 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR0147468B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114488703B (zh) * 2021-12-10 2024-04-12 武汉新芯集成电路制造有限公司 刻蚀方案的确定方法、测试掩模板以及刻蚀系统

Also Published As

Publication number Publication date
KR960039161A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
US5900337A (en) Phase shift mask and method for fabricating the same
KR100295049B1 (ko) 위상반전마스크제조방법
KR0147468B1 (ko) 반도체장치 제조시의 패턴 형성방법
JP4091150B2 (ja) 位相シフトマスク及びその製造方法
US5597666A (en) Method for fabrication of a mask
US7100322B2 (en) Method of manufacturing an alternating phase shift mask
US6737200B2 (en) Method for aligning a contact or a line to adjacent phase-shifter on a mask
US5551584A (en) Method of producing lambda/4-shifted diffraction grating
KR0138066B1 (ko) 위상반전마스크 제작 방법
KR100226738B1 (ko) 마스크의 제조 방법
KR0130168B1 (ko) 미세 패턴 형성방법
KR100314743B1 (ko) 반도체소자의위상반전마스크제조방법
KR0126878B1 (ko) 크롬마스크를 이용한 하프-톤 마스크 제작방법
KR100567874B1 (ko) 반도체 소자의 패터닝 방법
KR960011465B1 (ko) 반도체 제조용 위상반전 마스크 제조방법
KR100505421B1 (ko) 반도체 소자의 패턴 형성 방법
KR100480811B1 (ko) 노광 마스크 및 그를 이용한 노광 방법
KR920003811B1 (ko) 레지스트의 이중 도포에 의한 이중 노광방법
KR19990065144A (ko) 반도체 소자의 투과율 조절 마스크 제조 방법
KR960000184B1 (ko) 자동 배치형 위상반전마스크 제조 방법
KR960000183B1 (ko) 크롬막이 부가된 위상반전마스크 및 그 제조 방법
KR20030032179A (ko) 레지스트 패턴의 형성방법
KR0127660B1 (ko) 반도체 소자의 위상반전 마스크 제조방법
JPH07159969A (ja) 位相シフトマスクおよびその製造方法
KR0185785B1 (ko) 위상반전 마스크의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee