DE4320033A1 - Verfahren zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung - Google Patents

Verfahren zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung

Info

Publication number
DE4320033A1
DE4320033A1 DE4320033A DE4320033A DE4320033A1 DE 4320033 A1 DE4320033 A1 DE 4320033A1 DE 4320033 A DE4320033 A DE 4320033A DE 4320033 A DE4320033 A DE 4320033A DE 4320033 A1 DE4320033 A1 DE 4320033A1
Authority
DE
Germany
Prior art keywords
film
pattern
photoresist
metal
reflection film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4320033A
Other languages
English (en)
Other versions
DE4320033B4 (de
Inventor
Hoon Hur
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4320033A1 publication Critical patent/DE4320033A1/de
Application granted granted Critical
Publication of DE4320033B4 publication Critical patent/DE4320033B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren gemäß dem Ober­ begriff des Patentanspruchs 1 zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung, und insbesondere auf ein solches Verfahren, mit dem sich verhindern läßt, daß Kerben bzw. Ausnehmungen in einem Fotoresistmuster infolge von Lichtreflexionen am Metallfilm bei Vornahme einer Belichtung in einem fotolithographischen Prozeß entste­ hen.
Bei der Herstellung einer Halbleitereinrichtung wird üblicherweise ein fo­ tolithographischer Prozeß durchgeführt, um ein gewünschtes Muster ei­ ner Halbleiterschaltung unter Verwendung eines Fotoresists auf einen Wafer aufzudrucken.
Dieser Prozeß wird nachfolgend näher erläutert.
Zuerst wird ein Wafer mit Fotoresist bedeckt. Auf der Fotoresistoberfläche kommt eine Maske zu liegen, die ein gewünschtes Muster aufweist. An­ schließend wird der auf dem Wafer gebildete Fotoresist einem Belich­ tungsprozeß unterworfen und sodann einem Entwicklungsprozeß, um auf dem Wafer dasselbe Fotoresistmuster zu erhalten, wie es in der Maske vor­ handen war.
Bei der Herstellung von Mustern in einer Halbleitereinrichtung mit Hilfe des oben beschriebenen fotolithographischen Prozesses läßt sich eine mi­ nimale Mustergröße erzielen, die im Submicron-Bereich liegt, z. B. unter­ halb von 0,5 µm ( 0,5 µm). Durch derart geringe Mustergrößen läßt sich ein hoher Integrationsgrad bei der Halbleitereinrichtung erreichen.
Es treten allerdings Probleme auf, wenn ein Fotoresist verwendet wird, der nur aus einer einzigen Schicht besteht.
Insbesondere wird ein sogenanntes Kerb- bzw. Stufenphänomen beobach­ tet, das im Bereich des Fotoresistmusters auftritt und durch am Substrat reflektiertes Licht verursacht wird. Ein Näherungseffekt ergibt sich durch eine Profildifferenz eines definierten Fotoresistmusters zwischen einem Bereich mit hoher Musterdichte und einem Bereich mit niedriger Muster­ dichte. Ferner werden Einschnürungen und Brücken infolge von unter­ schiedlichen Fokusdicken erhalten, wenn größere Schrittdifferenzen auf­ treten.
Ein Verhältnis von Höhe zu Breite in Verbindung mit dem definierten Foto­ resistmuster liegt ebenfalls im Submicron-Bereich, also bei 0,5 µm, so daß dieses Verhältnis ebenfalls ansteigt, wenn die minimale Mustergröße reduziert wird. Aus diesem Grunde wird ein Abschälphänomen bei Wahl derartiger Verhältnisse beobachtet, wenn ein Naßentwicklungsprozeß durchgeführt wird.
Die Fig. 1 zeigt einen Prozeß zur Bildung eines Metallmusters bei der Her­ stellung einer Halbleitereinrichtung, wobei ein fotolithographischer Pro­ zeß zum Einsatz kommt und das Metallmuster dazu verwendet wird, Ele­ mente der Halbleitereinrichtung miteinander zu verbinden.
Zunächst wird ein Metallfilm 12 auf ein Halbleitersubstrat 11 aufge­ bracht, wie die Fig. 1a zeigt, und zwar durch ein CVD-Verfahren (Chemi­ cal-Vopour-Deposition-Verfahren). Sodann wird auf den Metallfilm 12 ge­ mäß Fig. 1b ein Fotoresistfilm 13 aufgetragen.
Danach wird eine Maske 14 mit einem gewünschten Muster auf die Ober­ fläche des Fotoresistfilms 13 gelegt, der auf dem Metallfilm 12 liegt, wie Fig. 1c erkennen läßt.
Schließlich wird der Fotoresistfilm 13 belichtet und entwickelt, und zwar in dieser Reihenfolge, nachdem die Maske 14 auf dem Fotoresistfilm 13 ausgerichtet worden ist, um das Fotoresistmuster 13-1 gemäß Fig. 1d zu erhalten. In einem nachfolgenden Verfahrensschritt wird der Metallfilm 12 anisotrop geätzt, und zwar unter Verwendung des Fotoresistmusters 13-1 als Ätzmaske. Dadurch wird ein Metallfilmmuster 12-1 gemäß Fig. 1e er­ halten. Die verbleibende Fotoresistschicht ist vorher abgetragen worden.
Die oben beschriebene Bildung des Metallmusters ist jedoch nicht pro­ blemfrei.
Zum einen gelangt während des Belichtungsprozesses Licht in denjenigen Bereich 13-2 des Fotoresists 13, der im nachfolgenden Entwicklungspro­ zeß entfernt werden soll, während andererseits das zur Belichtung dienen­ de Licht diffus reflektiert wird, und zwar in Richtung des Fotoresistmu­ sters 13-1, das im nachfolgenden Entwicklungsprozeß stehenbleiben soll und zur Bildung des Metallfilms 12 dient, wie die Fig. 1c erkennen läßt.
Im Ergebnis wird also das Fotoresistmuster 13-1 durch diffus reflektiertes Licht bestrahlt, das aus dem Bereich 13-2 kommt, wodurch sich im Fotore­ sistmuster 13-1 Kerben bzw. Ausnehmungen, und dergleichen, bilden.
Üblicherweise wird eine Antireflexionsbeschichtung (ARC - Anti-Reflec­ ting Coating) verwendet, um diesem Problem entgegenzuwirken, wenn zur Bildung eines Metallmusters ein fotolithographischer Prozeß ausgeführt wird. Für die Antireflexionsbeschichtung kann anorganisches Material zum Einsatz kommen, welches die Lichtreflexion am Metallfilm reduziert, der unterhalb des Fotoresistmusters liegt, oder ein organisches Material, das z. B. ein Polymer oder dergleichen ist.
Die Fig. 2a bis 2c erläutern einen Prozeß, bei dem ein Metallmuster un­ ter Verwendung einer anorganischen Antireflexionsbeschichtung herge­ stellt wird.
Gemäß Fig. 2a wird zunächst auf die Oberfläche eines Halbleitersub­ strats 21 ein Metallfilm 22 aufgebracht, und zwar mit Hilfe eines CVD-Ver­ fahrens. Wie bereits erwähnt, wird beim Belichtungsvorgang Licht am Me­ tallfilm reflektiert, was zu dem genannten Kerbphänomen im Bereich des Fotoresistmusters führt.
Um dies zu verhindern, wird in einem weiteren Schritt auf den Metallfilm 22 ein ARC-Film 23 mit vorbestimmter Dicke aufgebracht, also eine Anti­ reflexionsbeschichtung, die z. B. aus TiN, Si3N4 oder aus TiW bestehen kann.
Schließlich wird ein Fotoresistfilm 24 auf den ARC-Film 23 aufgebracht, wie die Fig. 2b erkennen läßt. Dieser Fotoresistfilm 24 wird einem fotoli­ thographischem Prozeß unterworfen und anschließend einem Ätzprozeß unter Verwendung einer ein Muster enthaltenden Maske, um auf diese Weise ein Fotoresistmuster 24-1 zu erhalten, wie die Fig. 2c zeigt.
Danach werden, was in der Zeichnung nicht dargestellt ist, der ARC-Film 23 und der Metallfilm 22 geätzt, und zwar unter Verwendung des Fotore­ sistmusters 24-1 als Ätzmaske, um ein ARC-Filmmuster und ein Metall­ filmmuster zu bilden. Sodann wird das verbleibend ARC-Filmmuster ent­ fernt, so daß nur noch das gewünschte Metallfilmmuster vorliegt.
Wie bereits oben erwähnt, wird bei der Bildung eines Metallmusterfilms unter Verwendung eines ARC-Films der Vorteil erzielt, daß sich keine Ker­ ben bzw. Ausnehmungen mehr im Fotoresistmuster 24-1 bilden können, das nach dem Entwicklungsprozeß stehenbleibt, da der ARC-Film 23 die diffuse Reflexion des Lichts reduziert, das in den Bereich 24-2 des Fotore­ sistfilms 24 einfällt, der mit dem Entwicklungsprozeß beseitigt wird. Insofern ergibt sich hier ein Unterschied zu dem in den Fig. 1a bis 1e be­ schriebenen Verfahren.
Allerdings muß dafür der Nachteil in Kauf genommen werden, daß der ARC-Film 23 auf dem Metallfilm 22 mit exakter Dicke hergestellt werden muß, um die Lichtreflexion zu beseitigen oder sie vorzugsweise so zu steu­ ern, daß ein bestimmter Reflexionsgrad erzielt wird.
Ganz beseitigen läßt sich die Lichtreflexion allerdings nicht, da das reflek­ tierte Licht eine konstante Reflexionsrichtung aufweist und darüber hin­ aus Licht am ARC-Film 23 reflektiert wird, der unterhalb des Fotoresist­ films 24-2 liegt, der bei Durchführung des Entwicklungsprozesses ent­ fernt wird.
Deswegen kann nach wie vor das oben erwähnte Problem der Bildung von Kerben bzw. Ausnehmungen auftreten, obwohl ein ARC-Film 23 auf dem Metallfilm 22 liegt.
Der Erfindung liegt die Aufgabe zugrunde, die oben erwähnten Nachteile zu vermeiden und ein Verfahren zur Bildung eines Metallmusterfilms bei der Herstellung einer Halbleitereinrichtung anzugeben, durch das das oben erwähnte Kerb- bzw. Rißbildungsphänomen im Fotoresistmuster noch weiter verringert werden kann.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patent­ anspruchs 1 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Ein Verfahren nach der Erfindung zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung zeichnet sich durch folgende Ver­ fahrensschritte aus:
  • - Bildung eines Metallfilms auf einem Halbleitersubstrat,
  • - Bildung eines porösen Antireflexionsfilms auf dem Metallfilm,
  • - Bildung eines Fotoresistfilms auf dem porösen Antireflexionsfilm,
  • - der Fotoresistfilm wird einem fotolithographischen Prozeß unterwor­ fen, um ein Fotoresistmuster zu erhalten,
  • - der Antireflexionsfilm und der Metallfilm werden unter Verwendung des Fotoresistmusters als Ätzmaske durch Ätzung strukturiert, um ein Antireflexionsfilmmuster und ein Metallfilmmuster zu erhalten, und
  • - es wird das Antireflexionsfilmmuster entfernt, so daß nur das Metall­ filmmuster verbleibt.
Vorzugsweise kann als Antireflexionsfilm (ARC-Film bzw. Anti-Reflection- Coating-Film) ein poröses Oxid bei niedriger Temperatur auf dem Metall­ film gebildet werden. Der Antireflexionsfilm (ARC-Film) kann z. B. aus O3 TEOS hergestellt sein.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung nä­ her beschrieben. Es zeigen:
Fig. 1a bis 1e Darstellungen zur Erläuterung eines konventionellen Verfahrens zur Herstellung eines Metallfilmmusters,
Fig. 2a bis 2c Darstellungen zur Erläuterung eines weiteren konven­ tionellen Verfahrens zur Herstellung eines Metallfilmmusters unter Ein­ satz eines Antireflexionsbeschichtungs-Prozesses, und
Fig. 3a bis 3c Querschnittsdarstellungen zur Erläuterung eines erfin­ dungsgemäßen Verfahrens zur Bildung eines Metallmusters bei der Her­ stellung einer Halbleitereinrichtung.
Die Fig. 3a bis 3c zeigen ein verbessertes Verfahren zur Bildung eines Metallmusters unter Verwendung eines porösen ARC-Films.
Entsprechend der Fig. 3a wird ein Metallfilm 32 auf der Oberfläche eines Halbleitersubstrats 31 gebildet, und zwar unter Einsatz eines CVD-Ver­ fahrens (Chemical-Vopour-Deposition-Verfahren). Anschließend wird auf den Metallfilm 32 bei niedriger Temperatur ein ARC-Film 33 bzw. Antire­ flexionsfilm aufgebracht, der aus porösem Material besteht, vorzugsweise aus porösem Oxid, z. B. aus O3 TEOS.
In einem nächsten Verfahrensschritt wird ein Fotoresistfilm 34 auf den ARC-Film 33 niedergeschlagen, wie die Fig. 3b erkennen läßt. Sodann wird der Fotoresistfilm 34 einem fotolithographischen Prozeß unterwor­ fen, wobei eine Maske mit einem vorbestimmten Muster zum Einsatz kommt, um auf diese Weise ein Fotoresistmuster 34-1 zu erzeugen, das in Fig. 3c zu erkennen ist.
Schließlich werden, was in der Zeichnung nicht dargestellt ist, der Metall­ film 32 und der ARC-Film 33 strukturiert bzw. weggeätzt, und zwar unter Verwendung des verbleibenden Fotoresistmusters 34-1 als Ätzmaske, wo­ nach der verbleibende ARC-Film 33 entfernt wird, um den gewünschten Metallmusterfilm zu erhalten.
Da nach der Erfindung als Material für den ARC-Film 33 ein poröses Mate­ rial bzw. ein poröses Oxid zum Einsatz kommt, weist die Oberfläche des ARC-Films 33 eine zerklüftete bzw. rauhe Struktur auf, wie in Fig. 3b ein­ gezeichnet ist. Entsprechend der Fig. 3b wird somit das Licht diffuser re­ flektiert, besitzt also nicht mehr so eine starke Richtwirkung, und zwar an derjenigen Oberfläche des ARC-Films 33, die sich unterhalb des Teils 34-2 des Fotoresists befindet, der im Entwicklungsprozeß später entfernt wird. Im Vergleich zum Verfahren nach Fig. 2 erfolgt also erfindungsgemäß ei­ ne stärkere Zerstreuung des Lichts an der Oberfläche des ARC-Films 33, so daß keine Vorzugsrichtung mehr vorhanden ist.
Die am ARC-Film 33 ohne Vorzugsrichtung reflektierten Lichtstrahlen be­ einflussen sich gegenseitig so, daß diejenigen Lichtkomponenten, die im Fotoresistmuster die oben erwähnten Kerben bzw. Ausnehmungen verur­ sachen, im wesentlichen beseitigt werden.
Entsprechend der vorliegenden Erfindung wird ein ARC-Film 33 als Anti­ reflexionsfilm verwendet, dessen morphologischer Zustand bzw. Oberflä­ chenzustand ein poröser Zustand ist, wobei der ARC-Film 33 aus anorganischem Material hergestellt ist. An diesem Film erfolgt somit eine Lichtstreuung, die keine Vorzugsrichtung aufweist, so daß es möglich ist, das Phänomen der Bildung von Kerben bzw. Ausnehmungen im Fotoresist­ muster zu verhindern.

Claims (3)

1. Verfahren zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung, gekennzeichnet durch folgende Schritte:
  • - Bildung eines Metallfilms (32) auf einem Halbleitersubstrat (31),
  • - Bildung eines porösen Antireflexionsfilms (33) auf dem Metallfilm (32),
  • - Bildung eines Fotoresistfilms (34) auf dem porösen Antireflexionsfilm (33),
  • - der Fotoresistfilm (34) wird einem fotolithographischen Prozeß un­ terworfen, um ein Fotoresistmuster (34-1, 34-2) zu erhalten,
  • - der Antireflexionsfilm (33) und der Metallfilm (32) werden unter Ver­ wendung des Fotoresistmusters als Ätzmaske strukturiert, um ein Antire­ flexionsfilmmuster und ein Metallfilmmuster zu erhalten, und
  • - es wird das Antireflexionsfilmmuster entfernt, so daß nur das Metall­ filmmuster verbleibt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Antireflexionsfilm (33) (ARC-Film) ein poröses Oxid bei niedriger Temperatur auf dem Metallfilm (32) gebildet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der An­ tireflexionsfilm (33) aus O3 TEOS hergestellt ist.
DE4320033A 1992-06-17 1993-06-17 Verfahren zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung Expired - Fee Related DE4320033B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019920010484A KR950007478B1 (ko) 1992-06-17 1992-06-17 메탈 마스크 공정시 광반사 감소방법
KR10484/92 1992-06-17

Publications (2)

Publication Number Publication Date
DE4320033A1 true DE4320033A1 (de) 1993-12-23
DE4320033B4 DE4320033B4 (de) 2005-05-12

Family

ID=19334793

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4320033A Expired - Fee Related DE4320033B4 (de) 1992-06-17 1993-06-17 Verfahren zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung

Country Status (4)

Country Link
US (1) US5670298A (de)
JP (1) JP3306678B2 (de)
KR (1) KR950007478B1 (de)
DE (1) DE4320033B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851464A1 (de) * 1996-12-27 1998-07-01 France Telecom Anti-reflektierende Behandlung von reflektierenden Oberflächen
DE10324050A1 (de) * 2003-05-27 2004-12-30 Infineon Technologies Ag Schichtstapel und Verfahren zur Herstellung eines Schichtstapels
DE10339988A1 (de) * 2003-08-29 2005-03-31 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer TEOS-Deckschicht bei geringer Temperatur und reduzierter Abscheiderate
EP1691410A2 (de) * 2005-02-15 2006-08-16 Air Products and Chemicals, Inc. Verfahren zum Definieren einer Struktur auf einem Substrat

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705301A (en) * 1996-02-27 1998-01-06 Lsi Logic Corporation Performing optical proximity correction with the aid of design rule checkers
US6451706B1 (en) * 1996-06-03 2002-09-17 Chartered Semiconductor Manufacturing Ltd. Attenuation of reflecting lights by surface treatment
KR100436131B1 (ko) * 1996-12-20 2004-08-25 주식회사 하이닉스반도체 반도체소자의미세패턴형성방법
US6282696B1 (en) 1997-08-15 2001-08-28 Lsi Logic Corporation Performing optical proximity correction with the aid of design rule checkers
US6426131B1 (en) 1998-08-24 2002-07-30 Lsi Logic Corporation Off-axis pupil aperture and method for making the same
US6169029B1 (en) * 1999-05-03 2001-01-02 Winband Electronics Corp. Method of solving metal stringer problem which is induced by the product of tin and organic ARC reaction
WO2002039187A1 (fr) * 2000-11-08 2002-05-16 Jsr Corporation Compositions pour film sub-resist et leurs procedes de preparation, et films sub-resist et leurs procedes de production
US6777829B2 (en) 2002-03-13 2004-08-17 Celis Semiconductor Corporation Rectifier utilizing a grounded antenna
KR101148918B1 (ko) * 2003-04-17 2012-05-22 닛산 가가쿠 고교 가부시키 가이샤 다공질 하층막 및 다공질 하층막을 형성하기 위한 하층막형성 조성물
US7384727B2 (en) * 2003-06-26 2008-06-10 Micron Technology, Inc. Semiconductor processing patterning methods
US7115532B2 (en) * 2003-09-05 2006-10-03 Micron Technolgoy, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
US6969677B2 (en) * 2003-10-20 2005-11-29 Micron Technology, Inc. Methods of forming conductive metal silicides by reaction of metal with silicon
US7026243B2 (en) * 2003-10-20 2006-04-11 Micron Technology, Inc. Methods of forming conductive material silicides by reaction of metal with silicon
KR20050040275A (ko) * 2003-10-28 2005-05-03 삼성전자주식회사 절연막 형성용 조성물 및 이를 이용한 절연막 또는 절연막패턴의 형성방법
US7153769B2 (en) * 2004-04-08 2006-12-26 Micron Technology, Inc. Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon
US7119031B2 (en) * 2004-06-28 2006-10-10 Micron Technology, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
US7241705B2 (en) * 2004-09-01 2007-07-10 Micron Technology, Inc. Methods of forming conductive contacts to source/drain regions and methods of forming local interconnects
ATE527702T1 (de) * 2008-01-16 2011-10-15 Nxp Bv Mehrschichtige struktur mit einer phasenwechselmaterialschicht und verfahren zu ihrer herstellung
US7541277B1 (en) 2008-04-30 2009-06-02 International Business Machines Corporation Stress relaxation, selective nitride phase removal
JP2013030582A (ja) 2011-07-28 2013-02-07 Elpida Memory Inc 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933304A (en) * 1988-11-03 1990-06-12 Sgs-Thomson Microelectronics, Inc. Method for reducing the surface reflectance of a metal layer during semiconductor processing
JPH04165612A (ja) * 1990-10-30 1992-06-11 Nec Corp パターン形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4820611A (en) * 1987-04-24 1989-04-11 Advanced Micro Devices, Inc. Titanium nitride as an antireflection coating on highly reflective layers for photolithography
US5068207A (en) * 1990-04-30 1991-11-26 At&T Bell Laboratories Method for producing a planar surface in integrated circuit manufacturing
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
US5286608A (en) * 1992-05-18 1994-02-15 Industrial Technology Research Institute TiOx as an anti-reflection coating for metal lithography

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933304A (en) * 1988-11-03 1990-06-12 Sgs-Thomson Microelectronics, Inc. Method for reducing the surface reflectance of a metal layer during semiconductor processing
JPH04165612A (ja) * 1990-10-30 1992-06-11 Nec Corp パターン形成方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
ENDO, O. and SUGIMOTO, K.: Formation of SiO626 Films by CVD using TEOS-O636 System and Evaluation of Corrosion Resistances of the Films. In: Journal of the Japan Institute of Metals, Sept. 1991, Vol.55, No.9, S.957-961 *
HORN,Mark W.: Antireflection Layers and Planariza-ton for Microlithography. In: Solid State Techno- logy, Nov. 1991, H.11, S.57-62 *
JP 4165612 A., In: Patents Abstracts of Japan, E-1270, Sept. 28, 1992, Vol.16, No.465 *
YOLDAS,B.E. and PARTLOW, D.P.: Formation of broad band antireflective coatings on fused silica for high power laser applications. In: Thin Solid Films, 129, 1985, No.1-2, S.1-14 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851464A1 (de) * 1996-12-27 1998-07-01 France Telecom Anti-reflektierende Behandlung von reflektierenden Oberflächen
FR2758003A1 (fr) * 1996-12-27 1998-07-03 France Telecom Traitement anti-reflet de surfaces reflectives
DE10324050A1 (de) * 2003-05-27 2004-12-30 Infineon Technologies Ag Schichtstapel und Verfahren zur Herstellung eines Schichtstapels
DE10339988A1 (de) * 2003-08-29 2005-03-31 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer TEOS-Deckschicht bei geringer Temperatur und reduzierter Abscheiderate
DE10339988B4 (de) * 2003-08-29 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer antireflektierenden Schicht
EP1691410A2 (de) * 2005-02-15 2006-08-16 Air Products and Chemicals, Inc. Verfahren zum Definieren einer Struktur auf einem Substrat
EP1691410A3 (de) * 2005-02-15 2009-09-30 Air Products and Chemicals, Inc. Verfahren zum Definieren einer Struktur auf einem Substrat

Also Published As

Publication number Publication date
JP3306678B2 (ja) 2002-07-24
KR950007478B1 (ko) 1995-07-11
DE4320033B4 (de) 2005-05-12
US5670298A (en) 1997-09-23
KR940001266A (ko) 1994-01-11
JPH06216024A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
DE4320033A1 (de) Verfahren zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung
DE69226133T2 (de) Verbindungsstruktur einer Halbleiteranordnung und ein Herstellungsverfahren dafür
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE4231312C2 (de) Antireflexschicht und Verfahren zur lithografischen Strukturierung einer Schicht
DE69132359T2 (de) Methode zur Herstellung eines Feldoxyds für Halbleiter
DE69515788T2 (de) Ein-Lagenresist Abhebeverfahren zur Erzeugung eines Musters auf einem Träger
DE19525745A1 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE4138999C2 (de) Belichtungsverfahren für die Herstellung einer Halbleitervorrichtung
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE10252337A1 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE19938072A1 (de) Verfahren zum selbstjustierenden Herstellen von zusätzlichen Strukturen auf Substraten mit vorhandenen ersten Strukturen
DE69419186T2 (de) Verfahren zur Ätzung eines halbleitenden Substrats
DE19603450B4 (de) Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE69724980T2 (de) Leitende schicht mit antireflexionsoberfläche
DE19838847B4 (de) Verfahren zum Vermindern der Intensität von während des Prozesses der Photolithographie auftretenden reflektierten Strahlen
DE3856441T2 (de) Methode zur Erzeugung eines feinen Musters
DE69416808T2 (de) Verfahren zur Herstellung einer mehrschichtigen Halbleitervorrichtung
DE4442648C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung unter Verwendung einer Anti-Reflexionsschicht
DE10227211A1 (de) Kontrastreiche Lithographiejustiermarken zur Halbleiterherstellung
DE10062660B4 (de) Verfahren zur Herstellung einer Siliciumoxynitrid-ARC-Schicht über einer Halbleiterstruktur
DE10334406A1 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE60102376T2 (de) Verfahren zur herstellung einer schicht in einem integrierten schaltkreis mit feinen und breiten strukturen
DE10306310B4 (de) Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N2-Implantierung
DE3234066A1 (de) Verfahren zur bildung eines musters aus einem duennen film mit metallischem glanz auf einem substrat

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee