DE60102376T2 - Verfahren zur herstellung einer schicht in einem integrierten schaltkreis mit feinen und breiten strukturen - Google Patents

Verfahren zur herstellung einer schicht in einem integrierten schaltkreis mit feinen und breiten strukturen Download PDF

Info

Publication number
DE60102376T2
DE60102376T2 DE60102376T DE60102376T DE60102376T2 DE 60102376 T2 DE60102376 T2 DE 60102376T2 DE 60102376 T DE60102376 T DE 60102376T DE 60102376 T DE60102376 T DE 60102376T DE 60102376 T2 DE60102376 T2 DE 60102376T2
Authority
DE
Germany
Prior art keywords
mask
layer
exposed
structures
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60102376T
Other languages
English (en)
Other versions
DE60102376D1 (de
Inventor
Simon Deleonibus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Application granted granted Critical
Publication of DE60102376D1 publication Critical patent/DE60102376D1/de
Publication of DE60102376T2 publication Critical patent/DE60102376T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

  • Aufgabe dieser Erfindung ist ein Verfahren zur Erzeugung einer Stufe einer gedruckten Schaltung, auf der feine und grobe Strukturen bzw. Muster koexistieren, insbesondere von Halbleitern.
  • Es ist bekannt, Halbleiterschichten zu ätzen, um nur isolierte Strukturen bestehen zu lassen, die Teil der integrierten Schaltung bilden. Man erreicht dies insbesondere durch Ablagerung einer harten Maske auf die Halbleiterschicht, die anschließend an den zu ätzenden Abschnitten so entfernt wird, dass die vor dem Ätzvorgang zu schützenden Strukturen verschont bleiben. Allgemein wird ein weiterer Ätzschritt vorgenommen, um die Maske an unbrauchbaren Stellen zu entfernen, nachdem auf die Maskenteile, die geschützt werden müssen, Harz aufgebracht wurde. Das Harz wird in einer kontinuierlichen Schicht aufgebracht, die freiliegt, das heißt, Bedingungen unterworfen, die sie sensibilisieren, und zwar entweder an den zu schützenden Teilen der Maske oder an anderen Teilen, je nachdem, ob es sich um ein sogenanntes "negatives" oder "positives" Harz handelt. Bei einem Entwicklungsschritt des Harzes wird dieses anschließend an anderen als den zu schützenden Teilen der Maske entfernt. Schließlich wird der Rest des Harzes entfernt, wenn die Maske geätzt worden ist.
  • Es bestehen zwei Hauptverfahren zum Freilegen des Harzes: die Bestrahlungen, insbesondere Lichtbestrahlungen mit Ultraviolettstrahlen oder Röntgenstrahlen, sowie Teilchenbeschießungen, insbesondere mit Elektronen oder auch Ionen etc., die oft durch Abtasten mit einem Lichtbündel erfolgen. Je nach ihrer Zusammensetzung sind die Harze in der Praxis gegenüber dem einen oder anderen dieser Verfahren empfindlich. Die Bestrahlungen ermöglichen das Freilegen des Harzes auf kollektive Weise und somit die Aufbringung der Strukturen bzw. Muster in einem Gang. Demgegenüber ist festzustellen, dass sie es nicht gestatten, danach Halbleiterstrukturen mit großer dimensionaler Präzision zu erhalten, was sie ungeeignet macht, wenn die hervorzuhebenden Strukturen fein sind, da die Unsicherheiten dabei übermäßig stark werden.
  • Die Beschießungen mit Teilchen ermöglichen hingegen die Realisierung von Strukturen mit hoher Präzision, legen aber das Harz nur langsam frei, wobei das Lichtbündel bzw. der Lichtstrahl über der gesamten zu belichtenden bzw. freizulegenden Oberfläche verschoben werden muss. Wenn die groben und feinen Strukturen koexistieren, führt der allgemeine Einsatz der Teilchenbeschießung, der durch das Vorhandensein feiner Strukturen notwendig wurde, zu übermäßig langen Herstellungszeiten.
  • Es ist daher nützlich, auf diesem technischen Gebiet die gemeinsame Verwendung von Bestrahlungen und Teilchenbeschießungen zu ermöglichen, um jeweils grobe und feine Muster bzw. Strukturen (typischerweise von jeweils 100nm und 20nm Breite) der gedruckten Schaltung zu bilden, ohne dass die Anwendung der Strahlung eine schädigende Auswirkung auf die Bildung von feinen Motiven hat, und wobei die Teilchenbeschießung für feine Strukturen reserviert wird, um die Herstellungszeit der Stufe nicht mehr als nötig zu verlängern.
  • Ein Artikel von Tedesco u.a. "Resist process of hybrid (electro-beam / Jeep ultraviolet) lithography", erschienen im Journal of Vacuum Science and Technology, B16(6), November-Dezember 1998, S. 3676-3683, erwähnt die Möglichkeit der Verwendung eines "gemischten" Harzes, das gleichzeitig den Strahlungen und den Teilchenstrahlen ausgesetzt werden kann; Solche Harze sind jedoch weder für das eine noch für das andere Belichtungs- bzw. Freilegungsverfahren optimal.
  • Die Verwendung von harten Masken anstelle des Harzes ist ebenfalls vorgeschlagen worden, um das Ätzen von feinen Strukturen mit Präzision zu ermöglichen; die Harze bleiben aber in der Anwendung am bequemsten.
  • Das Patent EP-A-O 779 565 betrifft ein Verfahren zur Herstellung einer Strukturen enthaltende Stufe einer gedruckten Schaltung, insbesondere Halbleiterstrukturen, von denen erste Breiten über einem Schwellenwert aufweisen, und von denen zweite unter dem Schwellenwert liegende Breiten aufweisen, wobei das Verfahren darin besteht, eine Materialschicht mit Strukturen auf einen Träger aufzubringen, eine Maske auf die Materialschicht der Strukturen aufzubringen und dann eine obere Schicht auf die Maske aufzubringen, ein erstes Harz, das belichtet und entwickelt wird, wobei es nur auf den ersten noch zu bildenden Strukturen besteht, die obere Schicht zu ätzen, das erste Harz zu eliminieren, ein zweites Harz aufzubringen, das belichtet und entwickelt wird, wobei es auf den noch zu bildenden zweiten Strukturen besteht, die Maske dort, wo sie in Erscheinung tritt, zu ätzen, die Materialschicht der Strukturen zu ätzen, wobei so die ersten und zweiten Strukturen dort, wo sie in Erscheinung treten, gebildet werden, und das zweite Harz zu entfernen.
  • Bestimmte erste Strukturen können mit bestimmten zweiten Strukturen zusammengefügt sein bzw. werden. Je nachdem, was bereits freigelegt bzw. belichtet wurde, wird das erste Harz im allgemeinen durch ein Belichtung mit Strahlung sensibilisiert, und das zweite Harz wird durch eine Belichtung mit Teilchenbeschießung sensibilisiert. Bevor im ersten Fall das Ätzen der oberen Schicht vorgenommen wird, und im zweiten Fall das Ätzen der Strukturmaterialschicht vorgenommen wird, wird das belichtete Harz entwickelt.
  • Die obere Schicht besteht vorteilhafterweise aus dem Material der Strukturen und wird vollständig entfernt, wenn die Strukturmaterialschicht geätzt wird.
  • Es ist vorgesehen, ein Verfahren wie das des Patents EP-A-O 779 556 durch Schritte zu perfektionieren, die darin bestehen, die Maske dort, wo sie nach Ätzen der oberen Schicht in Erscheinung tritt, zu ätzen, anschließend eine zweite Maske aufzubringen, nachdem das erste Harz entfernt worden ist, und die zweite Maske dort, wo sie nach dem Aufbringen des zweiten Harzes in Erscheinung tritt, zu ätzen.
  • Die zweite Maske kann nämlich um die Relikte der auf die Strukturmaterialschicht aufgebrachten ersten Maske Flanken bilden, und diese Flanken bleiben bestehen, bis die Strukturmaterialschicht geätzt ist.
  • Ein besonderer Effekt dieses Verfahrens besteht darin, dass die ersten Strukturen mit einer verbreiterten Basis unter den Flanken der zweiten Maske gebildet werden können, was von Vorteil ist, wenn diese Strukturen MOS-Transistoren sind.
  • Ein weiterer Effekt besteht darin, dass die Flanken die Größe bzw. Breite der groben Strukturen aufrechterhalten, indem sie sie vor lateralen Attacken bewahren, die sie bei Ätzen der Strukturmaterialschicht schrumpfen gelassen hätten.
  • Die Erfindung wird in näheren Einzelheiten anhand von praktischen Ausführungsbeispielen beschrieben, die in nicht einschränkender Weise in den folgenden Figuren dargestellt sind:
  • – die 1A bis 1F sind Schritte der Abwicklung eines allgemeinen Verfahrens zur Erzeugung von groben und feinen Strukturen, welche die Erfindung nicht behandelt,
  • – die 2A und 2B sind zwei Ansichten typischer aufgebrachter Strukturen,
  • – und die 3A und 3E stellen die Abwicklung eines charakteristischen Verfahrens der Erfindung dar.
  • In 1A ist auf ein Substrat bzw, auf einen Träger 1, der aus einer Sperrschicht aus Siliziumoxid (SiO2) bestehen kann, eine Halbleiterschicht 2, die aus polykristallinem Silizium oder Siliziumnitrid bestehen kann, und in die Strukturen eines Halbleitergitters einzuätzen sind, aufgebracht worden, wobei eine harte Maske 3, die aus Siliziumoxid bestehen kann, auf die Halbleiterschicht 2 aufgebracht wurde, und eine obere Halbleiterschicht 4, die eventuell die gleiche Zusammensetzung wie die Schicht 2 aufweisen kann, auf die harte Maske 3 aufgebracht worden ist.
  • Anschließend wird, wie 1B zeigt, gegenüber Strahlungen 5 empfindliches Harz aufgebracht, gewichtet und entwickelt, indem es auf den Teilen der oberen Schicht 4 bestehen bleibt, welche über die in der Halbleiterschicht 2 zu ätzenden groben Strukturen hinausgehen.
  • Eine erste Ätzung der oberen Schicht 4 wird dabei gemäß 1C außer an denjenigen Stellen vorgenommen, an denen sie von dem gegenüber Strahlungen 5 empfindlichen Harz bedeckt ist.
  • Das gegenüber Strahlungen 5 empfindliche Harz kann dabei beispielsweise entfernt werden, indem es einem Sauerstoffplasma ausgesetzt wird, bevor ein gegenüber Teilchen 6 empfindliches Harz auf der harten Maske 3 aufgebracht wird, die vorher freigelegt und dann belichtet und entwickelt wurde, wobei sie nur über den in der Schicht 2 zu ätzenden feinen Strukturen bestehen bleibt. Dies ist der in 1D dargestellte Zustand. Rückstände bzw. Restbestände 4' der Halbleiterschicht 4, die über den groben Strukturen bestehen bleiben, werden nicht oder nur geringfügig angegriffen, wenn das Harz 6 entwickelt und dann entfernt wird.
  • Die 1E zeigt, dass der anschließende Schritt in einem Ätzvorgang der harten Maske 3 dort besteht, wo sie in Erscheinung tritt, wobei diese nur an Stellen der zukünftigen groben und feinen Strukturen der Halbleiterschicht 2 bestehen bleibt; sie bildet darauf jeweils bei 3' und 3'' Relikte, die jeweils von den Relikten 4' der Halbleiterschicht 4 und von dem gegenüber Teilchen 6 empfindlichen Harz geschützt sind.
  • Die 1F stellt den am Ende des Verfahrens erreichten Zustand dar, nachdem das Harz 6 beispielsweise durch ein Sauerstoffplasma entfernt worden ist, und schließlich das Halbleitermaterial geätzt worden ist, indem es nur auf den groben Strukturen 2 und feinen Strukturen 2" unter den Relikten 3' und 3'' der harten Maske fortbestehen gelassen wird, die ebenfalls bestehen gelassen werden, damit sie eine elektrische Isolierung in der gedruckten Schaltung erzeugen, deren Herstellung mit weiteren Schritten fortgesetzt wird. Eine anisotrope chemische Ätzung kann mit den folgenden Erzeugnissen vorgenommen werden: HBr, Cl2 O2 oder CF4O2. Die Relikte 3' der groben Strukturen 2' können in der Praxis etwas angegriffen worden sein und bleiben hierbei dünner als die Relikte 2'; dies ist jedoch akzeptabel.
  • Wie aus den 2A und 2B zu erkennen ist, können die groben und feinen Strukturen 2' und 2'' durchaus miteinander verbunden werden. Dabei wäre es von Nutzen, dass das gegenüber Teilchen 6 empfindliche Harz, das beim Schritt der 1B aufgebracht wird, die Relikte 4' etwas überlagert, was durch den Teil 7 der 2B dargestellt ist. Die Abstufung zwischen den Relikten 3' und 3'' ist dabei von der Verbindungsstelle der Strukturen 2' und 2'' um einen Sicherheitsabstand 8 getrennt, was eine bessere Verbindung bietet.
  • Eine Ausführungsform der Erfindung wird nun anhand der 3A bis 3E beschrieben.
  • Die 3A wird anhand des Zustands der 1C nach einem Ätzvorgang der harten Maske 3 erhalten, der nur die Relikte 3' bestehen gelassen hat. Das gegenüber Strahlungen 5 empfindliche Harz wird dabei entfernt und eine zweite Maske 9 auf der hierbei erhaltenen Struktur aufgebracht; sie bildet eine horizontale Schicht außer an im wesentlichen vertikalen Flanken 10, welche die Relikte 3' und 4' an den Stellen der groben Strukturen umgeben, wie in 3B dargestellt ist. Die 3C zeigt, dass das gegenüber Teilchen 6 empfindliche Harz anschließend über den Feinstrukturen und über der zweiten Maske 9 aufgebracht wird, bevor diese anderswo durch einen geeigneten Ätzvorgang entfernt wird, jedoch nicht an den Flanken 10, die gemäß dem Zustand der 3D geschützt geblieben sind. Die abschließenden Schritte des Verfahrens bestehen darin, das gegenüber Teilchen 6 empfindliche Harz zu entfernen und das Halbleitermaterial zu ätzen, wodurch die Relikte 4' und vor allem diejenigen Teile der Schicht 2, die nicht von harten Masken bedeckt waren, zum Verschwinden gebracht werden. Es kommt dabei jedoch zu einem gewissen Angreifen der harten Masken, was zum Verschwinden der Gesamtheit oder eines Teils der Flanken 10 führt, wobei mindestens ein Teil der Relikte 3' auf den groben Strukturen 2' und 9'' sowie den feinen Strukturen 2'' bestehen gelassen wird; auf gleiche Weise stellen die groben Strukturen 2' eine verbreiterte Basis 11 unter den Stellen der vorherigen Flanken 10 dar. Diese verbreiterte Basis 11 kann von Nutzen sein, wenn die groben Strukturen 2' dazu vorgesehen sind, beispielsweise HochspannungsMOS-Transistoren zu bilden. Andernfalls kann es vorzuziehen sein, sie zu entfernen, was durch geringfügiges Verlängern des Ätzvorgangs des Halbleitermaterials erfolgen kann.
  • Ein wesentlicher Vorteil der zweiten Maske 9 und vor allem ihrer Flanken 10 besteht darin, die groben Strukturen 2' vor lateralen Attacken zu schützen, die durch Reflexionen der Strahlung beim Ätzvorgang erzeugt werden, gegen die es unmöglich ist, vorzugehen, und die die groben Strukturen 2' um einen schwer vorherzusehenden Betrag schrumpfen gelassen hätten; die Flanken 10 garantieren also die Beibehaltung der groben Strukturen 2' auf der gewünschten Größe.
  • In diesem Verfahren kommt der Selektivität der Ätzvorgänge, das heißt ihrer Fähigkeit, nur eines der freiliegenden Materialien anzugreifen und dabei die anderen auszusparen, und die in der Praxis nur partiell ist, eine besondere Bedeutung wegen der großen Anzahl unterschiedlicher angewandter Materialien zu: die Dicken der Masken 3 und 9 sowie der oberen Schicht 4 sind ausreichend, damit man die für die gewählten Materialien und Ätzmodi dargestellten Zustände erreicht werden, indem besonders darauf geachtet wird, dass nach einem exzessiven Ätzvorgang nicht versehentlich die Relikte, beispielsweise 3', 4' und 3'' verschwinden. Mit anderen Worten ist der Ätzvorgang der Halbleiterschicht 2 ausreichend schnell, um eine genügende Dicke der harten Masken 3 und 9 an den Relikten 3' und 9'' zu belassen. Außerdem muss die erste harte Maske 3 weiter widerstehen, selbst wenn die Flanken 10 der zweiten harten Maske 9 verschwunden sind. Alle diese Bedingungen können die Wahl der Materialien, ihrer Stärken und der angewandten Verfahren bestimmen, die Möglichkeiten sind. jedoch so zahlreich, dass sie Lösungen bieten.

Claims (8)

  1. Verfahren zur Herstellung einer Stufe einer gedruckten Schaltung mit Mustern, insbesondere von Halbleitern, von denen erste (2') Breiten aufweisen, die über einem Schwellenwert liegen, und zweite (2'') Breiten aufweisen, die unter dem Schwellenwert liegen, wobei das Verfahren darin besteht, eine Materialschicht (2) von Mustern auf ein Substrat (1), eine Maske (3) auf die Muster-Materialschicht, anschließend eine obere Schicht (4) auf die Maske, eine zu belichtende und zu entwickelnde erste Harzschicht (5), wobei sie nur auf den noch zu bildenden ersten Mustern besteht, aufzubringen, die obere Schicht (4) dort, wo sie freiliegt, zu gravieren, die erste Harzschicht zu entfernen, eine zu belichtende und zu entwickelnde zweite Harzschicht (6) aufzubringen, wobei sie auf den noch zu bildenden Mustern besteht, die Maske (3) dort, wo sie freiliegt, zu gravieren, die Materialschicht (2) der Muster zu gravieren, wobei so die ersten und zweiten Muster, dort, wo sie freiliegt, gebildet werden, und die zweite Harzschicht (6) zu entfernen, dadurch gekennzeichnet, daß es außerdem darin besteht, die Maske (3) dort, wo sie freiliegt, zu gravieren, nachdem die obere Schicht graviert worden ist, eine zweite Maske (9) nach Entfernen der ersten Harzschicht (5) aufzubringen, und die zweite Maske dort, wo sie freiliegt, zu gravieren, nachdem die zweite Harzschicht 6 aufgebracht, belichtet und entwickelt wurde.
  2. Herstellungsverfahren einer Stufe einer integrierten Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Maske Flanken (10) um Reste (3') der Maske (3) bildet, die auf die Muster-Materialschicht (2) aufgebracht wurde, und die erst dann entfernt werden, wenn die Muster-Materialschicht graviert ist.
  3. Herstellungsverfahren einer Stufe einer integrierten Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß sie derart geregelt ist, daß die ersten Muster mit einer verbreiterten Basis (11) unter den Flanken der zweiten Maske gebildet werden.
  4. Herstellungsverfahren einer Stufe einer integrierten Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Harzschicht (5) durch eine Strahlung belichtet wird und die zweite Harzschicht (6) durch eine Teilchenstrahlung belichtet wird.
  5. Herstellungsverfahren einer Stufe einer integrierten Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Strahlung eine Lichtstrahlung ist und die Teilchen Elektronen sind.
  6. Herstellungsverfahren einer Stufe einer integrierten Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die zweite Harzschicht (5) durch Abtasten mit einem Lichtstrahl belichtet wird.
  7. Herstellungsverfahren einer Stufe einer integrierten Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß bestimmte erste Muster (2') neben bestimmten zweiten Mustern (2'') liegen.
  8. Herstellungsverfahren einer Stufe einer integrierten Schaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die obere Schicht (4) aus dem Muster-Material besteht und vollständig entfernt wird, wenn die Muster-Materialschicht graviert wird.
DE60102376T 2000-06-16 2001-06-14 Verfahren zur herstellung einer schicht in einem integrierten schaltkreis mit feinen und breiten strukturen Expired - Lifetime DE60102376T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0007718 2000-06-16
FR0007718A FR2810447B1 (fr) 2000-06-16 2000-06-16 Procede de creation d'un etage de circuit integre ou conexistent des motifs fins et larges
PCT/FR2001/001850 WO2001096957A1 (fr) 2000-06-16 2001-06-14 Procede de creation d'un etage de circuit integre ou coexistent des motifs fins et larges

Publications (2)

Publication Number Publication Date
DE60102376D1 DE60102376D1 (de) 2004-04-22
DE60102376T2 true DE60102376T2 (de) 2005-02-24

Family

ID=8851345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60102376T Expired - Lifetime DE60102376T2 (de) 2000-06-16 2001-06-14 Verfahren zur herstellung einer schicht in einem integrierten schaltkreis mit feinen und breiten strukturen

Country Status (6)

Country Link
US (1) US6727179B2 (de)
EP (1) EP1290498B1 (de)
JP (1) JP4680477B2 (de)
DE (1) DE60102376T2 (de)
FR (1) FR2810447B1 (de)
WO (1) WO2001096957A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664173B2 (en) * 2002-01-09 2003-12-16 Intel Corporation Hardmask gate patterning technique for all transistors using spacer gate approach for critical dimension control
FR2870043B1 (fr) 2004-05-07 2006-11-24 Commissariat Energie Atomique Fabrication de zones actives de natures differentes directement sur isolant et application au transistor mos a simple ou double grille
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
KR100641980B1 (ko) * 2004-12-17 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 배선 및 그 형성방법
DE102005010550B4 (de) * 2005-03-04 2007-03-22 Neoperl Gmbh Sanitärer Wasserauslauf
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
CN103390584A (zh) * 2012-05-09 2013-11-13 中国科学院微电子研究所 半导体器件的制造方法
KR101421789B1 (ko) * 2012-05-31 2014-07-22 주식회사 엘지화학 패턴의 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4299680A (en) * 1979-12-31 1981-11-10 Texas Instruments Incorporated Method of fabricating magnetic bubble memory device having planar overlay pattern of magnetically soft material
US4612274A (en) * 1985-11-18 1986-09-16 Motorola, Inc. Electron beam/optical hybrid lithographic resist process in acoustic wave devices
JPH02262319A (ja) * 1989-04-03 1990-10-25 Toshiba Corp パターン形成方法
JPH05343535A (ja) * 1992-06-04 1993-12-24 Nec Corp 微細配線の形成方法
JP3263870B2 (ja) * 1993-04-20 2002-03-11 ソニー株式会社 微細パターン導電層を有する半導体装置の製造方法
US5891784A (en) * 1993-11-05 1999-04-06 Lucent Technologies, Inc. Transistor fabrication method
US5545588A (en) * 1995-05-05 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of using disposable hard mask for gate critical dimension control
JP3607022B2 (ja) * 1995-12-11 2005-01-05 株式会社東芝 半導体装置の製造方法
US5916733A (en) * 1995-12-11 1999-06-29 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device
JP3392616B2 (ja) * 1996-01-31 2003-03-31 株式会社東芝 半導体装置の製造方法
US5776821A (en) * 1997-08-22 1998-07-07 Vlsi Technology, Inc. Method for forming a reduced width gate electrode
US5966618A (en) * 1998-03-06 1999-10-12 Advanced Micro Devices, Inc. Method of forming dual field isolation structures
US6416933B1 (en) * 1999-04-01 2002-07-09 Advanced Micro Devices, Inc. Method to produce small space pattern using plasma polymerization layer
JP2001168191A (ja) * 1999-12-13 2001-06-22 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
US6720249B1 (en) * 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
EP1290614B1 (de) * 2000-04-28 2006-12-13 peS Gesellschaft für medizinische Diagnose-Systeme mbH Verfahren zur ermittlung signifikanter knochendichteverluste
US6350695B1 (en) * 2000-06-16 2002-02-26 Chartered Semiconductor Manufacturing Ltd. Pillar process for copper interconnect scheme
US6482726B1 (en) * 2000-10-17 2002-11-19 Advanced Micro Devices, Inc. Control trimming of hard mask for sub-100 nanometer transistor gate
US6429052B1 (en) * 2000-11-13 2002-08-06 Advanced Micro Devices, Inc. Method of making high performance transistor with a reduced width gate electrode and device comprising same
JP2002324787A (ja) * 2001-04-26 2002-11-08 Mitsubishi Electric Corp 半導体装置の製造方法
US6521138B2 (en) * 2001-06-01 2003-02-18 Silicon Integrated Systems Corporation Method for measuring width of bottom under cut during etching process

Also Published As

Publication number Publication date
EP1290498B1 (de) 2004-03-17
WO2001096957A1 (fr) 2001-12-20
FR2810447B1 (fr) 2003-09-05
DE60102376D1 (de) 2004-04-22
US20030077899A1 (en) 2003-04-24
US6727179B2 (en) 2004-04-27
EP1290498A1 (de) 2003-03-12
JP2004503927A (ja) 2004-02-05
JP4680477B2 (ja) 2011-05-11
FR2810447A1 (fr) 2001-12-21

Similar Documents

Publication Publication Date Title
DE3686923T2 (de) Verfahren zur sichtbarkeitsverbesserung von ausrichtmarkierungen erster ordnung.
DE19526011C1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE69836943T2 (de) Planarisierung von einer nicht-konformen Vorrichtungsschicht in Halbleiterherstellung
DE3877085T2 (de) Entfernen von resistschichten.
DE69718142T2 (de) Verfahren zum ätzen von halbleiterscheiben
EP0369053B1 (de) Verfahren zur Herstellung von Masken mit Strukturen im Submikrometerbereich
DE2626738C2 (de) Verfahren zur Bildung versenkter dielektrischer Isolationszonen bei monolithisch integrierten Halbleiterschaltungen
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE4320033B4 (de) Verfahren zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE2930293A1 (de) Aetzverfahren bei der herstellung eines gegenstandes
DE69528099T2 (de) Isolationsverfahren für aktive Zonen eines Halbleitersubstrates mit untiefen planarisierten Graben
DE3706127A1 (de) Diskontinuierliches aetzverfahren
DE10012141A1 (de) Verfahren zur Herstellung eines Einzelelektron-Transistors
DE60102376T2 (de) Verfahren zur herstellung einer schicht in einem integrierten schaltkreis mit feinen und breiten strukturen
DE3537047A1 (de) Schnabelreduzierendes planox-verfahren fuer die herstellung integrierter elektronischer komponenten
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE2432719B2 (de) Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens
EP1456870B1 (de) Resistloses lithographieverfahren zur herstellung feiner strukturen
DE4212494C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einer sich nach oben in der Breite verringernden Seitenwandisolierschicht und Halbleitereinrichtung
DE19829862A1 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE10059836A1 (de) Verfahren zur Strukturierung dielektrischer Schichten
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
DE2535156B2 (de) Verfahren zur herstellung einer schicht mit vorgegebenem muster von bereichen geringerer schichtdicke und verwendung der schicht als maske bei der dotierung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition