DE3131987A1 - "verfahren zum herstellen einer spannungsarmen ausnehmung sowie eines gebietes eines leitungstyps in einem halbleiterkoerper und von mehreren halbleitervorrichtungen auf einem halbleiterkoerper" - Google Patents
"verfahren zum herstellen einer spannungsarmen ausnehmung sowie eines gebietes eines leitungstyps in einem halbleiterkoerper und von mehreren halbleitervorrichtungen auf einem halbleiterkoerper"Info
- Publication number
- DE3131987A1 DE3131987A1 DE19813131987 DE3131987A DE3131987A1 DE 3131987 A1 DE3131987 A1 DE 3131987A1 DE 19813131987 DE19813131987 DE 19813131987 DE 3131987 A DE3131987 A DE 3131987A DE 3131987 A1 DE3131987 A1 DE 3131987A1
- Authority
- DE
- Germany
- Prior art keywords
- damaging
- semiconductor
- damaged
- slot
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000000605 extraction Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 17
- 230000007704 transition Effects 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 239000000356 contaminant Substances 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 6
- 238000010438 heat treatment Methods 0.000 claims 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000002075 main ingredient Substances 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 239000003973 paint Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 31
- 235000012431 wafers Nutrition 0.000 description 13
- 238000001020 plasma etching Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010410 dusting Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 231100001261 hazardous Toxicity 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/084—Ion implantation of compound devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Dicing (AREA)
Description
GENERAL ELECTRIC COMPANY
1 River Road Schenectady, N.Y./U.S.A.
Verfahren zum Herstellen einer spannungsarmen Ausnehmung
sowie eines Gebietes eines Leitungstyps in einem Halbleiterkörper und von mehreren Halbleitervorrichtungen
auf einem Halbleiterkörper
Die Erfindung bezieht sich allgemein auf ein Verfahren zum Bearbeiten von Silicium in Halbleitervorrichtungen
und betrifft insbesondere ein Verfahren zum Unterteilen von Halbleiterkörpern und zum schnellen Herstellen
eines Halbleitergebietes, das sich durch einen dicken Halbleiterkörper erstreckt.
Es ist aus vielen Gründen häufig erwünscht, die Möglichkeit zu haben, in einem Halbleiterkörper ein Gebiet
eines besonderen Leitungstyps herzustellen, das sich von einer Fläche des Körpers durch diesen hindurch
zu der anderen Fläche erstreckt. Solche Gebiete werden üblicherweise benutzt, um Halbleiterelemente auf einer
einzelnen Scheibe oder Wafer voneinander zu isolieren sowie eine Übergangszone in einer Halbleitervorrichtung
auf einer Fläche abzuschließen, wo sie leicht passiviert
werden kann. Bislang werden mehrere Verfahren benutzt, um solche Gebiete herzustellen, wie beispielsweise die
Diffusion von einer Fremdatomquelle aus, die auf der
einen oder anderen oder auf beiden Flächen des Körpers angeordnet ist, die Ionenimplantation, die thermische
Wanderung und dgl. Jedes dieser Verfahren ist zwar innerhalb seiner Grenzen wirksam, trotzdem ist keines
dieser Verfahren optimal, wenn es darum geht, ein Gebiet
des beschriebenen Typs durch einen relativ dicken Halbleiterkörper hindurch herzustellen. Beispielsweise
ist die Diffusion von einer oder beiden Flächen eines platten- oder scheibenförmigen Körpers und von einer
auf der oder den Flächen dieses Körpers angeordneten Verunreinigungsquelle aus seit einiger Zeit weitgehend
angewandt worden, um Gebiete des Typs herzustellen, auf die die Erfindung zum Teil gerichtet ist. Trotzdem ist
in Abhängigkeit von den gewählten besonderen Verunreinigungen die Zeit, die zum Herstellen eines solchen
Gebietes erforderlich ist, proportional zu der Dicke des Körpers, und in einigen Fällen von besonderen Kombinationen
aus Halbleitermaterial und Verunreinigungstyp , bei denen der Diffusionskoeffizient niedrig ist,
sind beträchtliche Zeitspannen erforderlich, damit eine solche Diffusion stattfinden kann. In extremen
Fällen, in denen viele hunderte von Stunden notwendig sein würden, ist die besondere Kombination aus Verunreinigung
und/oder Siliciummaterial praktisch einfach nicht realisierbar.
Die thermische Wanderung bietet die Möglichkeit, die Zeit beträchtlich zu verringern, die zum Herstellen
von Verunreinigungsgebieten des Typs, mit dem sich die Erfindung befaßt, erforderlich ist, es sind dafür jedoch
spezielle Ausrüstungen und Techniken erforderlich, die zu akzeptablen Kosten nicht zur Verfügung stehen.
- 10 -
Die ÜS-PS 4 137 100 beschreibt ein Verfahren zum Herstellen eines Isolatiönsgebietes in einer relativ dicken
(0,25 mm oder 0.010") Halbleiterscheibe mit einem Durchmesser von 38,1 mm (1.5") bis 50,8 mm (2.0"). Das Verfahren
beinhaltet das Herstellen einer Ausnehmung in dem Halbleiterkörper unter Verwendung eines Laserstrahls,
Einbringen eines Dotierungsmittels in die Ausnehmung und anschließendes Diffundieren des Dotierungsmittels
von der Ausnehmung aus in die Halbleitervorrichtung. Dieses Verfahren kann zwar gewisse Vorteile in dem Fall
von dicken Scheiben relativ kleinen Durchmessers in der Größenordnung der beschriebenen Größen bieten, es weist
jedoch gewisse Nachteile auf, die seine Anwendung bei modernen Prozessen verhindern, bei denen Scheiben wesentlich
größeren Durchmessers in der Größenordnung von 76,.2 mm (3") bis 127 mm (5") oder darüber benutzt werden,
die noch dazu relativ größere Dicken haben. Die Ausnehmungen, die durch den Laserstrahl hergestellt werden,
erzeugen in der Halbleiterscheibe Gebiete hoher Spannung, die die Festigkeit der Halbleiterscheibe wesentlich
verringern und so unvermeidlich zu höherer Bruchgefahr der Scheiben während der anschließenden Verarbeitung
führen, selbst wenn mit extremer Sorgfalt darauf geachtet wird, daß die Scheiben sanft gehandhabt werden.
Diese größere Bruchgefahr führt zu geringeren Ausbeuten an brauchbaren Vorrichtungen und steigert deshalb
die Kosten des Verfahrens beträchtlich.
Es ist nicht nur erwünscht, Halbleitergebiete schnell herstellen zu können, die sich vollständig oder teilweise
durch einen Halbleiterkörper erstrecken, sondern es ist weiter erwünscht, Nuten, Ausnehmungen, Fasen und dgl.
auf Halbleiterkörpern schnell und ohne nennenswerte Schwächung der Halbleitervorrichtungen herstellen zu
können. Weiter ist es erwünscht, Einrichtungen zu schaf-
'V :":·::■ ■::· ·· 313Ί987
» m ■* ί ■* '- ♦ <■ ■ - -
- 11 -
fen zum Unterteilen von Halbleiterscheiben, die mehrere gleichzeitig darauf hergestellte Vorrichtungen aufweisen,
in diskrete Vorrichtungen, die dann getrennt benutzt werden können. Das wird bislang durch die Verwendung einer
Anzahl von Prozessen, wie chemisches Ätzen, mechanisches Schleifen, Ritzen und Brechen, erreicht. Jede dieser
Methoden zum Bearbeiten von Halbleitermaterialien hat /
Nachteile, die auf irgendeine Weise seine Brauchbarkeit beschränken. Beispielsweise ist die chemische Bearbeitung,
insbesondere durch die Verwendung von nassen chemischen Ätzmitteln, unerwünscht, weil dadurch Abfallmaterialien
erzeugt werden, die gewisse zunehmend lästigere Probleme bei der geeigneten Beseitigung derselben
mit sich bringen. Weiter haben diese Materialien eine begrenzte Lebensdauer, sind im Gebrauch schwierig und
können gewisse Sicherheitsrisiken im Gebrauch mit sich bringen, die umfangreiche Vorsichtsmaßnahmen während des
Gebrauches erfordern, welche die Kosten erhöhen. Mechanische Abschleifverfahren, wie das Sandstäuben, Sandstrahlen,
Sägen, Schleifen und dgl., ergeben Oberflächen, die unter dem Gesichtspunkt der Restspannung unerwünscht
sein können, ähnlich wie oben beschrieben. Weiter können diese Verfahren nicht ohne weiteres so gesteuert
werden, daß sich ein hoher Grad an Genauigkeit ergibt, und in einigen Fällen können sie ümweltgefahren mit sich
bringen, die ihre Verwendung unerwünscht machen kann.
Gemäß einer bevorzugten Ausführungsform der Erfindung wird, kurz gesagt, ein Halbleitergebiet eines ausgewählten
Leitungstyps in einem Halbleiterkörper hergestellt, indem die Kristallgitterstruktur des Körpers beschädigt
wird, beispielsweise durch Fokussieren eines Lasers auf eine Fläche des Körpers, um ein beschädigtes Gebiet zu
erzeugen, das sich von dieser Fläche aus in den Körper erstreckt, aber nicht vollständig durch ihn hindurchgeht.
Nach der Erzeugung des beschädigten Gebietes wird die Fläche des Körpers, von der das beschädigte Gebiet ausgeht,
in einem reaktionsfähigen Plasma geätzt, um durch den Laser umgeschmolzenes und beschädigtes Silicium zu
beseitigen, so daß eine Nut oder Rille zurückbleibt, die sich von der Fläche aus in den Körper, aber nicht
vollständig durch diesen hindurch, erstreckt. Die Innenfläche der Rille ist relativ spannungsarm und hat eine
geringe Versetzungsdichte. Wenn ein Halbleitergebiet eines besonderen ausgewählten Leitungstyps erwünscht ist,
wird eine Fremdatomquelle auf die Fläche der Vorrichtung aufgebracht, wo das Halbleitergebiet des gewünschten
Verunrexnxgungstyps hergestellt werden soll, und insbesondere auf die Innenfläche der Nut. Der Halbleiterkörper
wird dann zur Diffusion in eine geeignete Umgebung gebracht, die Temperatur wird gesteigert, und die Diffusion
findet von der Fläche der Rille aus nach außen in den Körper hinein statt.
In weiterer Ausgestaltung der Erfindung kann die Beschädigung der Kristallstruktur des Halbleiterkörpers
vor dem Plasmaätzen durch andere Maßnahmen bewirkt werden, beispielsweise durch Bestrahlen des Bereiches, wo
die Beschädigung erforderlich ist, mit Teilchen hoher Energie, wie Elektronen, Ionen oder Protonen. Weiter
kann es in einigen Fällen erwünscht sein, eine Nut oder Rille mechanisch herzustellen, beispielsweise durch Einsägen
einer Scheibe. In jedem Fall schließt sich an die Beschädigung ein Plasmaätzschritt zum Beseitigen des
beschädigten Gebietes an, um eine Rille zu erzeugen, die spannungsarm und relativ frei von Versetzungen ist.
Mehrere Ausführungsbeispiele der Erfindung werden im
folgenden unter Bezugnahme auf die beigefügten Zeichnungen näher beschrieben. Es zeigen
4 · * ft
- 13 -
die Fig. 1 bis 9 Schnittansichten einer Vorrichtung
während verschiedener Stufen eines Verfahrens nach der Erfindung, in denen die verschiedenen
Verfalirensschritte dargestellt sind.
Fig. 1 zeigt einen Teil eines dreischichtigen Halbleiterkörpers 10, der zwei ebene Übergangszonen 11 und 13
enthält. Im allgemeinen werden mehrere Halbleitervorrichtungen gleichzeitig in einem solchen Körper hergestellt,
der dann geteilt wird, um die Vorrichtungen zu trennen. Die Herstellung eines solchen Körpers kann
durch irgendein bekanntes Verfahren erfolgen, beispielsweise durch Diffusion von Dotierungsmitteln, durch die
Schichten 14 und 16 eines Leitungstyps in einer Halbleiterscheibe des entgegengesetzten Leitungstyps, die die
Schicht 12 bildet, hergestellt werden. Weitere Verfahren zum Herstellen einer solchen Struktur, wie beispielsweise
epitaxiales Aufwachsen od.dgl., können bei der Erfindung gleichfalls benutzt werden.
Fig. 2 zeigt die Herstellung von Oxidschichten 17 und
18 auf der oberen und der unteren Fläche des Körpers
10. Wenn der Halbleiterkörper aus Silicium besteht, so kann das Oxid zweckmäßig Siliciumdioxid, Siliciumnitrid
oder irgendein anderes Oxid/Nitrid od.dgl. oder irgendeine Kombination von zwei oder mehr als zwei
Oxiden, Nitriden, od.dgl. sein, deren Herstellung ebenfalls bekannt ist.
Fig. 3 zeigt das Mustern der Oxidschicht 17, beispielsweise
durch Photolithographie, wobei das Oxid in ausgewählter Weise entfernt wird, um eine öffnung
herzustellen, bei der es sich um eine ringförmige öffnung handeln kann, durch die ein Teil der Fläche der Halbleiterscheibe
freigelegt wird. Das ausgewählte Entfernen von Oxid, beispielsweise durch Auftragen einer Schicht
- r te- «. V- ψ· ψ ψ
- 14 -
Photoresist 19, Mustern des Photoresists durch Bestrahlen durch eine Maske od.dgl. hindurch, Entwickeln
und Ätzen, um das unerwünschte Oxidgebiet zu entfernen, ist bekannt und wird hier nicht weiter beschrieben.
Eine Nut 20, bei der es sich um eine Einzelumfangsnut
handeln kann, wie sie in Figur 4 gezeigt ist, wird nun durch ausgewähltes Ätzen des Halbleiterkörpers 10
durch die Öffnung 15 hindurch hergestellt. Vorzugsweise erstreckt sich die Rille 20 durch die Übergangszone 11
zwischen den Schichten 14 und 12 unter einem Winkel, der durch den Fachmann ausgewählt werden kann, indem die
Form und die Tiefe der Rille verändert wird, so daß eine abgeschrägte Fläche an deren Ende hergestellt wird,
die anschließend mit Glas oder anderem geeignetem Material passiviert wird, damit sich eine hohe Durchbruchspannung
ergibt. Irgendeine Ätzlösung, mittels welcher das gewünschte Ausmaß an Halbleitermaterial von dem
Körper 10 in einer geeigneten Zeit entfernt werden kann, kann benutzt werden, was ebenfalls bekannt ist.
Der Halbleiterkörper 10 nach der Herstellung der Rille 20 ist in Figur 4 gezeigt, die außerdem zeigt, daß die
Photoresistschicht 19 während des Ätzens entfernt worden ist. Die Rille 20 kann eine von mehreren derartigen
Rillen sein, die auf der Halbleiterscheibe gebildet sind, um diese in isolierte Halbleiterelemente zur
späteren Trennung und Einzelverwendung zu unterteilen.
Gemäß Figur 5 kann irgendein Teil der Oxidschicht 18, die nach dem Ätzschritt von Figur 4 zurückbleibt, entfernt
werden, und es können eine neue Oxidschicht 24 auf der oberen Fläche und eine Schicht 25 auf der unteren
Fläche der Scheibe hergestellt werden. Bei Bedarf können diese Schichten über irgendwelchen Teilen der
Oxidschicht 17 und 18 hergestellt werden, die nach der
* * « * 4. tf 4 -4 A "
- 15 -
Herstellung der Rille 20 verbleiben. Eine obere und eine untere JPhotoresistschicht 28 bzw. 29 werden auf das
Oxid aufgebracht und getrocknet.
Gemäß Figur 6 wird ein beschädigtes Gebiet 30 hergestellt,
vorzugsweise durch Richten eines Laserstrahls auf die Fläche der Vorrichtung, beispielsweise am Grund
der Rille 20. Gemäß einer exemplarischen Ausführungsform
der Erfindung wird ein YAG-Laser benutzt, der eine maxi-
2 male Ausgangsleistung von etwa 1/2 J/cm hat. Ein solcher
,.<-·>>
Laser kann vorteilhafterweise im Impulsbetrieb mit einer FoIgefrequenz von etwa 8 kHz und einer Ablenkgeschwindigkeit
von etwa 102 mm/s (4" per second) betrieben werden. Eine Wellenlänge von 1060 nm bei einer Divergenz
von 1,5 nm wird bevorzugt.
Im Gegensatz zu den Angaben im Stand der Technik hat es sich bei der Erfindung weder als notwendig noch als
erwünscht herausgestellt, irgendeine nennenswerte Menge an Halbleitermaterial mit dem Laser zu entfernen ; es wird
stattdessen ein Gebiet erzeugt, in welchem eine beträchtliche Beschädigung des Siliciumgitters ohne das
Abtragen von nennenswertem Material erzeugt wird. Vorzugsweise
sollte die Beschädigung mittels Laser auf die oberen 90% der Dicke der Schicht 12 beschränkt werden.
Das wird trotzdem anschließende Ätz- und Diffusionsschritte zum Erreichen der Schicht 16 gestatten, ohne
daß die Halbleitervorrichtung unnötigerweise geschwächt wird. Bei der Erfindung hat es sich gezeigt, daß unmittelbar
im Anschluß an den Laserbeschädigungsschritt die Halbleiterscheibe in etwas geschwächtem Zustand ist
und mit Sorgfalt gehandhabt werden sollte, um ihr Zerbrechen zu verhindern.
Im Anschluß an das Herstellen des beschädigten Gebietes
- 16 -
30 wird die Vorrichtung in einem Plasma geätzt, um einen in Figur 7 gezeigten Schlitz 36 herzustellen* Es können
entweder zylindrische oder planare Plasmareaktoren benutzt werden. Es ist festgestellt worden, daß ein reaktionsfähiges
Plasma, das eine Kombination aus etwa 96% CF4- und 4% O2-Gasen enthält, eine zufriedenstellende
Ätzung ergibt. Es hat sich weiter gezeigt, daß während des Plasmaätzteils eines Verfahrens nach der Erfindung
die Ätzgeschwindigkeit während der Zeit relativ hoch ist, während der das durch den Laserstrahl beschädigte Halbleitermaterial
bewegt wird,und anschließend beträchtlich abnimmt, so daß der Ätzschritt besonders einfach kontrolliert
werden kann. Die Ätzzeit braucht deshalb nicht besonders genau gesteuert zu werden, da die Abtragungsgeschwindigkeit des unbeschädigten Halbleitermaterials
nach der Beendigung der Abtragung von beschädigtem Material nicht groß ist. Typischerweise können bei einem
Druck zwischen etwa 0,67 mbar (1/2-Torr) und 1,33 mbar
(1 Torr) und bei einem Leistungswert von etwa 400 W
Zeiten in der Größenordnung von einer Stunde oder weniger, je nach der erwünschten Schlitztiefe, für den
Ätzschritt benutzt werden, um günstige Ergebnisse zu erzielen. Es ist festgestellt worden, daß ein Schlitz,
der sich über etwa 95% durch die Schicht 12 erstreckt, zufriedenstellende Ergebnisse bringt.
Es ist oben angegeben worden, daß unmittelbar im Anschluß
an den erfindungsgemäßen Laserbeschädigungsschritt
die Festigkeit einer Halbleiterscheibe etwas geringer ist. überraschenderweise steigt nach dem Plasmaätzen
die Festigkeit der Halbleiterscheibe unerwartet an, und die besondere Sorgfalt bei der Handhabung, die
sowohl unmittelbar im Anschluß an die Laserbeschädigung nach der Erfindung als auch in den späteren Verarbeitungsstufen
gemäß den bekannten Verfahren erforderlich ist, unnötig ist.
- 17 -
Obgleich die Dicke der Scheiben in den Bereichen der plasmageätzten Rillen deutlich geringer ist, wird die
Festigkeit der Scheibe nicht annähernd in dem Ausmaß verringert, das bislang erwartet worden wäre, weshalb ein
vorzeitiges Brechen der Scheibe während der anschliessenden Verarbeitung nicht annähernd in dem Ausmaß, wie
es bislang aufgetreten ist, auftritt.
Wenn das verfahren nach der Erfindung angewandt wird, um
lediglich den Schlitz 36 herzustellen, nicht aber für die späteren Diffusionsprozesse, die im folgenden beschrieben
sind, kann die Bearbeitung der Scheibe an diesem Punkt beendet werden. Die Erfindung ist zwar anhand
einer besonderen Ausführungsform beschrieben, bei der
ein Schlitz gebildet wird, es ist jedoch klar, daß andere Konfigurationen gleichfalls hergestellt werden
können, beispielsweise Schlitze mit anderer Form, zu denen V-förmige Schlitze, umgedreht V-förmige Schlitze,
quadratische Schlitze, Abschrägungen und dgl. gehören, deren Form gemäß der Erfindung relativ leicht hergestellt
werden kann, und zwar wegen des hohen Grades an Steuerbarkeit eines Lasers und der sich dadurch ergebenden
Vielseitigkeit bei der Herstellung des beschädigten Gebietes vor der Plasmaätzung. Formen, die bislang
nur mit großer Schwierigkeit, wenn überhaupt, herstellbar waren, können durch die Anwendung der Erfindung
relativ routinemäßig hergestellt werden. Beispielsweise können umgedreht V-förmige Schlitze, deren Breite am
Grund größer als oben ist, gemäß der Erfindung relativ leicht hergestellt werden, im Vergleich zu der extrem
schwierigen Herstellung solcher Strukturen gemäß dem Stand der Technik.
Wenn es erwünscht ist, eine Scheibe in Stücke zu teilen, d.h. eine Scheibe in mehrere diskrete Vorrichtungen gemäß
der Erfindung zu teilen, ist es vorzuziehen, den
Schlitz 36 von Figur 7 in der Scheibe 10 noch tiefer auszubilden, so daß bei Beendigung der Plasmaätzung
die Scheibe durch den Schlitz vollständig oder beinahe vollständig unterteilt wird. Wenn die Unterteilung von
Scheiben in Stücke oder Tabletten erwünscht ist, ist es besonders vorteilhaft, einen Elektronenstrahl zur Herstellung
des beschädigten Gebietes 30 zu verwenden. Es sei jedoch angemerkt, daß selbst dann, wenn sich das
beschädigte Gebiet 30 vollständig durch die Scheibe 10 erstreckt, die Scheibe trotzdem eine ausreichende mechanische
Festigkeit behält, so daß sie in dem Plasmareaktor als eine Einheit bearbeitet werden kann, und daß
erst nach dem Abschluß des Plasmaätzschrittes die Unterteilung der Scheibe in einzelne Tabletten erfolgt. Solche
einzelnen Tabletten haben einen überlegenen Ümfangsrand insoweit als es Spannungen und das Vorhandensein
von Mikrorissen angeht.Speziell die Spannung ist äußerst gering, und Mikrorisse werden praktisch, wenn nicht
gänzlich, beseitigt.
Nach dem Plasmaätzschritt, an den sich das Abstreifen der Photoresistschicht und der darunterliegenden Oxidschicht
anschließt, kann bei Bedarf eine weitere Diffusion ausgeführt werden, wie es in Figur 8 gezeigt
ist. In einer gegenwärtig bevorzugten Ausführungsform der Erfindung wird eine Dotierungsmittelquelle auf die
Oberfläche der Vorrichtung in dem Schlitz 36 aufgebracht. Wenn die Herstellung von weiteren Gebieten in
anderen Teilen der Halbleitervorrichtung erwünscht ist, wie dargestellt, beispielsweise Emittergebiete 50 der
in Figur 8 gezeigten Vorrichtung, können Dotierungsmittelquellen für die zur Herstellung dieser Gebiete
erforderlichen Verunreinigungen durch herkömmliche Maßnahmen ebenfalls aufgebracht werden. In Figur 8 ist
eine Vierschichthalbleitervorrichtung, beispielsweise ein Thyristor,gezeigt, bei der die Gebiete 12, 14 und
16 in der oben beschriebenen Weise hergestellt werden
und bei der zusätzliche Gebiete 50 hergestellt werden, beispielsweise von einer Fremdatomquelle aus, die auf
die Oberfläche der Vorrichtung aufgebracht und dann auf eine Temperatur erhitzt wird, die ausreicht, um eine
Diffusion in den Halbleiterkörper hinein hervorzurufen. Eine Oxidschicht 54 dient in bekannter Weise als Maske
für die Herstellung der Gebiete 50. Gleichzeitig kann ein Isolationsgebiet 52 von der Premdatomquelle auf der
Innenfläche der Rille 20 aus gebildet werden, und zwar durch Eindiffundieren dieser Verunreinigung in den Körper
der Vorrichtung entweder gleichzeitig mit oder unabhängig von der Herstellung der Gebiete 50. Die Verwendung
des oben beschriebenen Schlitzes 36 macht die Herstellung des Isolationsgebietes zusammen mit dem
n-leitenden Emittergebiet in im wesentlichen demselben Ausmaß an Zeit möglich, im Vergleich zu der wesentlich
längeren Zeit, die üblicherweise zum Herstellen von tiefen Isolationsgebieten erforderlich ist.
Die Erfindung ist zwar in Verbindung mit einer Ausführungsform beschrieben worden, die eine Rille aufweist,
an deren Oberfläche wenigstens eine Übergangszone endigt und von deren Grund aus sich ein Schlitz zur Herstellung
einer Isolationsdiffusion durch die Scheibe erstreckt, es ist jedoch nicht notwendig, daß sich der
Schlitz von dem Grund der Rille aus in die Scheibe erstreckt. Beispielsweise liegt es im Rahmen der Erfindung,
einen Schlitz von einer Fläche eines Halbleiterkörpers aus in den Körper hinein herzustellen und innerhalb
der Grenzen der Vorrichtung eine Passivierungsrille gesondert herzustellen. Als ein weiteres Beispiel sei angegeben,
daß dort, wo eine Rille überhaupt nicht erwünscht ist, der Schlitz und die Isolationsdiffusion trotzdem
in der vorstehend beschriebenen Weise ausgeführt werden können, denn die Kombination aus der Rille und dem
Jjehlltz, dor sich von ihr aus in den Körper erstreckt,
ist in gewissen Fällen nur eine besonders vorteilhafte Struktur.
Figur 9 zeigt eine im wesentlichen fertiggestellte Vorrichtung gemäß einer exemplarischen Ausführungsform der
Erfindung, die Kontaktmetallisierungsgebiete 58 auf den Emittern 50 der mehreren Halbleitervorrichtungen und eine
Metallisierung 60 auf der unteren Fläche der Vorrichtung aufweist. Weiter ist Glas oder anderes Passivierungsmaterial
62 auf die Innenfläche der Rille 20 zur Passivierung sowohl der Übergangszone zwischen den Schichten
14 und 12 als auch der Übergangszone zwischen der Schicht 12 und dem Gebiet 52 aufgebracht. Die in Figur 9 gezeigte
Vorrichtung kann in Tabletten geteilt werden, indem auf bekannte Weise die Scheibe im Bereich des
Schlitzes 3 6 durch irgendein zweckmäßiges Verfahren zerbrochen, zerschnitten oder anderweitig unterteilt wird und
anschließend die einzelnen Vorrichtungen in ein Gehäuse eingeschlossen werden. Bei dem Verfahren des Unterteilens
in Tabletten sollte sich die außergewöhnliche Festigkeit der Scheiben und deren mangelnde Neigung, längs des
Schlitzes zu brechen, wie zu erwarten wäre, zeigen.
In einer exemplarischen Ausführungsform der Erfindung
wird eine η-leitende Scheibe, die einen spezifischen Widerstand in dem Bereich von 20 bis 50 Ωοπι hat, von
jeder ihrer Flächen aus bis zu einer Tiefe von etwa 0,05 mm (1.8 mils) mit einen Akzeptor erzeugenden Verunreinigungen
diffundiert, um p-leitende Oberflächenschichten herzustellen. Die Oxidschicht, die während der
Diffusion hergestellt wird, wird mit Photoresist gemustert, und eine Rille wird durch herkömmliche Maßnahmen
hergestellt, die sich durch wenigstens eine der p-leitenden Schichten hindurch in den η-leitenden Teil
des Substrats erstreckt, wobei diese Rille eine Breite von etwa 0,51 mm (20 mils) und eine Tiefe von etwa
0,05 bis 0,08 mm (2 bis 3 mils) hat. Eine neue Photoresistschicht
wird auf die Scheibe wenigstens in der Rille aufgebracht, und ein durch einen Laser beschädigtes
Gebiet wird vom Grund der Rille aus unter den oben angegebenen Bedingungen erzeugt, die sich bis zu einer
Gesamttiefe von etwa 0,15 mm (6 mils) in die Scheibe erstreckt. Diese Tiefe wird gewählt, damit sich nach
dem Plasmaätzen ein Schlitz ergibt, der sich bis nahe an die untere p-leitende Schicht erstreckt, diese aber
nicht berührt. Vorzugsweise wird die Tiefe des Schlitzes so gewählt, daß die Diffusion eines Gebietes, das sich
zu der unteren p-leitenden Schicht von einer auf die
Innenwände des Schlitzes aufgebrachten Verunreinigungsquelle aus erstreckt, in ungefähr derselben Zeit ausgeführt
werden kann, die erforderlich ist, um das Katodengebiet durch Diffusion herzustellen. Die mittels Laser
beschädigte Scheibe wird dann in einem Plasmareaktor gemäß dem oben beschriebenen Verfahren geätzt, wodurch
ein relativ spannungsfreier Schlitz hergestellt wird, der eine Breite von etwa 0,01 mm (1/2 mil) und eine
Tiefe von etwa 0,10 mm (4 mils) hat. In dieser Phase
wird die relative Zerbrechlichkeit der Scheibe wesentlich
verringert, und gewöhnliche Handhabungsvorsichtsmaßnahmen sind ausreichend, um die Gefahr eines Zerbrechens
in akzeptablem Ausmaß zu verringern.
Nachdem der Schlitz plasmageätzt worden ist, wird die
Photoresistschicht entfernt, und es erfolgt eine Borvoraufbringung in dem Schlitz. Die Scheibe wird oxidiert,
gemustert, und es wird Phosphor aufgebracht, um eine Quelle für n-leitende Katodengebiete herzustellen.
Die Bor- und Phosphordiffusionen werden gleichzeitig ausgeführt, woran sich bei Bedarf eine Phosphorgetterung
von der Oberfläche aus anschließt. Eine Oxidschicht wird aufgewachsen und gemustert, und es erfolgt eine ausgewählte
Glaspassivierung der beiden Übergangszonen, die
an der Innenfläche der Rille endigen. Die Vorrichtung wird dann in bekannter Weise metallisiert, damit sie
Kontakte erhält, und in Tabletten zerteilt.
Die angewandte Technik des Zerteilens in Tabletten muß
mit Rücksicht auf die Tatsache gewählt werden, daß Scheiben, die durch das Verfahren nach der Erfindung
hergestellt worden sind, nicht dieselbe Tendenz zum Brechen längs des Schlitzes zeigen wie Scheiben, die
durch bekannte Verfahren (US-PS 4 137 100) hergestellt worden sind. Demgemäß können Verfahren zum Zerteilen von
Scheiben in Tabletten ohne Schlitze geeigneterweise benutzt werden, wie beispielsweise das mechanische oder
mittels Laser ausgeführte Einritzen der unteren Fläche der Scheibe und das Zerbrechen der Scheibe längs der
Einritzlinie. '
Die Erfindung kann gleichermaßen vorteilhaft unter Verwendung von sich schneidenden parallelen Isolationsgebieten,
um mehrere Vorrichtungen auf einer Scheibe zu begrenzen, sowie unter Verwendung von sich nicht schneidenden
Grabenstrukturen, die die nicht unterteilten Vorrichtungen umgeben, durchgeführt werden. Es wird gegenwärtig
bevorzugt, die Grabenstruktur zu verwenden, um die einzelnen Vorrichtungen auf der Scheibe zu isolieren.
Die Erfindung ist zwar in Verbindung mit einer besonderen Vorrichtung und gemäß einer gegenwärtig bevorzugten
Ausführungsform derselben beschrieben worden,
im Rahmen der Erfindung bieten sich dem Fachmann jedoch gewisse Abwandlungs- und Änderungsmöglichkeiten.
Beispielsweise wird es gegenwärtig zwar vorgezogen, das beschädigte Gebiet in der Scheibe durch Schmelzen mittels
Laser zu erzeugen, es können jedoch andere Mittel, wie beispielsweise Elektronenstrahlen oder Ionenstrahlen,
benutzt werden, um die beschädigten Gebiete herzustellen. Die wesentlichen Schritte beinhalten die Herstellung
des beschädigten Gebietes und das Ätzen dieses Gebietes, um einen spannungsarmen Schlitz herzustellen und das
beschädigte Material aus ihm zu entfernen.
Die Erfindung ist zwar unter Verwendung eines ununterbrochenen
Schlitzes als einem Ort beschrieben worden, von dem aus die Isolationsdiffusion durchgeführt wird, im
Rahmen der Erfindung ist es jedoch auch möglich, eine
Zeile von relativ engen Abstand aufweisenden, aber voneinander isolierten säulenförmigen beschädigten Gebieten
herzustellen, die dann auf dieselbe Weise wie ein die Form einer ununterbrochenen Rille aufweisendes beschädigtes Gebiet geätzt werden können, um eine Zeile von isolierten
säulenförmigen Löchern herzustellen, die sich in oder durch die Scheibe erstrecken. Der Abstand zwischen
den säulenförmigen Gebieten wird so gewählt, daß laterale Diffusionsstrecken von wenigstens der Hälfte des Abstands
in derselben oder in geringerer Zeit wie bei der vertikalen Diffusion von dem Grund der Gebiete bis zu der
unteren Schicht erzielt werden. Es kann eine Scheibe mit noch größerer Festigkeit als mit einer geschlitzten
Struktur erzielt werden.
Claims (26)
- Patentansprüche:Verfahren zum Herstellen einer eine geringe Restspannung aufweisenden Ausnehmung in einem Körper aus Halbleitermaterial, gekennzeichnet durch folgende Schritte:selektives Beschädigen des Halbleiterkörpers in dem Bereich der herzustellenden Ausnehmung, wobei in diesem Schritt eine relativ hohe Restspannung in der Ausnehmung erzeugt wird, undTrockenätzen des Körpers wenigstens in dem beschädigten Gebiet, um im wesentlichen das gesamte beschädigte Material zu entfernen und dadurch die spannungsarme Ausnehmung in dem Körper herzustellen.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Trockenätzschritt das selektive Ätzen des Körpers zum Entfernen des beschädigten Materials mit einer größeren Geschwindigkeit als das unbeschädigte Material beinhaltet.
- 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Trockenätzschritt das Ätzen des Körpers in einem Plasma beinhaltet.
- 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Ätzen des Körpers in einem Plasma das fitzen des Körpers in einem reaktionsfähigen Plasma beinhaltet.
- 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als Plasma ein Plasma verwendet wird, welches CF4 als Hauptbestandteil enthält.
- 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Plasma außerdem Sauerstoff enthält.
- 7. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Trockenätzschritt das Ätzen in einer gasförmigen Umgebung beinhaltet.
- 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Ätzschritt das Ätzen mit einem Gas beinhaltet, welches HCL oder HBr als Hauptbestandteil enthält.
- 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das selektive Beschädigen des Körpers ein mechanisches Beschädigen des Körpers beinhaltet.
- 10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß das selektive Beschädigen des Körpers ein mechanisches Beschädigen des Körpers beinhaltet, bei dem ein Strom von Teilchen hoher Energie auf den Körper gerichtet wird, so daß die Beschädigung aus Kollisionen zwischen den Teilchen und dem Körper resultiert.
- 11. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Schritt des selektiven Beschädigens ein Beschädigen des Körpers beinhaltet, bei dem ein Strom von Teilchen hoher Energie, wie Elektronen, Ionen oder Protonen, auf den Körper gerichtet wird, so daß die Beschädigung durch Kollisionen zwischen den• * Mf,_ *5 —.Teilchen und dem Körper erfolgt.
- 12. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Beschädigungsschritt eine Beschädigung des Halbleiterkörpers ohne Beseitigung einer nennenswerten Menge an Material von dem Ort der Beschädigung beinhaltet.
- 13. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß das Beschädigen des Körpers ein'''''V örtliches Erhitzen des Körpers, durch das ein kleiner Teil desselben geschmolzen wird, beinhaltet.
- 14. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß das Beschädigen des Körpers das Erhitzen desselben beinhaltet, bei dem ein Laserstrahl auf einen ausgewählten Teil des Körpers gerichtet wird, um diesen Teil zu schmelzen.
- 15. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Beschädigungsschritt beinhaltet, einen Laserstrahl auf den Körper zu richten und den^- Strahl abzulenken, um im wesentlichen den Bereich der . Ausnehmung zu überstreichen.
- 16. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß das Beschädigen des Körpers beinhaltet, einen Laserstrahl auf mehrere diskrete, gegenseitigen Abstand aufweisende Beschädigungsstellen innerhalb des zu beschädigenden Bereiches zu richten, um dadurch den Körper an den diskreten, gegenseitigen Abstand aufweisenden Beschädigungsstellen zu schmelzen.
- 17. Verfahren zum Herstellen eines Gebietes eines ersten Leitungstyps wenigstens teilweise durch ein Gebiet eineszweiten Leitungstyps hindurch, gekennzeichnet durch folgende Schritte:selektives Beschädigen der Kristallstruktur des Gebietes des zweiten Leitungstyps bis in eine Tiefe, die kleiner ist als die Dicke des Gebietes;Trockenätzen des beschädigten Gebietes, um das beschädigte Material zu entfernen und einen relativ spannungsfreien Schlitz zurückzulassen, der sich weniger als vollständig durch das Gebiet erstreckt; undAufbringen einer Fremdatomquelle auf die Innenfläche des Schlitzes und Diffundieren der Fremdatome in das Gebiet des zweiten Leitungstyps von dem Schlitz aus.
- 18. Verfahren zum Herstellen von mehreren Halbleitervorrichtungen auf einer einzelnen Halbleiterscheibe, gekennzeichnet durch folgende Schritte:Herstellen einer Halbleiterscheibe mit Schichtaufbau, die wenigstens drei abwechselnde Zonen unterschiedlichen Leitungstyps aufweist, welche zwischen sich eine erste und eine zweite Ubergangszone bilden;Herstellen einer ringförmigen Rille in einer ersten Fläche des Halbleiterkörpers derart, daß sie von den Übergangszonen die obere schneidet, wobei die Rille den aktiven Teil wenigstens einer der Vorrichtungen umgibt;selektives Beschädigen des Körpers bis zu einer Tiefe, die sich der zweiten Übergangszone wenigstens nähert;Trockenätzen des Halbleiterkörpers, um beschädigtes Material zu entfernen und einen spannungsarmen Schlitzzu schaffen, der sich wenigstens teilweise durch das Halbleitergebiet zwischen der ersten und der zweiten Übergangszone erstreckt;Vorsehen einer Quelle von Verunreinigungen auf der Innenfläche des Schlitzes und Diffundieren der Verunreinigungen in den Körper wenigstens auf einer Strecke, die ausreicht, um das durch die Diffusion erzeugte Gebiet zu veranlassen, sich bis zu der zweiten Ubergangs-,*·*. zone zu erstrecken, wodurch die zweite Ubergangszone in der Rille endigt;Passivieren sowohl der ersten als auch der zweiten Ubergangszone durch Aufbringen einer Schicht von Passivierungsmaterial auf die Innenfläche der Rille; undZerteilen der Halbleiterscheibe in mehrere einzelne Vorrichtungen an dem Schlitz.
- 19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die Beschädigung ein Beschädigen des Halbleiterkörpers ohne Abtragung irgendeiner nennenswerten Menge an Material von dem Körper während des Beschädigungsschrittes beinhaltet.
- 20. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß das Beschädigen des Körpers beinhaltet, diesen örtlich zu erhitzen, um einen kleinen Teil desselben zu schmelzen.
- 21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß bei dem Erhitzen des Körpers ein Laserstrahl auf einen ausgewählten Teil des Körpers gerichtet wird.
- 22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß der Beschädigungsschritt beinhaltet/ einen Laserstrahl auf den Körper zu richten und den Laserstrahl abzulenken, um eine ununterbrochene beschädigte Bahn in dem Körper zu erzeugen.
- 23. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß bei dem Beschädigen des Körpers ein Laserstrahl auf mehrere diskrete, gegenseitigen Abstand aufweisende Beschädigungssteilen gerichtet wird.
- 24. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß bei dem Erhitzen des Körpers ein Elektronenstrahl auf ausgewählte Teile desselben gerichtet wird, um dessen Kristallstruktur örtlich zu beschädigen.
- 25. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß bei dem Beschädigen des Körpers ein Strom von Ionen selektiv auf den Körper gerichtet und dadurch das Kristallgitter beschädigt wird.
- 26. Verfahren zum Herstellen eines Gebietes eines ersten Leitungstyps in einem Körper eines zweiten Leitungstyps, gekennzeichnet durch folgende Schritte:selektives Beschädigen der Kristallstruktur des Körpers bis zu einer Tiefe, die kleiner ist als die Dicke des Körpers;Ätzen des Körpers, um das beschädigte Material zu entfernen und einen relativ spannungsfreien Schlitz zurückzulassen, der sich weniger als vollständig durch den Körper erstreckt; undAufbringen einer Quelle von Fremdatomen auf die Innenfläche des Schlitzes und Diffundieren der Fremdatome in den Halbleiterkörper von dem Schlitz aus.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/180,832 US4325182A (en) | 1980-08-25 | 1980-08-25 | Fast isolation diffusion |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3131987A1 true DE3131987A1 (de) | 1982-04-29 |
Family
ID=22661913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813131987 Ceased DE3131987A1 (de) | 1980-08-25 | 1981-08-13 | "verfahren zum herstellen einer spannungsarmen ausnehmung sowie eines gebietes eines leitungstyps in einem halbleiterkoerper und von mehreren halbleitervorrichtungen auf einem halbleiterkoerper" |
Country Status (4)
Country | Link |
---|---|
US (1) | US4325182A (de) |
JP (1) | JPS5789225A (de) |
DE (1) | DE3131987A1 (de) |
FR (1) | FR2489041A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3334095A1 (de) * | 1983-09-21 | 1985-04-11 | Brown, Boveri & Cie Ag, 6800 Mannheim | Verfahren zum aetzen tiefer graeben in siliziumscheiben mit glatter oberflaeche |
DE102004030573A1 (de) * | 2004-06-24 | 2006-01-19 | Infineon Technologies Ag | Verfahren zum Herstellen von Halbleiterelementen |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4454646A (en) * | 1981-08-27 | 1984-06-19 | International Business Machines Corporation | Isolation for high density integrated circuits |
US4454647A (en) * | 1981-08-27 | 1984-06-19 | International Business Machines Corporation | Isolation for high density integrated circuits |
US4528065A (en) * | 1982-11-24 | 1985-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and its manufacturing method |
FR2538616B1 (fr) * | 1982-12-28 | 1986-01-24 | Thomson Csf | Procede de fabrication collective de diodes hyperfrequence avec encapsulation incorporee et diodes ainsi obtenues |
US4456501A (en) * | 1983-12-22 | 1984-06-26 | Advanced Micro Devices, Inc. | Process for dislocation-free slot isolations in device fabrication |
US4569701A (en) * | 1984-04-05 | 1986-02-11 | At&T Bell Laboratories | Technique for doping from a polysilicon transfer layer |
US4604161A (en) * | 1985-05-02 | 1986-08-05 | Xerox Corporation | Method of fabricating image sensor arrays |
US4978418A (en) * | 1988-08-18 | 1990-12-18 | The United States Of America As Represented By The United States Department Of Energy | Controlled ion implant damage profile for etching |
JP2956097B2 (ja) * | 1989-12-13 | 1999-10-04 | キヤノン株式会社 | 半導体装置の製造方法 |
JPH03117312U (de) * | 1990-03-12 | 1991-12-04 | ||
DE4427515C1 (de) * | 1994-08-03 | 1995-08-24 | Siemens Ag | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung |
US5691248A (en) * | 1995-07-26 | 1997-11-25 | International Business Machines Corporation | Methods for precise definition of integrated circuit chip edges |
DE19710375C2 (de) * | 1997-03-13 | 2002-11-07 | Micronas Semiconductor Holding | Verfahren zum Herstellen von räumlich strukturierten Bauteilen |
US5994230A (en) * | 1997-12-16 | 1999-11-30 | Opto Power Corp | Method for cold cleaving of laser wafers into bars |
JP2000058802A (ja) | 1998-01-13 | 2000-02-25 | Stmicroelectronics Srl | Soiウェハの製造方法 |
EP0948034B1 (de) * | 1998-04-03 | 2005-01-05 | STMicroelectronics S.r.l. | Ein Verfahren für die Herstellung einer SO1-Scheibe |
EP0957515A1 (de) | 1998-05-15 | 1999-11-17 | STMicroelectronics S.r.l. | Herstellungsverfahren für eine Silizium-auf-einem-Isolator-(SOI)Halbleiterscheibe |
US6664503B1 (en) | 1999-09-07 | 2003-12-16 | Asahi Glass Company, Ltd. | Method for manufacturing a magnetic disk |
US6391213B1 (en) * | 1999-09-07 | 2002-05-21 | Komag, Inc. | Texturing of a landing zone on glass-based substrates by a chemical etching process |
US6482330B1 (en) * | 1999-10-01 | 2002-11-19 | Komag, Inc. | Method for manufacturing a data storage card |
JP2001267555A (ja) * | 2000-03-22 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US6642127B2 (en) * | 2001-10-19 | 2003-11-04 | Applied Materials, Inc. | Method for dicing a semiconductor wafer |
NL1019613C2 (nl) * | 2001-12-19 | 2003-06-20 | Micronit Microfluidics Bv | Werkwijze voor het verdelen van een substraat in een aantal individuele chipdelen. |
JP4579489B2 (ja) * | 2002-09-02 | 2010-11-10 | 新光電気工業株式会社 | 半導体チップ製造方法及び半導体チップ |
US6897128B2 (en) * | 2002-11-20 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
JP4554901B2 (ja) * | 2003-08-12 | 2010-09-29 | 株式会社ディスコ | ウエーハの加工方法 |
US7008861B2 (en) * | 2003-12-11 | 2006-03-07 | Cree, Inc. | Semiconductor substrate assemblies and methods for preparing and dicing the same |
US20050244600A1 (en) * | 2004-04-28 | 2005-11-03 | Wycech Joseph S | Method and apparatus for forming a finished article of manufacture and a finished article of manufacture made by a new and novel process |
JP4480182B2 (ja) * | 2007-09-06 | 2010-06-16 | キヤノン株式会社 | インクジェット記録ヘッド用基板及びインクジェット記録ヘッドの製造方法 |
JPWO2010016351A1 (ja) * | 2008-08-07 | 2012-01-19 | 株式会社フジクラ | 半導体装置の製造方法 |
JP5693074B2 (ja) * | 2010-07-26 | 2015-04-01 | 浜松ホトニクス株式会社 | レーザ加工方法 |
US8828873B2 (en) * | 2010-07-26 | 2014-09-09 | Hamamatsu Photonics K.K. | Method for manufacturing semiconductor device |
JP5508533B2 (ja) * | 2010-07-26 | 2014-06-04 | 浜松ホトニクス株式会社 | 光吸収基板の製造方法、及びそれを製造するための成形型の製造方法 |
US8703517B2 (en) * | 2010-10-29 | 2014-04-22 | Denso Corporation | Method of Manufacturing a Semiconductor Device Including Removing a Reformed Layer |
JP5263261B2 (ja) * | 2010-10-29 | 2013-08-14 | 株式会社デンソー | 半導体装置の製造方法 |
US8637967B2 (en) | 2010-11-15 | 2014-01-28 | Infineon Technologies Ag | Method for fabricating a semiconductor chip and semiconductor chip |
WO2015019540A1 (ja) * | 2013-08-08 | 2015-02-12 | シャープ株式会社 | 半導体素子基板およびその製造方法 |
US8883648B1 (en) * | 2013-09-09 | 2014-11-11 | United Microelectronics Corp. | Manufacturing method of semiconductor structure |
JP6838893B2 (ja) * | 2016-08-25 | 2021-03-03 | キヤノン株式会社 | 半導体装置及びその製造方法 |
JP2018042208A (ja) * | 2016-09-09 | 2018-03-15 | 株式会社ディスコ | 表面弾性波デバイスチップの製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2721086A1 (de) * | 1976-05-14 | 1977-12-01 | Int Plasma Corp | Verfahren zum abaetzen einer siliziumdioxidschicht von einer unterlage |
DE2737686A1 (de) * | 1976-09-03 | 1978-03-09 | Philips Nv | Verfahren zur herstellung einer halbleiteranordnung |
US4137100A (en) * | 1977-10-26 | 1979-01-30 | Western Electric Company | Forming isolation and device regions due to enhanced diffusion of impurities in semiconductor material by laser |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3586547A (en) * | 1969-03-18 | 1971-06-22 | Us Army | Method of producing a silicon avalanche diode |
US3615956A (en) * | 1969-03-27 | 1971-10-26 | Signetics Corp | Gas plasma vapor etching process |
US3579815A (en) * | 1969-08-20 | 1971-05-25 | Gen Electric | Process for wafer fabrication of high blocking voltage silicon elements |
US3795557A (en) * | 1972-05-12 | 1974-03-05 | Lfe Corp | Process and material for manufacturing semiconductor devices |
US3852876A (en) * | 1973-01-02 | 1974-12-10 | Gen Electric | High voltage power transistor and method for making |
US3970819A (en) * | 1974-11-25 | 1976-07-20 | International Business Machines Corporation | Backside laser dicing system |
US3962052A (en) * | 1975-04-14 | 1976-06-08 | International Business Machines Corporation | Process for forming apertures in silicon bodies |
DD136670A1 (de) * | 1976-02-04 | 1979-07-18 | Rudolf Sacher | Verfahren und vorrichtung zur herstellung von halbleiterstrukturen |
JPS586951B2 (ja) * | 1977-09-28 | 1983-02-07 | 松下電器産業株式会社 | 電子回路装置 |
JPS5467773A (en) * | 1977-11-09 | 1979-05-31 | Seiko Instr & Electronics Ltd | Production of semiconductor device |
JPS5490032A (en) * | 1977-12-28 | 1979-07-17 | Mitsubishi Electric Corp | Plasma etching method |
US4256514A (en) * | 1978-11-03 | 1981-03-17 | International Business Machines Corporation | Method for forming a narrow dimensioned region on a body |
JPS5575232A (en) * | 1978-12-01 | 1980-06-06 | Toshiba Corp | Separating method of semiconductor element |
US4257827A (en) * | 1979-11-13 | 1981-03-24 | International Business Machines Corporation | High efficiency gettering in silicon through localized superheated melt formation |
JPS5671937A (en) * | 1979-11-19 | 1981-06-15 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
US4274909A (en) * | 1980-03-17 | 1981-06-23 | International Business Machines Corporation | Method for forming ultra fine deep dielectric isolation |
-
1980
- 1980-08-25 US US06/180,832 patent/US4325182A/en not_active Expired - Lifetime
-
1981
- 1981-08-13 DE DE19813131987 patent/DE3131987A1/de not_active Ceased
- 1981-08-25 FR FR8116226A patent/FR2489041A1/fr active Granted
- 1981-08-25 JP JP13221781A patent/JPS5789225A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2721086A1 (de) * | 1976-05-14 | 1977-12-01 | Int Plasma Corp | Verfahren zum abaetzen einer siliziumdioxidschicht von einer unterlage |
DE2737686A1 (de) * | 1976-09-03 | 1978-03-09 | Philips Nv | Verfahren zur herstellung einer halbleiteranordnung |
US4137100A (en) * | 1977-10-26 | 1979-01-30 | Western Electric Company | Forming isolation and device regions due to enhanced diffusion of impurities in semiconductor material by laser |
Non-Patent Citations (1)
Title |
---|
"Philips techn. Rdsch.", Bd. 38, Nr. 7/8, 1979, S. 203-214 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3334095A1 (de) * | 1983-09-21 | 1985-04-11 | Brown, Boveri & Cie Ag, 6800 Mannheim | Verfahren zum aetzen tiefer graeben in siliziumscheiben mit glatter oberflaeche |
DE102004030573A1 (de) * | 2004-06-24 | 2006-01-19 | Infineon Technologies Ag | Verfahren zum Herstellen von Halbleiterelementen |
DE102004030573B4 (de) * | 2004-06-24 | 2009-01-08 | Infineon Technologies Ag | Verfahren zum Herstellen von Halbleiterelementen |
US7485550B2 (en) | 2004-06-24 | 2009-02-03 | Infineon Technologies Ag | Method for producing semiconductor elements |
Also Published As
Publication number | Publication date |
---|---|
JPS5789225A (en) | 1982-06-03 |
FR2489041B1 (de) | 1984-03-16 |
US4325182A (en) | 1982-04-20 |
FR2489041A1 (fr) | 1982-02-26 |
JPH0210576B2 (de) | 1990-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3131987A1 (de) | "verfahren zum herstellen einer spannungsarmen ausnehmung sowie eines gebietes eines leitungstyps in einem halbleiterkoerper und von mehreren halbleitervorrichtungen auf einem halbleiterkoerper" | |
DE3686923T2 (de) | Verfahren zur sichtbarkeitsverbesserung von ausrichtmarkierungen erster ordnung. | |
EP0001100B1 (de) | Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen | |
DE68926261T2 (de) | Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung | |
DE2414033C3 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials | |
DE3706127C2 (de) | ||
DE1614867B1 (de) | Verfahren zum herstellen eines integrierten schaltkreisaufbaus | |
WO2007016895A1 (de) | Verfahren zum durchtrennen von spröden flachmaterialien mittels laser entlang einer zuvor erzeugten spur | |
EP0000897A1 (de) | Verfahren zum Herstellen von lateral isolierten Siliciumbereichen | |
DE2429026A1 (de) | Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens | |
DE4025144A1 (de) | Verfahren zum selektiven beschichten lichtemittierender halbleitereinrichtungen | |
EP0009097B1 (de) | Verfahren zum Herstellen einer Isolationsstruktur in einem Halbleiterkörper | |
DE2615754A1 (de) | Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung | |
DE69333843T2 (de) | Ätzverfahren für Silizium-Substrat | |
DE69714123T2 (de) | Feldemissionselektronenquelle und seine Herstellungsverfahren | |
EP0001038B1 (de) | Herstellung einer Siliciummaske und ihre Verwendung | |
DE2659303A1 (de) | Verfahren zum herstellen von halbleiterelementen | |
EP0028786B1 (de) | Ionenimplantationsverfahren | |
EP0164645A2 (de) | Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes | |
DE2157633A1 (de) | Verfahren zur planaren diffusion von zonen einer monolithisch integrierten festkoerperschaltung | |
DE1965408C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2536108A1 (de) | Kantenbegrenzung bei halbleiterscheibchen | |
DE2718781C2 (de) | Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen | |
DE2107671A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE1268746C2 (de) | Verfahren zum herstellen einer vielzahl von planartransistoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |