DE102004030573A1 - Verfahren zum Herstellen von Halbleiterelementen - Google Patents
Verfahren zum Herstellen von Halbleiterelementen Download PDFInfo
- Publication number
- DE102004030573A1 DE102004030573A1 DE102004030573A DE102004030573A DE102004030573A1 DE 102004030573 A1 DE102004030573 A1 DE 102004030573A1 DE 102004030573 A DE102004030573 A DE 102004030573A DE 102004030573 A DE102004030573 A DE 102004030573A DE 102004030573 A1 DE102004030573 A1 DE 102004030573A1
- Authority
- DE
- Germany
- Prior art keywords
- doping
- hydrogen
- semiconductor
- area
- dot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 146
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 50
- 238000000926 separation method Methods 0.000 claims abstract description 39
- 230000007547 defect Effects 0.000 claims description 28
- 239000001257 hydrogen Substances 0.000 claims description 28
- 229910052739 hydrogen Inorganic materials 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 27
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 25
- 239000013078 crystal Substances 0.000 claims description 19
- 238000002513 implantation Methods 0.000 claims description 12
- 238000001465 metallisation Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 230000005855 radiation Effects 0.000 claims description 4
- 238000005496 tempering Methods 0.000 claims description 4
- 230000001404 mediated effect Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 24
- 230000000875 corresponding effect Effects 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 238000002161 passivation Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Abstract
Vorgeschlagen wird ein Verfahren zum Herstellen von Halbleiterelementen (15). Kernidee des Verfahren ist, dass in einem Behandlungsbereich (B) eine wasserstoffkorrelierte Dotierung (DOT) ausgebildet wird, wobei als Behandlungsbereich (B) oder als Teil davon ein Bereich oder ein Teil davon gewählt wird, der außerhalb des oder eines ersten oder inneren zusammenhängenden Gebiets (25') liegt, welches die jeweilige integrierte Halbleiterschaltungsanordnung (10), nicht aber die jeweiligen zugehörigen Trennzonen (25t) enthält, und der innerhalb des oder eines zweiten oder äußeren zusammenhängenden Gebiets (25'') liegt, welches die jeweilige integrierte Halbleiterschaltungsanordnung (10) und auch die jeweiligen zugehörigen Trennzonen (25t) enthält.
Description
- Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterelementen gemäß dem Oberbegriff von Anspruch 1. Des Weiteren betrifft die vorliegende Erfindung ein Halbleiterelement und einen Chip, welche mittels des erfindungsgemäßen Verfahrens hergestellt sind.
- Verfahren zum Herstellen von Halbleiterelementen oder von Chips umfassen eine Reihe von Einzelschritten. Zunächst wird in der Regel ein Halbleitermaterialbereich, der auch als Halbleiterwafer bezeichnet wird, ausgebildet oder bereitgestellt. Dieser Halbleitermaterialbereich oder Halbleiterwafer besitzt einen Oberseitenbereich sowie einen Rückseitenbereich. Auf dem Halbleitermaterialbereich oder Halbleiterwafer werden ein oder mehrere Bereiche definiert, in welchen oder auf welchen integrierte Halbleiterschaltungsanordnungen ausgebildet werden. Nach dem Fertigstellen der integrierten Halbleiterschaltungsanordnungen in den definierten Bereichen des Halbleitermaterialbereichs oder des Halbleiterwafers werden die jeweiligen definierten Bereiche des Halbleitermaterialbereichs oder Halbleiterwafers mit der jeweils dort vorgesehenen und ausgebildeten integrierten Halbleiterschaltungsanordnung herausgetrennt oder vereinzelt. Diese herausgetrennten definierten Bereiche mit den jeweiligen ausgebildeten integrierten Halbleiterschaltungsanordnungen werden dann als Halbleiterelemente oder als Chips bezeichnet und als solche bereitgestellt. Das Heraustrennen oder Vereinzeln der Chips oder Halbleiterelemente geschieht im Verband im Halbleitermaterialbereich oder Halbleiterwafer entlang von Trennzonen, die in Randbereichen der jeweiligen definierten Bereiche für die integrierten Halbleiterschaltungsanordnungen vorgesehen, gelegen oder ausgebildet sind.
- Problematisch bei herkömmlichen Verfahren zum Herstellen von Halbleiterelementen ist, dass durch den Vorgang des Heraustrennens oder Vereinzelns der Halbleiterelemente oder Chips im Bereich der Trennzonen Störungen, Defekte oder Kristallfehler in dem zugrunde liegenden Halbleitermaterialbereich der integrierten Halbleiterschaltungsanordnung, des Halbleiterelements oder des Chips entstehen. Obwohl sich diese Defekte im Randbereich des Chips befinden, können jedoch nicht in jedem Fall Wechselwirkungen mit dem elektrisch aktiven Bereich, insbesondere mit bestimmten Raumladungszonen der die integrierte Halbleiterschaltungsanordnung bildenden Halbleiterbauelemente vermieden werden. Aufgrund derartiger Wechselwirkungen kann es zum Beispiel passieren, dass bestimmte Strukturparameter oder Funktionsparameter des Chips verändert werden. Dies führt über die Betriebsdauer des Chips gegebenenfalls zu Instabilitäten oder auch zum Ausfall. Zum Beispiel kann aufgrund der oben genannten Wechselwirkungen auch das Auftreten eines Anstiegs im Sperrstrom oder im Leckstrom bestimmter Bauelemente induziert werden.
- Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Halbleiterelements anzugeben, bei welchem auf besonders einfache und doch zuverlässige Art und Weise Störungen, Defekte oder Kristallfehler oder deren Einfluss auf Struktur und Funktionsparameter beim Halbleiterelement beim oder nach dem Heraustrennen oder Vereinzeln reduziert oder verhindert werden können.
- Gelöst wird die Aufgabe bei einem Verfahren zur Herstellung von Halbleiterelementen oder von Chips der eingangs erwähnten Art erfindungsgemäß mit den Merkmalen des unabhängigen Patentanspruchs 1. Die Aufgabe wird des Weiteren erfindungsgemäß gelöst durch ein Halbleiterelement oder einen Chip mit den Merkmalen des Patentanspruchs 20.
- Das erfindungsgemäße Verfahren zum Herstellen von Halbleiterelementen ist dadurch gekennzeichnet, dass in einem und/oder vermittelt durch einen Behandlungsbereich eine wasserstoffkorrelierte Dotierung ausgebildet wird, wobei als Behandlungsbereich oder als Teil davon ein Bereich oder ein Teil davon gewählt wird, der außerhalb des oder eines ersten oder inneren umfassenden und/oder zusammenhängenden Gebiets liegt, welches die jeweilige integrierte Halbleiterschaltungsanordnung, nicht aber die jeweiligen zugehörigen Trennzonen enthält, und der innerhalb des oder eines zweiten oder äußeren umfassenden und/oder zusammenhängenden Gebiets liegt, welches die jeweilige integrierte Halbleiterschaltungsanordnung und auch die jeweiligen zugehörigen Trennzonen enthält.
- Es ist somit eine Kernidee der vorliegenden Erfindung, in einem bestimmten Behandlungsbereich eine auf Wasserstoff und/oder auf Protonen basierte oder basierende Dotierung auszubilden.
- Im Sinne der Erfindung kann unter einem Halbleiterelement im Folgenden auch ein Halbleitermodul oder Halbleiterschaltungsmodul, insbesondere jeweils in integrierter Form verstanden werden. Ferner kann unter einem Halbleiterelement auch eine integrierte Halbleiterschaltung oder auch ein diskretes Halbleiterbauelement verstanden werden, z. B. ein Transistor, ein IGBT oder eine Diode.
- Im Sinne der Erfindung kann unter einer wasserstoffkorrelierten Dotierung verstanden werden eine Dotierung, die durch Wasserstoff und/oder Protonen induziert ist oder wird, eine Dotierung, die durch Wasserstoff-Defekt-Komplexe und/oder Protonen-Defekt-Komplexe vermittelt und/oder erzeugt wird, und/oder eine auf Wasserstoff und/oder auf Protonen basierte oder basierende Dotierung.
- Der Behandlungsbereich ist also z. B. ein Bereich am Rande der integrierten Halbleiterschaltungsanordnung oder am Rande des Halbleiterelements oder Chips. Beim Behandlungsbereich handelt es sich insbesondere um einen Bereich, der außerhalb liegt von einem Gebiet, welches die jeweilige integrierte Halbleiterschaltungsanordnung enthält oder umfasst und/oder welches zusammenhängend ausgebildet ist. Andererseits handelt es sich beim Behandlungsbereich um einen Bereich, welcher innerhalb eines Gebiets liegt, welches die Trennzonen der jeweiligen integrierten Halbleiterschaltungsanordnung enthält. Es handelt sich also – z. B. bei einem rechteckförmigen Chip – insbesondere um eine Art rechteckigen Ringbereich oder Rahmenbereich um den Bereich der integrierten Halbleiterschaltungsanordnung herum, in welchem auch die Trennzonen ausgebildet sind. Aufgrund der dort vorgesehenen auf Wasserstoff und/oder auf Protonen basierten und/oder basierenden Dotierung treten etwaig beim Vereinzeln oder beim Heraustrennen ausgebildete Störungen, Defekte oder Kristallfehler in Wechselwirkung mit der dort vorgesehenen Dotierung, und zwar in einer Art und Weise, die dazu führt, dass der Einfluss der Störungen, Defekte oder Kristallfehler auf die Raumladungszonen und entsprechend auf die Strukturparameter und Funktionsparameter der integrierten Halbleiterschaltungsanordnung reduziert oder vermieden wird.
- Alternativ oder zusätzlich kann die durch die Wasserstoffbehandlung oder Protonenbehandlung induzierte n-Dotierung soweit oder so tief im Halbleiterelement eingebracht werden, dass bei Sperrbelastung die defektbehaftete Zone nicht mehr tangiert oder beeinflusst wird. In diesem Fall dient die Dotierung dem Begrenzen der Raumladungszone innerhalb der ungestörten Bereiche des Halbleiterelements.
- Dabei wird ausgenutzt, dass Wasserstoff und/oder Protonen mit Kristalldefekten wechselwirken können und dabei n-dotierende Komplexe bilden können.
- Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen von Halbleiterelementen ist es vorgesehen, dass die wasserstoffkorrelierte Dotierung so ausgebildet wird, dass sie nach dem Heraustrennen oder Vereinzeln des jeweiligen definierten Bereichs mit der jeweiligen integrierten Halbleiterschaltungsanordnung als lateraler Feldstopp oder als laterale Feldstoppdotierung des sich jeweils ergebenden Halbleiterelements oder Chips – insbesondere im Randbereich davon – fungiert.
- Bei der Durchführung der wasserstoffkorrelierten Dotierung bieten sich unterschiedliche Vorgehensweisen an.
- Zum einen kann es gemäß einer vorteilhaften Ausführungsform des erfindungsgemäßen Verfahrens vorgesehen sein, dass die wasserstoffkorrelierte Dotierung vor dem Heraustrennen oder Vereinzeln des jeweiligen definierten Bereichs mit der jeweiligen integrierten Halbleiterschaltungsanordnung, des jeweiligen Halbleiterelements oder des jeweiligen Chips erfolgt.
- Zusätzlich oder alternativ kann es vorgesehen sein, dass die wasserstoffkorrelierte Dotierung nach dem Heraustrennen oder Vereinzeln des jeweiligen definierten Bereichs mit der jeweiligen integrierten Halbleiterschaltungsanordnung, des jeweiligen Halbleiterelements oder des jeweiligen Chips erfolgt.
- Bei einer anderen Ausführungsform ist es vorgesehen, dass vor dem Vereinzeln die Dotierung oder Implantation ausgeführt wird und dass nach dem Vereinzeln eine Temperung durchgeführt wird.
- Es kann besonders vorteilhaft sein, wenn die wasserstoffkorrelierte Dotierung jeweils von der Seitenfläche des Halbleiterelements oder Chips her erfolgt.
- Bei einer anderen bevorzugten und alternativen oder zusätzlichen Ausführungsform der Erfindung ist es vorgesehen, dass die wasserstoffkorrelierte Dotierung vom Oberseitenbereich des Halbleitermaterialbereichs oder Halbleiterwafers her erfolgt oder von einem diesem Oberseitenbereich entsprechenden Oberseitenbereich des jeweiligen herausgetrennten oder vereinzelten Halbleiterelements oder Chips.
- Andererseits ist es zusätzlich oder alternativ denkbar, dass die wasserstoffkorrelierte Dotierung vom Rückseitenbereich des Halbleitermaterialbereichs oder Halbleiterwafers her erfolgt oder von einem diesen Oberflächenbereich entsprechenden Rückseitenbereich des jeweiligen herausgetrennten oder vereinzelten Halbleiterelements oder Chips.
- Von besonderem Vorteil ist es, wenn die wasserstoffkorrelierte Dotierung durch eine Wasserstoffplasmabehandlung realisiert wird.
- Ferner kann es vorgesehen sein, dass bei der auf Wasserstoff und/oder auf Protonen basierten oder basierenden Dotierung (DOT) ein Temperschritt durchgeführt wird, insbesondere im Temperaturbereich von etwa 300°C bis etwa 500°C und/oder über einen Zeitraum von etwa 30 Minuten bis etwa 2 Stunden.
- Alternativ oder zusätzlich ist es möglich, dass die wasserstoffkorrelierte Dotierung durch eine Wasserstoffimplantation oder eine Protonenimplantation bewirkt wird. Diese kann insbesondere schräg und auch unter einem flachen Einfallswinkel oder unter einem steilen Einfallswinkel zur Oberfläche erfolgen.
- Bei einer anderen alternativen oder zusätzlichen Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass die Einfallswinkel in Anwesenheit einer erhöhten Sauerstoffkonzentration im zu dotierenden Material durchgeführt werden.
- Dies geschieht vorzugsweise durch eine Sauerstoffbehandlung des Wafers, die insbesondere durch eine thermische Oxidation zu einem beliebigen früheren Zeitpunkt im Herstellungsprozess des integrierten Halbleitermoduls realisiert werden kann.
- Besonders wirkungsvoll ist die wasserstoffkorrelierte Dotierung dann, wenn diese bis zu einer Tiefe und/oder bis zu einer lateralen Ausdehnung erfolgt, welche größer ist/sind als die Tiefe bzw. Lage oder laterale Ausdehnung durch das Heraustrennen oder Vereinzeln entstehender oder entstandener Störungen, Defekte, Kristallschäden oder Kristallfehler im jeweiligen definierten oder zweiten Bereich, insbesondere mit der jeweiligen integrierten Halbleiterschaltungsanordnung, im jeweiligen Halbleiterelement bzw. im jeweiligen Chip.
- Des Weiteren ist es von besonderem Vorteil, wenn die wasserstoffkorrelierte Dotierung bis zu einer Tiefe und/oder bis zu einer lateralen Ausdehnung erfolgt, die jeweils im Bereich liegt von etwa 2 μm bis etwa 200 μm.
- Auch in Bezug auf das Verfahren des Heraustrennens oder Vereinzelns bieten sich mannigfache Vorgehensweisen an. Das Trennen oder Vereinzeln der Chips kann über einen Sägeprozess oder durch Laserschneiden erfolgen, und zwar insbesondere entlang der Trennzonen.
- Häufig ist es nicht wünschenswert, dass die wasserstoffkorrelierte Dotierung auf den gesamten Gebieten der integrierten Halbleiterschaltungsanordnung oder des Halbleitermaterialbereichs oder Halbleiterwafers erfolgt. In diesem Fall ist es besonders vorteilhaft, dass Bereiche des Halbleitermaterialbereichs oder Halbleiterwafers oder Bereiche der integrierten Halbleiterschaltungsanordnung, bei denen die wasserstoffkorrelierte Dotierung nicht erfolgen soll, vorab maskiert werden.
- In diesem Fall bietet es sich an, dass als Maskierung eine Nitridschicht, eine Plasmanitridschicht und/oder eine Metallisierung gewählt und/oder ausgebildet werden.
- Von weiterem Vorteil ist es, wenn im Zusammenhang mit dem Ausbilden der wasserstoffkorrelierten Dotierung im Behandlungsbereich gezielt Fehlstellen und/oder Kristallfehler erzeugt werden, insbesondere durch Ionenbestrahlung, Elektronenbestrahlung und/oder durch Bestrahlung mit Laserstrahlung.
- Bei einer anderen Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass im Zusammenhang mit dem Ausbilden der wasserstoffkorrelierten Dotierung mehrere Dotierschritte oder Implantationen durchgeführt werden, insbesondere mit unterschiedlichen Energien.
- Ein weiterer Kernaspekt der vorliegenden Erfindung besteht auch darin, die Vorgehensweise im Hinblick auf die wasserstoffkorrelierte Dotierung ganz allgemein im Rahmen eines Verfahrens zum Modifizieren einer, insbesondere lateralen Feldstoppschicht zu verwenden.
- Erfindungsgemäß werden ferner ein Halbleiterelement oder ein Chip geschaffen, welche mittels des erfindungsgemäßen Verfahrens zum Herstellen von Halbleiterelementen ausgebildet sind.
- Nachfolgend werden diese und weitere Aspekte der vorliegenden Erfindung mit anderen Worten im Detail erläutert:
Bei Hochvolt- und speziell bei Feldstoppbauelementen reicht die Raumladungszone im Sperrfall unterhalb des planaren Randabschlusses weiter in Richtung der äußeren Chipkante, als direkt an der Oberfläche, wo sie durch den Channelstopper in ihrer Ausdehnung begrenzt wird. Je niedriger die Dotierung des Grundmaterials ist, desto ausgeprägter ist dieser Effekt. Beim Vereinzeln der Chips durch z. B. Lasern oder Trennen mit einer Säge treten an der Trennfläche unweigerlich Kristallfehler auf, die seitlich tief in den Chip reichen können. Daneben kann es – besonders beim Sägen – zu Ausbrüchen im Silizium, dem so genannten Chipping kommen. Dieses tritt bevorzugt nahe bzw. an der Vorder- und Rückseite des Chips auf. - Trifft nun die Raumladungszone im Sperrfall auf solche geschädigten Zonen und Kristallfehler, so steigt zumindest der Sperrstrom des Chips an. Dieser ist meist instabil über die Betriebsdauer (z. B. weil die Kristallfehler durch Temperatur- und Lastwechsel wandern) und kann auch zum Ausfall des Bauelements führen.
- Auf der Vorderseite befinden sich seitlich der Sägespur Strukturen (z. B. Oxidstege), die die Ausbreitung des Chippings und der Kristallfehler bis in den aktiven Bereich des Halbleiters verhindern sollen. Dies ist bei Bauelementen, die auf Epi-Grundmaterial beruhen, auch ausreichend. Chipping auf der Rückseite hat hier keine negative Auswirkung, weil das Trägersubstrat lediglich zur mechanischen Stabilisierung und zum ohmschen Anschluss des Rückseitenkontakts dient.
- Bei Hochvoltbauelementen, die ab etwa 600 V Sperrspannung zunehmend auf homogen dotierten Float Zone Substratscheiben basieren, greift die Raumladungszone im Sperrfall sehr weit bis zur rückseitigen Oberfläche des Halbleiters. Chipping an der Rückseite stellt hier also ein ernstes Problem dar, speziell wenn durch Einsatz von Feldstopptechnologien die Grundmaterialdotierung abgesenkt wird und somit die Raumladungszone in der Tiefe lateral weiter in Richtung Chiprand bzw. Sägespur reicht.
- Der Randabschluss muss also hinreichend breit gewählt werden, damit die Raumladungszone sicher vor der Sägespur und der ihr vorgelagerten defektreichen Zone (mit oder ohne zusätzliches Chipping) endet.
- Dies ist unerwünscht, da die benötigte zusätzliche inaktive Chipfläche die Kosten erhöht.
- Alternativ könnte die Dotierung in Richtung Sägekante erhöht werden, um praktisch einen lateralen Feldstopp zu erhalten. Dazu wurden bisher Trenndiffusionen eingesetzt. Diese stellen jedoch wegen des nötigen hohen Temperaturbudgets zu ihrer Herstellung starke Einschränkungen im Gesamtprozess dar und sind zudem teuer.
- Die reine Implantation von Donatoren in die gesägte Seitenwand des Bauelements erfordert zumindest einen Hochtemperaturschritt zum Ausheilen, was zu so einem späten Zeitpunkt im Prozess mit den zulässigen Temperaturen der Metallisierungen unvereinbar ist, umso mehr, wenn diese Dotierung noch weiter als die durch das Vereinzeln verursachten Kristallschäden in den Chip eingetrieben werden soll
- In der vorliegenden Erfindung wird ein Verfahren vorgestellt, mit dem ein lateraler Feldstopp nach dem Vereinzeln bereitgestellt werden kann. Ein besonderer Vorteil ist, dass es auf ein beliebiges Bauelement angewendet werden kann, ohne seine aktive Struktur und den sonstigen Randabschluss an der Oberfläche bzw. die Passivierung zu beeinflussen.
- Vor dem Vereinzeln kann auf dem fertigen, mit Vorder- und Rückseitenmetall sowie mit der Passivierung versehenen Wafer bei Bedarf eine die Wasserstoffeindiffusion verhindernde Maskierung aufgebracht werden. Anschließend werden die Chips auf der Scheibe z. B. mit einer Säge oder einem Laser vereinzelt. Der laterale Feldstop wird nun durch eine Wasserstoffdotierung aus der Sägespur erzeugt. Dazu eignet sich eine Wasserstoffplasmabehandlung. Die durch das Sägen entstandenen Kristallschäden unterstützen die wasserstoffinduzierte Donatorbildung, die nur bei einer hinreichend hohen Defekt- und Wasserstoffkonzentration erfolgt.
- Bei Bedarf kann der bei der Plasmabehandlung eindiffundierte Wasserstoff durch einen zusätzlichen Temperschritt noch weiter eindiffundiert werden, insbesondere in lateraler Richtung. Dieser Temperschritt kann im Temperaturbereich von etwa 300 °C bis etwa 500 °C und insbesondere über einen Zeitraum von etwa 30 Minuten bis etwa zwei Stunden geführt werden.
- Förderlich ist ferner eine hohe Sauerstoffkonzentration insbesondere im oberflächennahen Bereich, da außer den Wasserstoff-induzierten Donatoren auch sauerstoffkorrelierte thermische Donatoren entstehen, die zur Realisierung des lateralen Feldstopps ausgenutzt werden können.
- Alternativ oder zusätzlich kann eine Protonenimplantation verwendet werden, bei welcher die Protonen unter einem flachen Winkel oder unter einem steilen Winkel zur Oberfläche eingestrahlt werden. In diesem Fall entstehen zusätzliche strahlungsinduzierte Defekte, die in Kombination mit Wasserstoff zur Donatorbildung dienen. Die wasserstoffinduzierte Dotierung soll dabei vorteilhafter weiter in den Chip hineinreichen, als die durch das Vereinzeln entstandenen Kristallschäden. Typische Eindringtiefen liegen in der Größenordnung von wenigen μm bis 200 μm.
- Die nötigen Prozessschritte für die wasserstoffkorrelierte oder -induzierte Datierung bewegen sich im Temperaturbereich zwischen 220 °C und unter 500 °C und sind somit kompatibel zu Metallisierungen und Passivierungen.
- In diesem Zusammenhang ist es auch denkbar, von der Scheibenvorderseite und/oder Scheibenrückseite her maskiert Wasserstoffatome zu implantieren und diese in einem nachfolgenden Temperschritt in vertikaler Richtung einzudiffundieren, um im Randbereich eine in vertikaler Richtung durchgängige n-dotierte Schicht zu erzeugen, die ein Anstoßen der Raumladungszone an den durch den Sägeprozess geschädigten Bereich verhindert.
- Da die bestrahlungsbedingten Defekte wesentlich zur gewünschten Donatorbildung beitragen, sollte die Bestrahlungstiefe, d. h. die Tiefe des so genannten "end-of-range", insbesondere annähernd der Scheibendicke des Wafers bzw. der Dicke der elektrisch aktiven Schicht im Fall eine tief diffundierten Wafers oder EPI-Wafers entsprechen, so dass der implantierte Wasserstoff bei einem anschließenden Temperschritt in den durchstrahlten Bereich diffundieren kann und dort möglichst über die gesamte Bestrahlungstiefe ausreichend Donatoren bilden kann. Es ist auch denkbar, dazu mehrere Wasserstoffimplantationen mit unterschiedlichen Energien durchzuführen.
- Diese Wasserstoffimplantation sollte vorzugsweise vor dem Sägeprozess erfolgen, und deshalb auch in der Breite und der Dotierungskonzentration ausreichend bemessen sein. Die Trennung der Chips sollte dann möglichst in der Mitte dieser n-dotierten Zone erfolgen.
- Zur Maskierung kann bei der Wasserstoffplasmabehandlung eine Plasmanitridschicht verwendet werden, die sich bei Temperaturen deutlich kleiner als 500 °C abscheiden lässt. Die Protonenimplantation lässt sich z. B. auch durch eine hinreichend dicke Metallschicht maskieren.
- Die Erfindung schafft unter anderem Verfahren zur Erzeugung eines lateralen Feldstopps in Bauelementen zur Verhinderung erhöhter Leckströme auf Grund von während des Vereinzelns entstandenen Kristallschäden.
- Nachfolgend werden diese und weitere Aspekte der vorliegenden Erfindung anhand bevorzugter Ausführungsformen der Erfindung auf der Grundlage der beigefügten Zeichnungen näher erläutert.
-
1 ,1A sind eine schematische Draufsicht auf einen Halbleitermaterialbereich, der im Rahmen einer Ausführungsform des erfindungsgemäßen Verfahrens verwendet werden kann, bzw. eine seitliche Querschnittsansicht. -
2 ,2A sind eine schematische Draufsicht auf ein integriertes Halbleiterelement oder Chip als Ergebnis einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens, bzw. eine seitliche Querschnittsansicht. -
3A , B sind seitliche Querschnittsansichten eines Bereichs eines erfindungsgemäß hergestellten Halbleiterelements vor bzw. nach der erfindungsgemäß vorzusehenden Dotierung. -
4 ist eine schematische und geschnittene Seitenansicht einer Ausführungsform eines Bereichs eines erfindungsgemäß hergestellten Halbleiterelements zur Erläuterung der Definition des Behandlungsbereichs. - Nachfolgend werden für strukturell oder funktionell ähnliche oder vergleichbare Elemente oder Strukturen dieselben Bezugszeichen verwendet, ohne dass bei jedem Auftreten dieser Bezugszeichen eine Detailbeschreibung der entsprechenden strukturellen Elemente wiederholt wird.
-
1 zeigt einen kreisförmig ausgebildeten und scheibenförmigen Halbleitermaterialbereich20 , der auch als Halbleiter wafer20 bezeichnet wird. Auf dem Oberflächenbereich20a oder Oberseitenbereich20a des Halbleiterwafers20 sind vor einem Prozessbeginn entsprechende vordefinierte Bereiche25 festgelegt, in denen im Rahmen des erfindungsgemäßen Verfahrens entsprechende Halbleiterschaltungsanordnungen10 ausgebildet werden, wobei die definierten Bereiche25 jeweils auch noch einen Randbereich25r aufweisen, der nach einem Vorgang des Heraustrennens oder Vereinzelns als Chiprand25r der dann herausgelösten oder vereinzelten Halbleiterelemente15 oder Chips15 dient. - An der Oberseite des Randbereichs
25r ist auch der elektrisch aktive Randabschluss des Halbleiterelements15 oder des Chips15 ausgebildet. - Am äußersten Rand des Randbereichs
25r ist jeweils eine so genannte Trennzone25t ausgebildet, die zum Trennen oder Vereinzeln dient. Innerhalb des Randbereichs25r ist dann ein innerer Bereich25' ausgebildet, der die eigentliche integrierte Halbleiterschaltungsanordnung10 umfasst. Der Randbereich25r definiert auch gleichzeitig denjenigen Bereich B, der dann erfindungsgemäß mit der auf Wasserstoff oder Protonen basierten oder basierenden Dotierung DOT versehen wird. Dieser Bereich wird also auch Behandlungsbereich B genannt und liegt im Inneren des die Trennzonen25t aufweisenden äußeren Bereichs25'' . -
1A zeigt eine seitliche Querschnittsansicht der Darstellung aus1 , wobei hier ebenfalls die Oberseite20a und die Rückseite20b des Halbleiterwafers20 dargestellt sind. -
2 zeigt den Bereich25 mit integrierter Halbleiterschaltungsanordnung10 nach dem Heraustrennen oder Vereinzeln aus dem Halbleiterwafer20 . Der so herausgetrennte oder vereinzelte Bereich25 mit integrierter Halbleiterschaltungsanordnung10 bildet somit ein Halbleiterelement15 oder einen Chip15 und besitzt neben dem bereits im Zusammenhang mit den1 und1A erwähnten Elementen auch einen entsprechenden Oberflächenbereich oder Oberseitenbereich15a sowie einen entsprechenden Rückseitenbereich15b . - Bei sämtlichen Ausgestaltungsformen der
1 bis2A findet die erfindungsgemäß vorzusehende Dotierung über die Behandlungsbereiche B statt, und zwar entweder über eine Oberseite20a ,15a oder eine Rückseite20b ,15b oder über beide Bereiche. - Der Behandlungsbereich B überstreicht vom Rand oder von der Sägespur
25t her den vorgesehenen aktiven Randabschluss A im Allgemeinen nicht vollständig. Er kann so ausgeführt sein, dass er bereits innerhalb des vorliegenden Übergangsbereichs Ü endet, wobei aber sicher gestellt sein muss, dass er mindestens so tief reicht wie die beim Vereinzeln sich einstellenden Defekte. - In den
1 bis2A sind die geometrischen Verhältnisse in Bezug auch die Trennzonen25t eindimensional dargestellt. Bei den weiteren3A und3B sind sie realistischer zweidimensional ausgedehnt dargestellt. - Die
3A und3B zeigen in seitlicher Querschnittsansicht einen Ausschnitt aus einem Halbleiterwafer20 mit zwei dort ausgebildeten integrierten Halbleiterschaltungsanordnungen10 und den entsprechenden Bereich25 , die im Halbleiterwafer20 dieser integrierten Halbleiterschaltungsanordnungen10 aufnehmen oder aufweisen. - Insbesondere ist eine entsprechende Trennzone
25t in Form einer Sägespur dargestellt. Im Übergang vom Zustand der3A zum Zustand der3B wurde die erfindungsgemäß vorzusehende Dotierung DOT in den ausgebildeten Behandlungsbereich B eingebracht, diesmal insbesondere über die Seitenfläche30 der Sägespur oder Trennzone25t , so dass insbesondere im Randbereich25r jeweils eine durch Schraffur angedeutete auf Protonen und/oder Wasserstoff basierte oder basierende Dotierung ausgebildet wird. - An Krümmungen der Dotiergebiete
29 des aktiven Bereichs treten im Sperrbetrieb elektrische Feldspitzen auf, die die Sperrfähigkeit gegenüber der Sperrfähigkeit eines ebenen pn-Übergangs drastisch absenken. Um möglichst nahe an die Sperrfähigkeit eines ebenen pn-Übergangs zu gelangen, werden Strukturen, z. B. auf der Basis von Feldringen, lateral variierende Dotierung (VLD) oder dergleichen bereit gestellt, die meist noch mit einer Passivierung21 versehen sind, um elektrische Überschläge von der Metallisierung des aktiven Gebiets in den Rand zu verhindern. - In den
3A und3B ist als ein Beispiel für einen elektrisch wirksamen oder aktiven Randabschluss für das elektrisch aktive Gebiet29 ein Feldplattenrandabschluss schematisch dargestellt, bei dem eine elektrisch leitende Schicht als Feldplatte28 über Isolationsschichten22 , z. B. aus Oxid, vom Halbleitersubstrat23 beabstandet ist. - Die Erfindung ist indes nicht auf diesen gezeigten Randabschluss beschränkt, sondern lässt sich vielmehr mit jedem beliebigen Randabschluss kombinieren.
-
4 ist eine schematische und geschnittene Seitenansicht einer Ausführungsform eines Bereichs eines erfindungsgemäß hergestellten Halbleiterelements15 zur Erläuterung der Definition des Behandlungsbereichs B. - Die eigentliche Halbleiterschaltungsanordnung
10 mit dem erfindungsgemäßen Halbleiterelement15 weist hier einen elektrisch aktiven Randabschlussbereich A auf, durch welchen die Raumladungszone RLZ lateral zum Rand25r hin begrenzt wird. Der Behandlungsbereich B muss erfindungsgemäß zwischen einem maximalen Bereich Bmax und einem minimalen Bereich Bmin liegen. Der maximale Bereich Bmax erstreckt sich vom letzten oder lateral äußersten elektrisch aktiven Gebiet des Randabschlusses A bis zum lateral äußersten Bereich der Trennzone25t oder Sägespur25t . Der minimale Bereich Bmin erstreckt sich von der Seitenfläche30 als lateral äußerster Position bis zu einer Stelle im Halbleitermaterialbereich20 , bei welcher noch Defekte vom Vereinzeln (Sägedefekte) vorliegen oder vorliegen werden. - Der tatsächlich gewählte Behandlungsbereich B umfasst also immer den minimalen Bereich Bmin und liegt innerhalb des maximalen Bereichs Bmax.
-
- 10
- integrierte Halbleiterschaltungsanordnung
- 10a
- Oberseitenbereich
- 10b
- Rückseitenbereich
- 15
- Halbleiterelement, integriertes Halbleiterschal
- tungsmodul, Chip
- 15a
- Oberseitenbereich
- 15b
- Rückseitenbereich
- 20
- Halbleitermaterialbereich, Halbleiterwafer
- 20a
- Oberseitenbereich
- 20b
- Rückseitenbereich
- 21
- Passivierung
- 22
- Isolatorschicht, Isolationsschicht, z.B. Oxid
- 23
- Halbleitersubstrat
- 25
- definierter
Bereich im Halbleiterwafer
20 für - oder mit integrierter Halbleiterschaltungsanord
- nung
- 25a
- Oberseitenbereich
- 25b
- Rückseitenbereich
- 25r
- Randbereich
- 25t
- Trennzone
- 25'
- innerer Bereich, inneres Gebiet zur Ausbil
- dung/Aufnahme der integrierten Halbleiterschal
- tungsanordnung
10 - 25''
- äußerer Bereich, äußeres Gebiet zur Ausbil
- dung/Aufnahme der integrierten Halbleiterschal
- tungsanordnung
10 - 26
- Träger, z.B. Klebefolie
- 27
- Rückseitenmetall, Rückseitenmetallisierung
- 28
- Vorderseitenmetall, Vorderseitenmetallisierung,
- Feldplatte
- 29
- aktives Gebiet, aktiver Bereich, Zellgebiet,
- Zellbereich
- 30
- Seitenbereich, Seitenfläche
- A
- Randabschlussbereich, elektrisch aktiver Randab
- schluss
- B
- Behandlungsbereich
- Bmin
- minimaler Behandlungsbereich
- Bmax
- maximaler Behandlungsbereich
- DOT
- wasserstoffkorrelierte Dotierzone, wasserstoff
- korrelierte Dotierung, wasserstoffkorrelierter
- Dotierbereich
- RLZ
- Raumladungszone
- Ü
- Übergangsbereich
Claims (21)
- Verfahren zum Herstellen von Halbleiterelementen, mit den Schritten: – Ausbilden oder Bereitstellen eines Halbleitermaterialbereichs (
20 ) oder Halbleiterwafers (20 ) mit einem Oberseitenbereich (20a ) und mit einem Rückseitenbereich (20b ), – Ausbilden mindestens einer integrierten Halbleiterschaltungsanordnung (10 ) jeweils in einem definierten Bereich (25 ,25' ) des Halbleitermaterialbereichs (20 ) oder Halbleiterwafers (20 ) und – Heraustrennen oder Vereinzeln des jeweiligen definierten Bereichs (25 ) des Halbleitermaterialbereichs (20 ) oder Halbleiterwafers (20 ) mit den jeweils in den definierten Bereichen (25 ) ausgebildeten integrierten Halbleiterschaltungsanordnung (10 ) als Halbleiterelement (15 ) oder als Chip (15 ), und zwar entlang von im Randbereich (25r ) des jeweiligen definierten Bereichs (25 ) ausgebildeten oder gelegenen Trennzonen (25t ), dadurch gekennzeichnet, – dass in einem und/oder vermittelt durch einen Behandlungsbereich (B) mindestens eine wasserstoffkorrelierte Dotierung (DOT) ausgebildet wird und – dass als Behandlungsbereich (B) oder als Teil davon ein Bereich oder ein Teil davon gewählt wird, – der außerhalb des oder eines ersten oder inneren zusammenhängenden Gebiets (25' ) liegt, welches die jeweilige integrierte Halbleiterschaltungsanordnung (10 ), nicht aber die jeweiligen zugehörigen Trennzonen (25t ) enthält, und – der innerhalb des oder eines zweiten oder äußeren zusammenhängenden Gebiets (25'' ) liegt, welches die jeweilige integrierte Halbleiterschaltungsanordnung (10 ) und auch die jeweiligen zugehörigen Trennzonen (25t ) enthält. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die wasserstoffkorrelierte Dotierung (DOT) so ausgebildet wird, dass sie nach dem Heraustrennen oder Vereinzeln des jeweiligen definierten Bereichs (
25 ) mit der jeweiligen integrierten Halbleiterschaltungsanordnung (10 ) als lateraler Feldstopp oder als laterale Feldstoppdotierung des sich jeweils ergebenden Halbleiterelements (15 ) oder Chips (15 ) – insbesondere im Randbereich (25r ) davon – fungiert. - Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die wasserstoffkorrelierte Dotierung (DOT) vor dem Heraustrennen oder Vereinzeln des jeweiligen definierten Bereichs (
25 ) mit der jeweiligen integrierten Halbleiterschaltungsanordnung (10 ), des Halbleiterelements (15 ) oder des Chips (15 ) erfolgt. - Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die wasserstoffkorrelierte Dotierung (DOT) nach dem Heraustrennen oder Vereinzeln des jeweiligen definierten Bereichs (
25 ) mit der jeweiligen integrierten Halbleiterschaltungsanordnung (10 ), des Halbleiterelements (15 ) oder des Chips (15 ) erfolgt. - Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, – dass vor dem Vereinzeln die Dotierung oder Implantation ausgeführt wird und – dass nach dem Vereinzeln eine Temperung durchgeführt wird.
- Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die wasserstoffkorrelierte Dotierung (DOT) jeweils von der Seitenfläche (
30 ) des Halbleiterelements (15 ) oder Chips her erfolgt. - Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die wasserstoffkorrelierte Dotierung (DOT) vom Oberseitenbereich (
20a ) des Halbleitermaterialbereichs (20 ) oder Halbleiterwafers (20 ) her erfolgt oder von einem diesem Oberseitenbereich (20a ) entsprechenden Oberseitenbereich (15a ) des jeweiligen herausgetrennten oder vereinzelten Halbleiterelements (15 ) oder Chips (15 ). - Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die wasserstoffkorrelierte Dotierung (DOT) vom Rückseitenbereich (
20b ) des Halbleitermaterialbereichs (20 ) oder Halbleiterwafers (20 ) her erfolgt oder von einem diesem Rückseitenbereich (20b ) entsprechenden Rückseitenbereich (15b ) des jeweiligen herausgetrennten oder vereinzelten Halbleiterelements (15 ) oder Chips (15 ). - Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die wasserstoffkorrelierte Dotierung (DOT) durch eine Wasserstoffplasmabehandlung bewirkt wird.
- Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die wasserstoffkorrelierte Dotierung (DOT) durch eine Protonenimplantation bewirkt wird, insbesondere unter einem flachen oder einem steilen Winkel zur Oberfläche.
- Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass bei der wasserstoffkorrelierten Dotierung (DOT) ein Temperschritt durchgeführt wird, insbesondere im Temperaturbereich von etwa 300°C bis etwa 500°C und/oder über einen Zeitraum von etwa 30 Minuten bis etwa 2 Stunden.
- Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die wasserstoffkorrelierte Dotierung (DOT) in Anwesenheit einer erhöhten Sauerstoffkonzentration im zu dotierenden Material durchgeführt wird, insbesondere in einem Material, bei dem in einem Vorprozess eine thermische Oxidation durchgeführt wird.
- Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die wasserstoffkorrelierte Dotierung (DOT) bis zu einer Tiefe und/oder bis zu einer lateralen Ausdehnung erfolgt, die größer sind als die Tiefe, Lage und/oder laterale Ausdehnung durch das Heraustrennen oder Vereinzeln entstehender oder entstandener Störungen, Defekte, Kristallfehler oder Kristallschäden im jeweiligen definierten Bereich (
25 ) mit der jeweiligen integrierten Halbleiterschaltungsanordnung (10 ), im jeweiligen Halbleiterelement (15 ) oder im jeweiligen Chip (15 ). - Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die wasserstoffkorrelierte Dotierung (DOT) bis zu einer Tiefe, die insbesondere etwa aktiven Dicke des der Bauelements entspricht, und/oder bis zu einer lateralen Ausdehnung im Bereich von etwa 2 μm bis etwa 200 μm erfolgt.
- Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein oder das Heraustrennen oder Vereinzeln über einen Sägeprozess entlang der Trennzonen (
25t ) erfolgt. - Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein oder das Heraustrennen oder Vereinzeln über einen Lasertrennvorgang entlang der Trennzonen (
25t ) erfolgt. - Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass Bereiche des Halbleitermaterialbereichs (
20 ) oder Halbleiterwafers (20 ), in welchen oder bei denen die auf Wasserstoff und/oder auf Protonen basierte oder basierende Dotierung (DOT) nicht. erfolgen soll, vorab maskiert werden. - Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass als Maskierung eine Nitridschicht, eine Plasmanitridschicht und/oder eine Metallisierung gewählt und/oder ausgebildet werden.
- Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass im Zusammenhang mit dem Ausbilden der auf Wasserstoff und/oder auf Protonen basierten oder basierenden Dotierung (DOT) im Behandlungsbereich (B) gezielt Fehlstellen und/oder Kristallfehler erzeugt werden, insbesondere durch Ionenbestrahlung, Elektronenbestrahlung und/oder durch Bestrahlung mit Laserstrahlung.
- Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass im Zusammenhang mit dem Ausbilden der wasserstoffkorrelierten Dotierung (DOT) mehrere Dotierschritte oder Implanta tionen durchgeführt werden, insbesondere mit unterschiedlichen Energien.
- Halbleiterelement oder Chip, welche mittels eines Verfahrens zum Herstellen von Halbleiterelementen nach einem der Ansprüche 1 bis 20 ausgebildet sind.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004030573A DE102004030573B4 (de) | 2004-06-24 | 2004-06-24 | Verfahren zum Herstellen von Halbleiterelementen |
US11/166,768 US7485550B2 (en) | 2004-06-24 | 2005-06-24 | Method for producing semiconductor elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004030573A DE102004030573B4 (de) | 2004-06-24 | 2004-06-24 | Verfahren zum Herstellen von Halbleiterelementen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004030573A1 true DE102004030573A1 (de) | 2006-01-19 |
DE102004030573B4 DE102004030573B4 (de) | 2009-01-08 |
Family
ID=35507932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004030573A Expired - Fee Related DE102004030573B4 (de) | 2004-06-24 | 2004-06-24 | Verfahren zum Herstellen von Halbleiterelementen |
Country Status (2)
Country | Link |
---|---|
US (1) | US7485550B2 (de) |
DE (1) | DE102004030573B4 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006055885A1 (de) * | 2006-11-27 | 2008-05-29 | Infineon Technologies Austria Ag | Verfahren zum Dotieren eines Halbleiterkörpers und hiermit dotiertes Halbleiterbauelement |
DE102006040491B4 (de) * | 2006-08-30 | 2014-12-11 | Infineon Technologies Austria Ag | Verfahren zur Erzeugung einer Implantationszone und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Feldstoppzone |
DE102006062947B3 (de) | 2006-08-30 | 2023-05-17 | Infineon Technologies Austria Ag | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Feldstoppzone in einer vorbestimmten Eindringtiefe |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004039209B4 (de) * | 2004-08-12 | 2009-04-23 | Infineon Technologies Austria Ag | Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone |
DE102016122637A1 (de) * | 2016-11-23 | 2018-05-24 | Infineon Technologies Ag | Verfahren zur Verwendung beim Herstellen von Halbleitervorrichtungen |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3131987A1 (de) * | 1980-08-25 | 1982-04-29 | General Electric Co., Schenectady, N.Y. | "verfahren zum herstellen einer spannungsarmen ausnehmung sowie eines gebietes eines leitungstyps in einem halbleiterkoerper und von mehreren halbleitervorrichtungen auf einem halbleiterkoerper" |
DE10240107A1 (de) * | 2002-08-30 | 2004-03-11 | Infineon Technologies Ag | Randabschluss für Leistungshalbleiterbauelement, Verfahren zu dessen Herstellung und mit dem Verfahren hergestellte Diode |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001189288A (ja) * | 1999-12-20 | 2001-07-10 | Ind Technol Res Inst | イオン注入利用の基板ダイシング法 |
JP2003209259A (ja) * | 2002-01-17 | 2003-07-25 | Fujitsu Ltd | 半導体装置の製造方法及び半導体チップ |
-
2004
- 2004-06-24 DE DE102004030573A patent/DE102004030573B4/de not_active Expired - Fee Related
-
2005
- 2005-06-24 US US11/166,768 patent/US7485550B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3131987A1 (de) * | 1980-08-25 | 1982-04-29 | General Electric Co., Schenectady, N.Y. | "verfahren zum herstellen einer spannungsarmen ausnehmung sowie eines gebietes eines leitungstyps in einem halbleiterkoerper und von mehreren halbleitervorrichtungen auf einem halbleiterkoerper" |
DE10240107A1 (de) * | 2002-08-30 | 2004-03-11 | Infineon Technologies Ag | Randabschluss für Leistungshalbleiterbauelement, Verfahren zu dessen Herstellung und mit dem Verfahren hergestellte Diode |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006040491B4 (de) * | 2006-08-30 | 2014-12-11 | Infineon Technologies Austria Ag | Verfahren zur Erzeugung einer Implantationszone und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Feldstoppzone |
DE102006062947B3 (de) | 2006-08-30 | 2023-05-17 | Infineon Technologies Austria Ag | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Feldstoppzone in einer vorbestimmten Eindringtiefe |
DE102006055885A1 (de) * | 2006-11-27 | 2008-05-29 | Infineon Technologies Austria Ag | Verfahren zum Dotieren eines Halbleiterkörpers und hiermit dotiertes Halbleiterbauelement |
US8236676B2 (en) | 2006-11-27 | 2012-08-07 | Infineon Technologies Austria Ag | Integrated circuit having doped semiconductor body and method |
US8637328B2 (en) | 2006-11-27 | 2014-01-28 | Infineon Technologies Austria Ag | Integrated circuit having doped semiconductor body and method |
DE102006055885B4 (de) * | 2006-11-27 | 2018-02-15 | Infineon Technologies Austria Ag | Verfahren zum Dotieren eines Halbleiterkörpers |
Also Published As
Publication number | Publication date |
---|---|
US20060030126A1 (en) | 2006-02-09 |
DE102004030573B4 (de) | 2009-01-08 |
US7485550B2 (en) | 2009-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004047749B4 (de) | Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren | |
EP1979934B1 (de) | Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement | |
DE102005009020B4 (de) | Verfahren zur Erzeugung eines Leistungstransistors und damit erzeugbare integrierte Schaltungsanordnung | |
DE102007026387B4 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE112006001791B4 (de) | Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben | |
DE10055446A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102008003953A1 (de) | Verfahren zur Herstellung eines Halbleiterelements | |
DE112015006631T5 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102004039209B4 (de) | Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone | |
DE102005038260B3 (de) | Halbleiterbauteil sowie Verfahren zu dessen Herstellung | |
DE102019112985A1 (de) | Verfahren zur Herstellung von Halbleiterbauelementen | |
DE10225234B4 (de) | Metalloxidhalbleitertransistor und Herstellungsverfahren für Selbigen | |
DE102016100565A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
DE102012211105A1 (de) | Verfahren zur herstellung eines rückwärts sperrenden bipolaren transistorsmit isoliertem gate | |
DE102006016049B4 (de) | Halbleiterbauelement, insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben | |
DE102007017788A1 (de) | Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement | |
DE102004030573B4 (de) | Verfahren zum Herstellen von Halbleiterelementen | |
DE102008038342B4 (de) | Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe | |
DE102007019551B9 (de) | Halbleiterbauelement und Verfahren zur Herstellung desselben | |
DE10025567C2 (de) | Verfahren zum Herstellen von tiefdotierten Gebieten in einem Halbleiterkörper | |
DE102005032074B4 (de) | Halbleiterbauelement mit Feldstopp | |
DE10361134B4 (de) | Verfahren zur Herstellung eines p-Emitters eines IGBTs, einer Anode, einer Diode und einer Anode eines asymmetrischen Thyristors. | |
DE102005007599B3 (de) | Verfahren zur Herstellung einer Feldstoppzone | |
DE10324100B4 (de) | Verfahren zur Herstellung eines robusten Halbleiterbauelements | |
DE112012001986B4 (de) | Bipolares Punch-Through-Halbleiterbauelement und Verfahren zur Herstellung eines derartigen Halbleiterbauelements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |