DE102005009020B4 - Verfahren zur Erzeugung eines Leistungstransistors und damit erzeugbare integrierte Schaltungsanordnung - Google Patents

Verfahren zur Erzeugung eines Leistungstransistors und damit erzeugbare integrierte Schaltungsanordnung Download PDF

Info

Publication number
DE102005009020B4
DE102005009020B4 DE102005009020A DE102005009020A DE102005009020B4 DE 102005009020 B4 DE102005009020 B4 DE 102005009020B4 DE 102005009020 A DE102005009020 A DE 102005009020A DE 102005009020 A DE102005009020 A DE 102005009020A DE 102005009020 B4 DE102005009020 B4 DE 102005009020B4
Authority
DE
Germany
Prior art keywords
doped
doping
semiconductor layer
region
power transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005009020A
Other languages
English (en)
Other versions
DE102005009020A1 (de
Inventor
Dr.-Ing. Siemieniec Ralf
Dr. Schulze Hans-Joachim
Dr. Hirler Franz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102005009020A priority Critical patent/DE102005009020B4/de
Priority to US11/364,882 priority patent/US7582531B2/en
Publication of DE102005009020A1 publication Critical patent/DE102005009020A1/de
Application granted granted Critical
Publication of DE102005009020B4 publication Critical patent/DE102005009020B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Erzeugung eines Leistungstransistors in einem Halbleiterkörper (1), der aufweist: – ein n-dotiertes Substrat (4), – eine auf dem n-dotierten Substrat (4) angeordnete n-dotierte, als Epitaxieschicht ausgebildete Halbleiterschicht (5), die eine geringere Dotierungskonzentration als das Substrat (4) hat und zusammen mit diesem eine Driftstrecke (12) des Leistungstransistors bildet, und – ein p-dotiertes Gebiet (7), das innerhalb des oberen Bereichs der n-dotierten Halbleiterschicht (5) ausgebildet ist, – einen das p-dotierte Gebiet (7) durchsetzenden und innerhalb der n-dotierten Halbleiterschicht (5) endenden Trench (8), der eine Gateelektrode (10) enthält, wobei das Verfahren folgende Schritte aufweist: – Bestrahlen wenigstens eines Teils der Vorderseite des Halbleiterkörpers (1) mit Protonen, wobei ein durch das Bestrahlen erzeugtes Dotiermaximum in der n-dotierten Halbleiterschicht (5) flacher ist als die Eindringtiefe des Trenches (8) in diese, und – Tempern des Halbleiterkörpers (1) mit einer Temperatur zwischen 450°C und 550°C, wobei sich in der...

Description

  • Die Erfindung betrifft ein Verfahren zur Erzeugung eines Leistungstransistors in einem Halbleiterkörper und eine damit erzeugbare integrierte Schaltungsanordnung.
  • Halbleiterbauteile weisen oft komplizierte dreidimensionale Strukturen auf, deren Herstellung komplexe Prozessabläufe erfordert. Dotierte Halbleiterbereiche bzw. Halbleiterschichten, die sich innerhalb des Halbleiterkörpers des Halbleiterbauteils befinden (”vergrabene” Halbleiterbereiche bzw. Halbleiterschichten), werden üblicherweise durch sukzessives Abscheiden mehrerer Halbleiterschichten auf einem Substrat erzeugt, wobei die vergrabene Halbleiterschicht in der Regel eine der abgeschiedenen Halbleiterschichten ist, und durch die anschließend abgeschiedenen Halbleiterschichten bedeckt wird. Zur Erzeugung derartiger Halbleiterschichten dienen oft Epitaxieverfahren. Epitaxieverfahren sind jedoch sowohl technisch als auch wirtschaftlich gesehen relativ aufwändig, insbesondere dann, wenn diese mit einem Prozess zur Einstellung der Ladungsträgerlebensdauer innerhalb des Halbleiterkörpers kombiniert werden oder die Dotierstärke innerhalb der Epitaxieschicht lokal variieren soll.
  • Aus US 2004/0 041 225 A1 ist ein Verfahren zur Erzeugung eines Bereichs erhöhter n-Dotierung in einer n-dotierten Halbleiterschicht bekannt, wobei die n-dotierte Halbleiterschicht oberhalb eines n-dotierten Substrats in einem Halbleiterkörper eines Leistungstransistors zwischen einem im Halbleiterkörper gebildeten p-dotierten Gebiet und dem n-dotierten Substrat angeordnet ist. Der Bereich erhöhter n-Dotierung wird durch Bestrahlen eines Teils der Oberfläche des Halbleiterkörpers mit Protonen und Tempern des Halbleiterkörpers erzeugt. Die Temperatur des Temperungsvorgangs liegt zwischen 300°C und 600°C, so dass die Wirkung des Temperungsvorgangs nicht nur Defekte in der Epitaxieschicht heilt, sondern auch durch die Protonenbestrahlung erzeugte Donatorenatome aktiviert. Allerdings zeigen die zu den oben erwähnten Figuren zugehörigen Dotierungsprofile dass sich die Dotierungskonzentration ausgehend von einem Dotiermaximum, das sich etwa in vertikaler Richtung in der Mitte des Bereichs erhöhter n-Dotierung befindet, etwa gleichmäßig zur Vorder- und zur Rückseite des Bauelements hin abnimmt.
  • Aus DE 103 60 574 A1 ist die Erzeugung eines vergrabenen Bereichs erhöhter n-Dotierung innerhalb eines geringer n-dotierten Driftbereichs eines vertikalen Leistungshalbleiterbauelements durch eine Bestrahlung des Halbleiterkörpers mit Protonen und anschließender Temperung bekannt. Diese Temperaturbehandlung erfolgt bei Temperaturen zwischen 350°C und 500°C und bewirkt, dass der vergrabene Halbleiterbereich erhöhter n-Dotierung einen wohl definierten Abstand unterhalb des p-dotierten Bereichs hat. Bei dem in der zuletzt erwähnten Druckschrift beschriebenen Leistungshalbleiterbauelement soll diese durch Protonenbestrahlung erzeugte vergrabene Halbleiterschicht erhöhter n-Dotierung ein sanftes Abschaltverhalten, also eine begrenzte Stromsteilheit beim Abschalten des Halbleiterbauelements bewirken.
  • Weiterhin ist es ans SCHULZE, H.-S. [u. a.] Influence of irradiation-induced defects an the electrical performance of power devices, In Electrochemical Society Proceedings, Vol. 2002-20, 2002, S. 320–335, bekannt, dass sich bei einer Protonenimplantation und insbesondere durch ein Tempern bei 470°C ein Dotiermaximum sowie ein in Richtung Oberfläche ausgedehntes homogenes Dotierprofil ausbildet.
  • In der US 2003/0 155 610 A1 ist ein Verfahren beschrieben, bei dem der elektrische Feldstärkeverlauf in der Driftzone eines sogenannten CoolMOS-Leistungsbauelementes mittels mehrfacher Protonenbestrahlung bei unterschiedlichen Energien modifiziert wird.
  • Weiterhin offenbart die US 4 987 087 A ein Verfahren der Ausbildung einer vergrabenen Dotier- und Defektschicht durch Protonenbestrahlung mit einer Maske in eine vergrabene Halbleiterschicht eines Halbleiterbauelements, wobei durch diese Dotier- und Defektschicht der Feldverlauf in der vergrabenen Halbleiterschicht des Halbleiterbauelements eingestellt wird.
  • Die US 6 190 970 B1 offenbart ein Verfahren zur Herstellung eines vertikalen MOSFET bzw. IGBT mit einer vergrabenen niederohmigen Schicht zur Verbesserung des Widerstandes des Driftgebietes, wobei die vergrabene Schicht durch Protonenbestrahlung und anschließende Temperung gebildet wird.
  • Schließlich ist aus der US 6 008 520 A die Verwendung von stark n-dotierten Bereichen unterhalb von p-Bodyzonen von vertikalen Graben-MOSFETs bekannt, wobei die stark n-dotierten Bereiche bis an die p-Bodyzone heranreichen.
  • Aufgabe der Erfindung ist es, einVerfahren zur Erzeugung eines Leistungstransistors anzugeben, mit welchem ein Bereich erhöhter n-Dotierung in einer vergrabenen n-dotierten Schicht erzeugt werden kann, die eine zufrieden stellende Reproduzierbarkeit aufweist und eine spürbare Absenkung der Träger-Lebensdauer in der erzeugten n-dotierten Schicht ermöglicht; außerdem soll die Erfindung eine mit diesem Verfahren erzeugbare Schaltungsanordnung ermöglichen.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mt den Merkmalen des Patentanspruchs 1 bzw. durch eine interpretierte Schaltungsanordnung mit den Merkmalen des Patentanspruches 7 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen 2 bis 6 und 8 bis 11.
  • Das erfindungsgemäße Verfahren kann besonders vorteilhaft bei der Herstellung vertikaler Leistungstransistoren (insbesondere vertikaler Feldplatten-Trenchtransistoren) eingesetzt werden. In diesem Fall ist die n-dotierte Halbleiterschicht zwischen einem dem Vorderseitenkontakt des Leistungstransistors zugewandten p-dotierten Gebiet und einem dem Rückseitenkontakt des Leistungstransistors zugewandten n-dotierten Substrat angeordnet, wobei das n-dotierte Substrat als Draingebiet dienen kann. Alternativ kann oberhalb eines p-dotierten Substrats (und unterhalb der vergrabenen n-dotierten Halbleiterschicht) eine hoch n-dotierte Halbleiterschicht angeordnet sein, die in Form eines ”buried layers” als Draingebiet fungiert. In diesem Fall dient das p-dotierte Substrat als reines Trägersubstrat.
  • Die vergrabene n-dotierte Halbleiterschicht ist in der Regel eine mittels eines Epitaxieverfahrens abgeschiedene Schicht. Das erfindungsgemäße Verfahren lässt sich auch auf laterale Leistungstransistoren anwenden.
  • Die Bestrahlung des Halbleiterkörpers erfolgt vorzugsweise durch die Vorderseite (eine der Hauptoberflächen) des Halbleiterkörpers (die dem Vorderseitenkontakt des Leistungstransistors zugewandte Oberfläche des Halbleiterkörpers) hindurch.
  • Die Dotierstoffkonzentration des Bereichs erhöhter Dotierung kann durch die Bestrahlungsdosis der Protonenbestrahlung gesteuert werden. Analog kann die Tiefe des Bereichs erhöhter Dotierung durch die Bestrahlungsenergie der Protonenbestrahlung gesteuert werden. Die Trägerlebensdauer innerhalb des Bereichs erhöhter Dotierung ist wiederum durch die Temperatur des Temperprozesses steuerbar.
  • Der Temperprozess dient einerseits zum Ausheilen der Kristalldefekte innerhalb des Halbleiterkörpers, die durch die Protonenbestrahlung erzeugt werden. Andererseits kann über die Temperatur des Temperschritts die Ausdehnung des Bereichs erhöhter Dotierung während des Temperschritts gesteuert werden. Da der Bereich erhöhter Dotierung durch Bestrahlung der Vorderseite des Halbleiterkörpers erzeugt wird, so wird bei einer ausreichend hohen Tempertemperatur der Bereich erhöhter Dotierung in Richtung der Vorderseite des Halbleiterkörpers ”ausgedehnt”. Dabei liegt die Temperatur des Temperprozesses zwischen 450°C und 550°C.
  • Der Bestrahlungsprozess des Halbleiterkörpers kann in einem oder mehreren Schritten erfolgen. Wird ein mehrstufiger Bestrahlungsprozess gewühlt, so können in jedem Bestrahlungsschritt unterschiedliche Bestrahlungsdosen und/oder Bestrahlungsenergien gewählt werden, so dass mehrere Bereiche erhöhter Dotierung bzw. unterschiedliche Teile eines Bereichs erhöhter Dotierung mit unterschiedlicher Dotierung und/oder unterschiedlicher Tiefe innerhalb des Halbleiterkörpers erzeugt werden. Diese Bereiche bzw. Teile können durch den Temperprozess dann miteinander ”verschmolzen” werden. Damit ist es möglich, inhomogene Dotierkonzentrationsprofile beliebiger Ausdehnung innerhalb des Halbleiterkörpers zu erzeugen.
  • Während des Bestrahlungsprozesses des Halbleiterkörpers mit Protonen kann eine vor dem Halbleiterkörper angeordnete Blende verwendet werden. Aufgrund der hohen Reichweite der Protonen sollte die Blende aus Metall bestehen. Blenden aus Lack müssten eine hohe Dicke aufweisen und sind daher ungeeignet. Die Blende kann beispielsweise so ausgestaltet sein, dass eine Dotierung eines Randbereichs des Leistungstransistors zumindest weitgehend vermieden wird.
  • Der Bereich erhöhter Dotierung bildet in einer bevorzugten Ausführungsform wenigstens einen Teil einer Driftstrecke des Leistungstransistors. Entsprechende Bestrahlungsparameter können so gewählt werden, dass die resultierende Driftstrecke kompensierbar ist, insofern ein derartiges Bauteil hergestellt werden soll.
  • Der Bereich erhöhter Dotierung kann 30% der vertikalen Ausdehnung der Driftstrecke erfassen, das heißt 30% der Driftstrecke wird durch den Bereich erhöhter Dotierung gebildet. Alternativ hierzu kann der Bereich erhöhter Dotierung wenigstens 50% oder wenigstens 70% der vertikalen Ausdehnung der Driftstrecke erfassen.
  • Wie bereits erwähnt, kann das erfindungsgemäße Verfahren insbesondere zur Erzeugung eines höher dotierten Bereichs innerhalb eines kompensierbaren Driftstreckengebiets eines Leistungstransistors eingesetzt werden. Derartige kompensierbare Driftstreckengebiete zeichnen sich dadurch aus, dass der Halbleiterkörper im Bereich des Driftstreckengebiets von Trenches durchsetzt ist, in denen Feldelektroden vorgesehen sind. Die Feldelektroden bewirken bei Anlegen eines bestimmten Potenzials eine vollständige Ladungsträger-Ausräumung des Driftstreckengebiets, womit es möglich ist, das Driftstreckengebiet zwecks Verringerung des Durchlasswiderstands höher zu dotieren. Der Leistungstransistor kann beispielsweise ein Power-MOSFET sein. Das erfindungsgemäße Verfahren lässt sich jedoch auch auf andere Halbleiterbauteile anwenden, beispielsweise CMOS-Halbleiterbauteile oder bipolare Halbleiterbauteile.
  • In der folgenden Beschreibung sollen weitere Aspekte der Erfindung näher erläutert werden.
  • Üblicherweise werden derartige Schichten mittels Epitaxieverfahren erzeugt, wobei diese, insbesondere in Verbindung mit einer Einstellung der Trägerlebensdauer, relativ aufwändig sind (technisch wie auch wirtschaftlich).
  • Die n-dotierte Zone im Leistungstransistor wird erzeugt, indem von der Vorderseite des Bauelementes her eine Protonenbestrahlung durchgeführt wird und anschließend das Bauelement bei Temperaturen zwischen 450°C und 550°C getempert wird. Die Bestrahlung mit Protonen führt zur Ausbildung von Donatoren, wobei das Dotierungsprofil durch den Temperprozess, die sich ergebende Dotierungskonzentration über die Bestrahlungsdosis und die Tiefe der vergrabenen n-dotierten Zone über die Bestrahlungsenergie eingestellt wird.
  • Die Donatoren werden während eines notwendigen Ausheilschrittes bei Temperaturen zwischen 450°C und 550°C aus den durch die Bestrahlung selbst erzeugten Defekten sowie dem dabei eingebrachten Wasserstoff gebildet (flache thermische Wasserstoffkorrellierte Donatoren, STD(H), vgl SCHULZE, H.-S. [u. a.] Influence of irradiationinduced defects an the electrical Performance of Power devices, In Electrochemical Society Proceedings, Vol. 2002–20, 2002, S. 320–335. Die auf diese Weise generierten Dotierungsverläufe folgen zunächst näherungsweise der primären Defektverteilung, werden aber durch den Ausheilschritt beeinflusst.
  • Neben den Donatoren wird eine Reihe weiterer Störstellen erzeugt, die als Rekombinationszentren wirken und somit eine im Bereich der erzeugten Gitterdefekte lokale Einstellung der Trägerlebensdauer erlauben. Da die als Rekombinationszentren wirkenden Störstellen bereits im Temperaturbereich um 400°C ausheilen, lässt sich die Trägerlebensdauer mit der Wahl der Temperatur des Ausheilschrittes beeinflussen.
  • Anstelle einer Epitaxieschicht kann selbstverständlich auch eine anderweitig erzeugte Halbleiterschicht verwendet werden.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 eine erste Ausführungsform eines Leistungstransistors, das unter Einsatz des erfindungsgemäßen Verfahrens hergestellt wurde.
  • 2 eine zweite Ausführungsform eines Leistungstransistors, das unter Einsatz des erfindungsgemäßen Verfahrens hergestellt wurde.
  • 3 bekannte Halbleiterbauteile in Querschnittsdarstellung.
  • 4 eine dritte Ausführungsform eines Halbleiterbauteils, das nicht zur Erfindung gehört, jedoch für deren Verständnis nützlich ist.
  • 5 eine vierte Ausführungsform eines Halbleiterbauteils, das ebenfalls nicht zur Erfindung gehört, jedoch für deren Verständnis nützlich ist.
  • In den Figuren sind identische bzw. einander entsprechende Bereiche, Bauteile bzw. Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet.
  • In 1 ist ein Querschnitt eines Teils eines vertikalen Leistungstransistors gezeigt. Zu sehen ist ein Halbleiterkörper 1, auf dessen Vorderseite ein Vorderseitenkontakt 2 und auf dessen Rückseite ein Rückseitenkontakt 3 vorgesehen sind. Der Halbleiterkörper 1 weist eine n+-dotierte Sockel-Halbleiterschicht 4, eine darauf vorgesehene n–-dotierte Halbleiterschicht 5, ein n+-dotiertes Sourcegebiet 6 sowie ein p+-dotiertes Bodygebiet 7 auf. In dem Halbleiterkörper 1 ist weiterhin ein Teil eines Trenchs 8 zu sehen, dessen Innenwände mit einer Isolationsschicht 9 ausgekleidet sind. Die Isolationsschicht 9 dient zur Isolation einer Gate- bzw. Feldelektrode 10 gegenüber dem Halbleiterkörper 1.
  • Durch Anlegen entsprechender Potenziale an die Gate-/Feldelektrode 10 können elektrische Flüsse zwischen dem Vorderseitenkontakt 2 und dem Rückseitenkontakt 3 durch den Halbleiterkörper 1 hindurch erzeugt werden.
  • Der in 1 gezeigte Leistungstransistor weist ferner eine vergrabene, n-dotierte Halbleiterschicht 11 auf, die den oberen Bereich der Halbleiterschicht 5 bildet und für einen niedrigeren Durchlasswiderstand im oberen Bereich des Driftgebiets sorgt. Die Herstellung der vergrabenen Halbleiterschicht 11 erfolgt durch Bestrahlung der Vorderseite 13 des Leistungstransistors mit Protonen (symbolisiert durch die Pfeile 14) und anschließendem Temperprozess.
  • Die vergrabene Halbleiterschicht 11 lässt sich somit auf einfache Art und Weise herstellen. In herkömmlichen Herstellverfahren werden zur Erzeugung des Driftgebiets 12 zwei unterschiedlich dotierte Epitaxieschichten aufeinander aufgeschichtet, was aufwändig ist. Durch Zuhilfenahme des erfindungsgemäßen Verfahrens ist es hingegen möglich, die Anzahl der Epitaxieschichten auf eine zu reduzieren.
  • Im rechten Teil von 1 ist weiterhin das Dotierprofil des Leistungstransistors 1 (Ladungsträgerkonzentration N) über die vertikale Richtung y aufgetragen (Bezugsziffer 15), das sich von einem Dotiermaximum aus nur in Richtung der Vorderseite des Leistungstransistors 1 ausdehnt, ein homogenes Profil bildet und unmittelbar an das p+-dotierte Bodygebiet anschließt.
  • In 2 ist gezeigt, dass die in dem Trench 8 vorgesehene Elektrode 10 auch zweigeteilt ausgeführt sein kann, nämlich in Form einer ersten (Gate-)Elektrode 101 und einer zweiten, auf Sourcepotenzial (oder einem anderen Potenzial) liegenden Elektrode 102. Im rechten Teil von 2 ist das Dotierprofil des Halbleiterkörpers 1 (Ladungsträgerkonzentration N) über die vertikale Richtung y aufgetragen (Bezugsziffer 15), das dieselbe Charakteristik zeigt, wie das Dotierprofil in 1.
  • In 3 bis 5 ist gezeigt, dass das gleichzeitige Herstellen von Leistungstransistoren mit Kompensationsstruktur und weiteren Bauelementen in einer gemeinsamen Epitaxieschicht möglich ist.
  • In 3 sind mehrere bekannte Bauelemente sowie ein bekannter Leistungstransistor 21 mit Kompensationsstruktur (hier nicht gezeigte Feldelektroden in den Trenches 22) zu sehen. Mit ”S”, ”G” sowie ”D” sind jeweils Source-, Gate- sowie Drainanschlüsse bezeichnet.
  • Die Bauelemente 20, 21 sind in der gemeinsamen Epitaxieschicht 5, die sich über dem Substrat 4 befindet, ausgebildet. Für die Transistoren 20 dient das Substrat 4 lediglich als Trägersubstrat, für den Leistungstransistor 21 dient das Substrat 4 als Drainanschlussgebiet. Die Dicke der Epitaxieschicht 5 sowie deren Dotierung (schwach n-dotiert) ist speziell an die Anforderungen der Transistoren 20 angepasst, d. h. für den Leistungstransistor 21 ist die Dotierstärke der Epitaxieschicht 5 zu schwach und deren Dicke zu groß. Dies kann kompensiert werden, indem, wie in 4 und 5 gezeigt ist, die Epitaxieschicht 5 mit Protonen bestrahlt und anschließend getempert wird. Dadurch wird die Dotierungsstärke in definierten Bereichen der Epitaxieschicht 5 angehoben (Gebiete 23, 24). Durch die Gebiete 23, 24 wird der Durchlasswiderstand verringert. Bei der Bestrahlung wird eine Maske verwendet, um ein Anheben der Dotierstärke innerhalb der Transistoren 20 zu verhindern. Das Gebiet 24 ist so ausgestaltet, dass die darin vorhandenen Ladungen im Sperrfall durch die Kompensationsstruktur ausgeräumt werden können. Dies gilt nicht für das Gebiet 23.
  • In der folgenden Beschreibung sollen weitere Aspekte der Erfindung erläutert werden.
  • Ein typisches Beispiel für eine durch das erfindungsgemäße Verfahren erzeugbare Struktur ist in 2 dargestellt. Der hier dargestellte Leistungs-MOSFET mit einer vertikalen Struktur weist eine spezielle Kompensationsstruktur (wie in US 4 941 026 A beschrieben) innerhalb des Trenchbereiches auf. Diese Kompensationsstruktur ermöglicht innerhalb dieses Gebietes eine weitaus höhere Dotierung und somit deutlich verringerte Durchlassverluste bei hohem Sperrvermögen als im Falle konventioneller Strukturen.
  • 1 zeigt eine weitere durch das erfindungsgemäße Verfahren erzeugbare Struktur mit üblichem Trench-Gate.
  • Die hohe Sperrfähigkeit der in 1 und 2 gezeigten Strukturen resultiert auch aus der niedrig dotierten n–-Schicht, die unmittelbar unterhalb der Trenchstruktur angeordnet ist. Die Tiefe der durch die Protonenbestrahlung erzeugten n-dotierten vergrabenen Schicht liegt in den in 1 und 2 gezeigten Beispielen im Bereich von ca. 1 μm bis ca. 5 μm. Da einerseits die vertikale Ausdehnung der n-dotierten Schicht durch die Bestrahlungsenergie vorgegeben ist, und andererseits unter Umständen eine größere Ausdehnung der n-dotierten Schicht in vertikaler Richtung erwünscht ist, als sich zunächst aufgrund der Bestrahlung einstellen würde (wie im Falle des gezeigten Beispieles), bieten sich mehrere Möglichkeiten an, die n-dotierte Schicht zu verbreitern.
  • Eine Möglichkeit ist, mit mehreren Implantationsenergien zu bestrahlen, was jedoch relativ aufwändig ist. Eine andere Möglichkeit ist, durch eine Blende definierter Dicke hindurch zu bestrahlen, wobei in diesem Fall eine höhere Implantationsenergie erforderlich wäre, wodurch – wie gewünscht – die vertikale Verteilung der erzeugten Donatoren gezielt verbreitert werden könnte. Die vorgeschlagene Temperung mit einer Temperatur zwischen 450°C und 550°C verbreitert die n-dotierte Schicht 11 nur in Richtung der Vorderseite des Bauteils (Baueiloberfläche) statt, da zur Ausbildung der Protonen-induzierten Donatoren eine Kombination aus den eingestrahlten Wasserstoffatomen und den bestrahlungsbedingten Defekten erforderlich ist.
  • Da die durch die Protonenbestrahlung erzeugten Donatoren bei Temperaturen oberhalb von 550°C ausheilen, sollte der oben beschriebene Prozess möglichst weit am Ende des Gesamtherstellungsprozesses des Bauelementes durchgeführt werden. Die Temperatur ist so zu wählen, dass eine eventuell schon aufgebrachte Metallisierung oder Polyimidschicht durch die Temperaturbelastung nicht beschädigt wird.
  • Da die Einsatzspannung bei Durchführung einer Bestrahlung leicht absinken kann, empfiehlt es sich, bei Bedarf die p-Dotierung in der Body-Zone so anzuheben, dass sich dieselbe Einsatzspannung wie bei einem nicht-bestrahlten Halbleiterbauteil ergibt. Dies bringt den Vorteil mit sich, dass der Transistorverstärkungsfaktor αnpn entsprechend verringert wird und somit die Avalanche-Robustheit ansteigt.
  • Das erfindungsgemäße Verfahren hat für Power-MOSFETs höherer Spannungsbereiche (100 ... 400 V) den Vorteil, dass mit Hilfe einer geeigneten Maskierung in der zur Gewährleistung des Sperrvermögens erforderlichen Randstruktur eine Anhebung der Dotierung im maskierten Bereich vermieden werden kann – dies ist bei den üblichen epitaktisch abgeschiedenen Schichten nicht möglich. Dadurch vereinfacht sich die Randstruktur in erheblichem Maße, da diese in die niederdotierte Schicht mit entsprechend höherem Sperrvermögen eingebracht werden kann.
  • Mit anderen Worten: ein Hauptproblem bei der Nutzung einer für eine niedrige Spannung optimierten Struktur für höhere Spannungen (wenn eine niedriger dotierte Schicht unter die für die niedrige Spannung optimierte Struktur angeordnet wird) ist der Randabschluss. Dieser liegt an der Oberfläche des Bauteils und kann nur das Sperrvermögen der Oberflächendotierung aufnehmen. Eine unerwünschte Anhebung der Dotierung innerhalb des Randbereichs (und damit eine Verringerung der Sperrwirkung des Randbereichs) kann daher durch Einsatz einer Maske vermieden werden.
  • Mittels der Protonenbestrahlung von der Scheibenvorderseite her wird demnach ein relativ einfacher Prozess zur Herstellung einer vergrabenen n-dotierten Schicht, die auch zur Erzeugung eines gestuften Dotie-rungsprofiles dienen kann, in Power-MOSFETs bereitgestellt.
  • Das Verfahren kann auf alle Leistungstransistoren angewandt werden, deren kompensierte Driftstrecke im Vergleich zu einer darunter liegenden, nicht kompensierten Sockelepitaxieschicht höher dotiert werden soll, wenn sowohl Driftstrecke als auch Sockelepitaxieschicht Spannung aufnehmen sollen. Die Driftstreckendotierung kann durch Feldplatten (Feldelektroden) in einem Trench kompensiert werden. Dabei können die Feldplatten auf Sourcepotenzial, Gatepotenzial oder einem anderen geeigneten Potenzial liegen. Die Feldplatten können mit Gateelektroden verbunden oder jeweils in mehrere übereinander liegende Feldplatten, die auf unterschiedlichen Potenzialen liegen, unterteilt sein. Ebenso kann eine stromdurchflossene, semi-isolierende Schicht Verwendung finden oder die Kompensation entweder durch floatende oder durch ausräumbare, nicht-floatende p-Gebiete bewirkt werden. Schließlich kann in den Trenches ein Dielektrikum mit einer im Vergleich zu Silizium hohen Dielektrizitätskonstante eingefüllt sein, in welches Elektroden eingebettet sein können.
  • Das Verfahren kann auch bei Technologien eingesetzt werden, bei denen kompensierte Leistungsschalter zusammen mit CMOS-, Bipolar- und sonstigen Bauelementen monolithisch in einem gemeinsamen Halbleiterkörper erzeugt werden ( ).
  • In diesem Fall sollen oft CMOS- oder Bipolarbauelemente, die die gleiche Durchbruchspannung aufweisen wie die des kompensierten Leistungsschalters, zusammen mit dem kompensierten Leistungsschalter in einem gemeinsamen Herstellungsprozess (in einer gemeinsamen Epitaxieschicht) erzeugt werden. Da die Durchbruchspannung des Leistungsschalters durch die Kompensationseinrichtung angehoben ist, wird für die anderen Bauelemente eine niedriger dotierte Driftstrecke mit größerer Dicke benötigt. Da der Leistungsschalter in derselben Epitaxieschicht realisiert wird, ist sein Durchlasswiderstand im Vergleich zu einer für den Leistungsschalter optimierten Epitaxieschicht stark erhöht.
  • Hier kann durch das erfindungsgemäße Verfahren mittels mehrerer Implantationen im Bereich der von den anderen Bauelementen benötigten zusätzlichen unteren Dicke der Epitaxieschicht eine möglichst hohe Dotierstoffkonzentration zur Erniedrigung des Durchlasswiderstands eingebracht werden. Die Implantation wird im Bereich der nicht-kompensierenden hochsperrenden Bauelemente maskiert. Im oberen Bereich der Epitaxieschicht kann die Dotierung mit der gleichen Maske ebenfalls erhöht werden, um so eine optimale Dotierstoffkonzentration für den kompensierten Leistungsschalter einzustellen. Beide Implantationen können gemeinsam oder auch einzeln durchgeführt werden.
  • Mit anderen Worten: Werden verschiedene Bauelemente in der gleichen Epitaxieschicht realisiert, ist die Dotierung der Epitaxieschicht überall gleich und richtet sich nach dem geforderten Sperrvermögen. Die Dicke der Epitaxieschicht ist damit festgelegt, obwohl diese für das Kompensationsbauelement aufgrund der Kompensationsstruktur geringer ausfallen könnte. Um den daraus resultierenden unnötig hohen Durchlasswiderstand zu kompensieren, und da die vertikale Ausdehnung der Epitaxieschicht zu groß ist, um eine Dotterstufe mittels normaler Implantation (eine Implantation allgemein üblicher Dotierstoffe wie Bor, Phosphor, Arsen oder Antimon) einzubringen, bietet sich auch hier der Einsatz des erfindungsgemäßen Verfahrens an. Da die Wasserstoffkerne deutlich leichter als übliche Dotierstoffe sind, lassen sich vergrabene n-dotierte Bereiche in größere Tiefen realisieren. Eine Maskierung zur Vermeidung dieser erhöhten Dotierung ist dann im Bereich derjenigen Bauelemente nötig, die zur Realisierung des geforderten Sperrvermögens eine niedrige Grunddotierung benötigen. Mit Hilfe der Protonenimplantation kann im weiteren nicht nur oberflächennah eine Dotierstufe erzeugt werden, sondern je nach Bauelement auch eine vergrabene Dotierung in einer durch die Bestrahlungsenergie festgelegten Tiefe (es können auch mehrere Bestrahlungen miteinander kombiniert werden).
  • Das Halbleiterbauteil kann ein N+-Substrat mit rückseitigem Drainkontakt aufweisen oder ein p-Substrat, wobei der Strom im Falle vertikaler Bauelemente über eine ”Buried Lager” (vergrabene Halbleiterschicht) unterhalb der Epischicht geführt wird.
  • In der folgenden Beschreibung werden weitere Aspekte der Erfindung erläutert.
  • In 2 ist gezeigt, dass erfindungsgemäß in einem Feldplatten-Trench-MOS-Transistor, der ein im Vergleich zum Gateoxid verdicktes Feldoxid aufweist, die Epitaxieschicht ”ersetzt” wird durch eine mit Protonenbestrahlung erzeugte Region höherer n-Dotierung.
  • Hintergrund ist, dass in einem derartigen Feldplatten-Trench-MOS-Transistor im Bereich der Feldplatte (das ist der Sourcekontakt im Bereich des Trenches in 2) eine höhere Dotierung als bei einem normalen Trench-MOS möglich ist aufgrund der Kompensationswirkung der Feldplatte. Ein weiterer Aspekt ist, dass es bereits ein fertig optimiertes Bauelement für eine niedrigere Sperrspannung gibt. Das erfindungsgemäße Verfahren ermöglicht es, dieses Bauelement mit vergleichsweise geringem Aufwand auch im Bereich höherer Sperrspannungen einzusetzen: Es muss nicht die komplette Struktur an der Oberfläche (Trench etc.) neu angepasst werden, was aufwändig wäre, sondern es ist ausreichend, eine Epitaxieschicht geringerer Dotierung entsprechend dem geforderten Sperrvermögen ”zwischenzuschieben” (die Epitaxieschicht geringerer Dotierung, auch als vergrabene, n-dotierte Halbleiterschicht bezeichnet).
  • Die Feldplatte (der im Trench befindliche Teil der Source in 2) kann auf Sourcepotential liegen, prinzipiell aber auch auf andere Potentiale (z. B. Gatepotential) gelegt werden. Die Feldplatte kann auch mit dem Gate verschmolzen werden, wie in 1 gezeigt, was jedoch eine große Gatekapazität nach sich ziehen würde; daher ist eine Oxidschicht mit abgestuftem Verlauf vorzuziehen. Ferner ist es möglich, z. B. bei Shrinken des Feldplatten-Trench-Transistors statt einer Feldplatte auch mehrere auf verschiedene Potentialen gelegte Feldplatten einzusetzen. Auch kann eine stromdurchflossene, semi-isolierende Schicht verwendet werden.
  • Das erfindungsgemäße Verfahren setzt einen Ausheilschritt oder Temperschritt ein, um unerwünschte Defektzentren/-komplexe auszuheilen und die Zentrenzusammensetzung zu stabilisieren. Wird das Bauteil nach dem Bestrahlen z. B. noch einmal gelötet (bei Einbau des Chips in ein Gehäuse oder ein Modul), darf sich am Bauteil nichts mehr ändern. Entsprechend der Temperatur des Ausheilschrittes bilden sich manche Zentren (mit Zentren sind auch die Komplexe gemeint, welche letztendlich die Dotierung bewirken) auch erst aus. Darüber hinausgehend bilden sich bei höheren Temperaturen die dotierenden Zentren zunehmend auch im Bereich des durchstrahlten Halbleiters aus, was je nach Anwendung erwünscht bzw. unerwünscht sein kann.
  • Ein Teil der gebildeten Zentren senkt die Ladungsträgerlebensdauer ab – auch dies kann erwünscht bzw. unerwünscht sein. Diese Zentren heilen bei Temperaturen bis Ca. 350°C–400°C aus.

Claims (11)

  1. Verfahren zur Erzeugung eines Leistungstransistors in einem Halbleiterkörper (1), der aufweist: – ein n-dotiertes Substrat (4), – eine auf dem n-dotierten Substrat (4) angeordnete n-dotierte, als Epitaxieschicht ausgebildete Halbleiterschicht (5), die eine geringere Dotierungskonzentration als das Substrat (4) hat und zusammen mit diesem eine Driftstrecke (12) des Leistungstransistors bildet, und – ein p-dotiertes Gebiet (7), das innerhalb des oberen Bereichs der n-dotierten Halbleiterschicht (5) ausgebildet ist, – einen das p-dotierte Gebiet (7) durchsetzenden und innerhalb der n-dotierten Halbleiterschicht (5) endenden Trench (8), der eine Gateelektrode (10) enthält, wobei das Verfahren folgende Schritte aufweist: – Bestrahlen wenigstens eines Teils der Vorderseite des Halbleiterkörpers (1) mit Protonen, wobei ein durch das Bestrahlen erzeugtes Dotiermaximum in der n-dotierten Halbleiterschicht (5) flacher ist als die Eindringtiefe des Trenches (8) in diese, und – Tempern des Halbleiterkörpers (1) mit einer Temperatur zwischen 450°C und 550°C, wobei sich in der n-dotierten Halbleiterschicht (5) zwischen dem Substrat (4) und dem p-dotierten Gebiet (7) durch das Tempern ein Bereich (11) erhöhter n-Dotierung bildet, der protoneninduzierte Donatoren enthält, der wenigstens 30% der vertikalen Ausdehnung der Driftstrecke erfasst und dessen Dotierprofil durch das Tempern aufgrund einer Kombination der eingestrahlten Protonen mit bestrahlungsbedingten Defekten ein von dem Dotiermaximum ausgehendes und nur in Richtung zur Vorderseite des Halbleiterkörpers (1) ausgedehntes annähernd homogenes Dotierprofil bildet, das im oberen Bereich der n-dotierten Halbleiterschicht (5) unmittelbar an das p-dotierte Gebiet (7) anschließt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Bestrahlung des Halbleiterkörpers (1) durch die einem Sourcekontakt des Leistungstransistors nächstgelegene Oberfläche (13) des Halbleiterkörpers (1) hindurch erfolgt.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass entsprechende Bestrahlungsparameter so gewählt werden, dass der Bereich (11) erhöhter n-Dotierung durch eine in der n-dotierten Halbleiterschicht (5) vorgesehene Kompensationsstruktur kompensierbar ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Bereich (11) erhöhter n-Dotierung wenigstens 50% oder 70% der vertikalen Ausdehnung der Driftstrecke erfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Leistungstransistor ein MOSFET ist.
  6. Verfahren zur gemeinsamen Herstellung von Leistungstransistoren (21) mit Kompensationsstruktur und weiteren Halbleiterbauelementen (20) ohne Kompensationsstruktur in einer n-dotierten, als gemeinsame Epitaxieschicht ausgebildeten Halbleiterschicht (5), wobei Bereiche erhöhter n-Dotierung (23, 24) der n-dotierten Halbleiterschicht (5) innerhalb der Leistungstransistoren mit Kompensationsstruktur gemäß dem Verfahren nach einem der Ansprüche 1 bis 5 hergestellt werden.
  7. Integrierte Schaltungsanordnung, die in oder auf einem Halbleiterkörper (1) eine Kombination eines Leistungstransistors mit weiteren Halbleiterbauelementen enthält und außerdem aufweist: – eine auf einem n-dotierten Substrat (4) angeordnete n-dotierte, als Epitaxieschicht ausgebildete Halbleiterschicht (5), die eine geringere Dotierungskonzentration als das Substrat (4) hat und zusammen mit diesem eine Driftstrecke (12) des Leistungstransistors bildet; – ein p-dotiertes Gebiet (7), das innerhalb des oberen Bereichs der n-dotierten Halbleiterschicht (5) ausgebildet ist, – einen das p-dotierte Gebiet (7) durchsetzenden und innerhalb der n-dotierten Halbleiterschicht (5) endenden Trench (8), der eine Gateelektrode (10) enthält, – einen im oberen Bereich der n-dotierten Halbleiterschicht (5) gebildeten Bereich (11) erhöhter n-Dotierung, der protoneninduzierte Donatoren enthält, der wenigstens 30% der vertikalen Ausdehnung der Driftstrecke erfasst und dessen Dotierprofil ein von einem Dotiermaximum ausgehendes, sich nur in Richtung zur Vorderseite des Halbleiterkörpers (1) erstreckendes annähernd homogenes Dotierprofil bildet, das im oberen Bereich der n-dotierten Halbleiterschicht (5) unmittelbar an das p-dotierte Gebiet (7) anschließt, wobei das Dotiermaximum in der n-dotierten Halbleiterschicht (5) flacher ist als die Eindringtiefe des Trenches (8) in diese.
  8. Integrierte Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, dass der Bereich (11) erhöhter n-Dotierung durch eine in der Halbleiterschicht (5) vorgesehene Kompensationsstruktur kompensiert ist.
  9. Integrierte Schaltungsanordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass der Bereich der erhöhten n-Dotierung (11) wenigstens 50% oder 70% der vertikalen Ausdehnung der Driftstrecke erfasst.
  10. Integrierte Schaltungsanordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass der Bereich (11) erhöhter n-Dotierung im Randbereich des Leistungstransistors ausgespart ist.
  11. Integrierte Schaltungsanordnung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass der Leistungstransistor ein MOSFET ist.
DE102005009020A 2005-02-28 2005-02-28 Verfahren zur Erzeugung eines Leistungstransistors und damit erzeugbare integrierte Schaltungsanordnung Expired - Fee Related DE102005009020B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005009020A DE102005009020B4 (de) 2005-02-28 2005-02-28 Verfahren zur Erzeugung eines Leistungstransistors und damit erzeugbare integrierte Schaltungsanordnung
US11/364,882 US7582531B2 (en) 2005-02-28 2006-02-28 Method for producing a buried semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005009020A DE102005009020B4 (de) 2005-02-28 2005-02-28 Verfahren zur Erzeugung eines Leistungstransistors und damit erzeugbare integrierte Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE102005009020A1 DE102005009020A1 (de) 2006-08-31
DE102005009020B4 true DE102005009020B4 (de) 2012-04-26

Family

ID=36794188

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005009020A Expired - Fee Related DE102005009020B4 (de) 2005-02-28 2005-02-28 Verfahren zur Erzeugung eines Leistungstransistors und damit erzeugbare integrierte Schaltungsanordnung

Country Status (2)

Country Link
US (1) US7582531B2 (de)
DE (1) DE102005009020B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554137B2 (en) * 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
DE102007037858B4 (de) * 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US8558305B2 (en) * 2009-12-28 2013-10-15 Stmicroelectronics S.R.L. Method for manufacturing a power device being integrated on a semiconductor substrate, in particular having a field plate vertical structure and corresponding device
GB2482479B (en) * 2010-08-02 2015-02-18 Univ Warwick Semiconductor device
US8803205B2 (en) * 2011-05-31 2014-08-12 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US8698229B2 (en) * 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US8633095B2 (en) * 2011-06-30 2014-01-21 Infineon Technologies Austria Ag Semiconductor device with voltage compensation structure
US8816503B2 (en) 2011-08-29 2014-08-26 Infineon Technologies Austria Ag Semiconductor device with buried electrode
US9166005B2 (en) 2013-03-01 2015-10-20 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure
US9349854B2 (en) 2013-10-04 2016-05-24 Infineon Technologies Ag Semiconductor device and method of manufacturing the same
US20150108568A1 (en) * 2013-10-21 2015-04-23 Vishay-Siliconix Semiconductor structure with high energy dopant implantation
DE112014003712T5 (de) * 2013-12-16 2016-04-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
KR102026543B1 (ko) 2014-08-19 2019-09-27 비쉐이-실리코닉스 전자 회로
WO2016138468A1 (en) * 2015-02-27 2016-09-01 D3 Semiconductor LLC Surface devices within a vertical power device
CN115461847A (zh) * 2021-03-31 2022-12-09 华为技术有限公司 一种场效应晶体管、其制作方法、开关电路及电路板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US4987087A (en) * 1988-05-19 1991-01-22 Siemens Aktiengesellschaft Process for manufacturing a thyristor with proton irradiation
US6008520A (en) * 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
US6190970B1 (en) * 1999-01-04 2001-02-20 Industrial Technology Research Institute Method of making power MOSFET and IGBT with optimized on-resistance and breakdown voltage
US20030155610A1 (en) * 2001-04-27 2003-08-21 Andreas Schlogl Semiconductor component with enhanced avalanche resistance
US20040041225A1 (en) * 2002-02-20 2004-03-04 Michio Nemoto Power semiconductor rectifier having broad buffer structure
DE10360574A1 (de) * 2003-12-22 2005-07-28 Infineon Technologies Ag Leistungshalbleiterbauelement mit sanftem Abschaltverhalten

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US4987087A (en) * 1988-05-19 1991-01-22 Siemens Aktiengesellschaft Process for manufacturing a thyristor with proton irradiation
US6008520A (en) * 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
US6190970B1 (en) * 1999-01-04 2001-02-20 Industrial Technology Research Institute Method of making power MOSFET and IGBT with optimized on-resistance and breakdown voltage
US20030155610A1 (en) * 2001-04-27 2003-08-21 Andreas Schlogl Semiconductor component with enhanced avalanche resistance
US20040041225A1 (en) * 2002-02-20 2004-03-04 Michio Nemoto Power semiconductor rectifier having broad buffer structure
DE10360574A1 (de) * 2003-12-22 2005-07-28 Infineon Technologies Ag Leistungshalbleiterbauelement mit sanftem Abschaltverhalten

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Schulze, H.-J. [u.a.]: Influence of Irradiation Induced Defects on the Electrical Performance of Power Devices. In: Proceedings of the Electrochemical Society Meeting, 2002, Salt Lake City/USA, S. 320-335 *

Also Published As

Publication number Publication date
DE102005009020A1 (de) 2006-08-31
US20060211189A1 (en) 2006-09-21
US7582531B2 (en) 2009-09-01

Similar Documents

Publication Publication Date Title
DE102005009020B4 (de) Verfahren zur Erzeugung eines Leistungstransistors und damit erzeugbare integrierte Schaltungsanordnung
DE10055446B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005026408B3 (de) Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102009019278A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Laserausheilung
DE102005009000A1 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbesserter Inversdiode und Herstellungsverfahren hierfür
DE112011105826B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
DE102007030805A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE102004039209B4 (de) Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE102017128243A1 (de) Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
DE102019112985A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102004039208B4 (de) Verfahren zur Herstellung eines Leistungsbauelements mit einer vergrabenen n-dotierten Halbleiterzone und Leistungsbauelement
DE102007019551B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102005032074B4 (de) Halbleiterbauelement mit Feldstopp
DE102005007599B3 (de) Verfahren zur Herstellung einer Feldstoppzone
DE10245089B4 (de) Dotierverfahren und Halbleiterbauelement
DE102017212818B4 (de) Halbleiteranordnung
DE10324100B4 (de) Verfahren zur Herstellung eines robusten Halbleiterbauelements
DE112012001986B4 (de) Bipolares Punch-Through-Halbleiterbauelement und Verfahren zur Herstellung eines derartigen Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120727

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee