DE102007030805A1 - Halbleitervorrichtung und Herstellungsverfahren derselben - Google Patents

Halbleitervorrichtung und Herstellungsverfahren derselben Download PDF

Info

Publication number
DE102007030805A1
DE102007030805A1 DE102007030805A DE102007030805A DE102007030805A1 DE 102007030805 A1 DE102007030805 A1 DE 102007030805A1 DE 102007030805 A DE102007030805 A DE 102007030805A DE 102007030805 A DE102007030805 A DE 102007030805A DE 102007030805 A1 DE102007030805 A1 DE 102007030805A1
Authority
DE
Germany
Prior art keywords
main surface
semiconductor substrate
region
conductivity type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007030805A
Other languages
English (en)
Other versions
DE102007030805B4 (de
Inventor
Kenji Suzuki
Hideki Takahashi
Yoshifumi Tomomatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102007030805A1 publication Critical patent/DE102007030805A1/de
Application granted granted Critical
Publication of DE102007030805B4 publication Critical patent/DE102007030805B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine p-Typ-Kollektorregion (9) eines IGBT und eine n-Typ-Kathodenregion (10) einer Freilaufdiode werden abwechselnd in einer zweiten Hauptoberfläche (20b) eines Halbleitersubstrates (20) ausgebildet. Eine Rückseitenelektrode (14) ist auf der zweiten Hauptoberfläche (20b) so ausgebildet, dass sie sowohl in Kontakt mit der p-Typ-Kollektorregion (9) als auch der n-Typ-Kathodenregion (10) ist und eine Titanschicht (11), eine Nickelschicht (12) und eine Goldschicht (13) aufweist, welche ausgehend von der Seite der zweiten Hauptoberfläche (20b) aufeinanderfolgend aufeinander gestapelt sind. Eine Halbleitervorrichtung, welche in der Lage ist, eine zufriedenstellende AN-Spannung sowohl in einem Zustand der Leitung eines Feldeffekttransistors mit isoliertem Gate als auch einen Zustand der Leitung der Freilaufdiode anzunehmen, sowie ein Herstellungsverfahren derselben können dadurch erhalten werden.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Herstellungsverfahren derselben und insbesondere auf eine Halbleitervorrichtung mit einem Bipolartransistor mit isoliertem Gate und einer Freilaufdiode und ein Herstellungsverfahren derselben.
  • Unter dem Gesichtspunkt einer Energieersparnis wurde in den letzten Jahren weithin eine Wechselrichterschaltung zur Steuerung von elektrischen Hausgeräten und industriellen Leistungseinheiten und dergleichen verwendet. Die Wechselrichterschaltung führt die Leistungssteuerung durch, indem eine Spannung oder ein Strom mittels einer Leistungshalbleitervorrichtung wiederholt AN und AUS geschaltet werden. Wenn eine Nennspannung 300V oder höher ist, wird in der Wechselrichterschaltung hauptsächlich ein Bipolartransistor mit isoliertem Gate (hier im folgenden als „IGBT" bezeichnet) angesichts seiner Eigenschaften verwendet.
  • In vielen Fällen treibt die Wechselrichterschaltung hauptsächlich eine induktive Last, wie zum Beispiel einen Induktionsmotor, und in solch einem Falle wird von der induktiven Last eine gegenelektromotorische Kraft erzeugt. Folglich ist eine Freilaufdiode zur Rückführung des von der gegenelektromotori schen Kraft erzeugten Stroms erforderlich. Eine normale Wechselrichterschaltung wird ausgebildet durch Verbinden eines IGBT und einer Freilaufdiode in einer anti-parallelen Weise (in Gegenrichtung leitender IGBT). Zum Erzielen einer geringeren Größe und eines geringen Gewichts solch einer Wechselrichterschaltung wurde eine Halbleitervorrichtung entwickelt, die als Einzel-Chip implementiert ist durch Integrieren einer Freilaufdiode und eines IGBT.
  • Beispielsweise haben JP 06-085269 , JP 06-196705 , JP 2005-057235 und dergleichen in bekannter Weise solch eine Halbleitervorrichtung vorgeschlagen, die als ein Einzel-Chip implementiert ist durch Integrieren eines IGBT und einer Freilaufdiode.
  • Bei dem in Gegenrichtung leitender IGBT sind ein Abschnitt mit einem Feldeffekttransistor mit isoliertem Gate eines IGBT und eine Anodenregion einer Freilaufdiode auf der Seite einer Oberfläche eines Halbleitersubstrates ausgebildet und eine Kollektorregion des IGBT und eine Kathodenregion der Freilaufdiode sind auf der Rückseitenoberfläche desselben ausgebildet. Eine Rückseitenelektrode ist dann auf der Rückseitenoberfläche des Halbleitersubstrates so ausgebildet, dass sie elektrisch sowohl mit der Kollektorregion als auch der Kathodenregion verbunden ist.
  • In bekannter Weise hat die Rückseitenelektrode einen Aufbau, bei dem Al (Aluminium), Mo (Molybdän), Ni (Nickel) und Au (Gold) aufeinanderfolgend in dieser Reihenfolge ausgehend von der Rückseitenoberfläche des Halbleitersubstrates aufeinander gestapelt sind. Die Rückseitenelektrode Al/Mo/Ni/Au kann einen hervorragenden Ohmschen Kontakt zu einer p-Typ-Verunreinigungsregion schaffen. Folglich kann eine zufriedenstellende AN-Spannung zur Zeit des Leitens des Abschnitts des Feldeffekttransistors mit isoliertem Gate des IGBT erhalten werden.
  • Auf der anderen Seite ist es weniger wahrscheinlich, dass die Rückseitenelektrode Al/Mo/Ni/Au einen hervorragenden Ohmschen Kontakt zu einer n-Typ-Verunreinigung herstellt. Folglich verschlechtert sich die AN-Spannung zu der Zeit des Leitens der Freilaufdiode.
  • Zusätzlich sollte bei dem in der Gegenrichtung leitenden IGBT eine Lebensdauersteuerung durchgeführt werden durch Bestrahlen eines Halbleiterwafers mit Elektronenstrahlen, Gammastrahlen, Neutronenstrahlen, Innenstrahlen und dergleichen. Zum Erzielen eines hervorragenden Ohmschen Kontaktes zwischen der Rückseitenelektrode Al/Mo/Ni/Au und dem Halbleitersubstrat sollte darüber hinaus der Halbleiterwafer einer Wärmebehandlung unterzogen werden, nachdem die Rückseitenelektrode ausgebildet ist.
  • Der Halbleiterwafer für den in der Gegenrichtung leitenden IGBT hat jedoch nach dem Polieren der Rückseitenoberfläche eine geringere Dicke. Wenn die Wärmebehandlung durchgeführt wird, nachdem die Rückseitenelektrode ausgebildet ist, wird deshalb ein Verzug des Halbleiterwafers verursacht aufgrund eines Unterschiedes der thermischen Ausdehnungskoeffizienten von Silizium und der Rückseitenelektrode, was in einer schlechteren Mengenproduktivität resultiert.
  • Eine Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer Halbleitervorrichtung, bei der eine zufriedenstellende AN-Spannung in einem Zustand der Leitung eines Abschnitts eines Feldeffekttransistors mit isoliertem Gate und der Leitung einer Freilaufdiode erhalten werden kann, sowie die Bereitstellung eines Herstellungsverfahrens dafür.
  • Weiterhin soll eine Halbleitervorrichtung bereitgestellt werden, bei der ein Verzug aufgrund der Wärmebehandlung weniger wahrscheinlich ist, sowie ein Herstellungsverfahren derselben.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 und ein Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 3.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Eine Halbleitervorrichtung nach Anspruch 1 beinhaltet ein Halbleitersubstrat, einen Abschnitt eines Feldeffekttransistors mit isoliertem Gate und eine Kollektorregion eines ersten Leitungstyps eines Bipolartransistors mit isoliertem Gate, eine Anodenregion des ersten Leitungstyps und eine Kathodenregion eines zweiten Leitungstyps einer Freilaufdiode und eine Rückseitenelektrode. Das Halbleitersubstrat hat eine erste Hauptoberfläche und eine zweite Hauptoberfläche, die einander gegenüberliegen. Der Abschnitt des Feldeffekttransistors mit isoliertem Gate ist auf der Seite der ersten Hauptoberfläche des Halbleitersubstrates ausgebildet. Die Anodenregion ist in der ersten Hauptoberfläche des Halbleitersubstrates ausgebildet. Die Kollektorregion ist in der zweiten Hauptoberfläche des Halbleitersubstrates ausgebildet. Die Kathodenregion ist in der zweiten Hauptoberfläche des Halbleitersubstrates ausgebildet. Die Rückseitenelektrode ist auf der zweiten Hauptoberfläche so ausgebildet, dass sie in Kontakt mit sowohl der Kollektorregion als auch der Kathodenregion ist, und weist eine Titanschicht, eine Nickelschicht und eine Goldschicht auf, die ausgehend von der Seite der zweiten Hauptoberfläche nacheinander aufeinander gestapelt sind.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 3 beinhaltet die folgenden Schritte.
  • Zunächst werden ein Abschnitt eines Feldeffekttransistors mit isoliertem Gate eines Bipolartransistors mit isoliertem Gate und eine Anodenregion eines ersten Leitungstyps einer Freilaufdiode auf einer Seite einer ersten Hauptoberfläche eines Halbleitersubstrates ausgebildet. Eine zweite Hauptoberfläche des Halbleitersubstrates, die der ersten Hauptoberfläche gegenüberliegt, wird poliert. Eine Kollektorregion des ersten Leitungstyps des Bipolartransistors mit isoliertem Gate wird in der zweiten Hauptoberfläche des Halbleitersubstrates ausgebildet. Eine Kathodenregion eines zweiten Leitungstyps der Freilaufdiode wird in der zweiten Hauptoberfläche des Halbleitersubstrates ausgebildet. Eine Rückseitenelektrode wird auf der zweiten Hauptoberfläche so ausgebildet, dass sie in Kontakt mit sowohl der Kollektorregion als auch der Kathodenregion ist, durch aufeinander folgendes Stapeln einer Titanschicht, einer Nickelschicht und einer Goldschicht ausgehend von einer Seite der zweiten Hauptoberfläche.
  • Da die Titanschicht so ausgebildet wird, dass sie in Kontakt mit sowohl der Kollektorregion als auch der Kathodenregion ist, kann gemäß der vorliegenden Erfindung eine zufriedenstellende AN-Spannung sowohl in dem Zustand der Leitung des Abschnitts des Feldeffekttransistors mit isoliertem Gate als auch dem Zustand der Leitung der Freilaufdiode erhalten werden.
  • Da, wie oben erwähnt, eine zufriedenstellende AN-Spannung erhalten werden kann, ist es darüber hinaus nicht notwendig, eine Wärmebehandlung durchzuführen zum Erzielen eines hervorragenden Ohmschen Kontaktes zwischen der Rückseitenelektrode und dem Halbleitersubstrat, nachdem die Rückseitenelektrode ausgebildet ist. Deshalb ist ein Verzug des Halbleitersubstrates aufgrund der Wärmebehandlung nicht wahrscheinlich.
  • Da die Nickelschicht auf der Titanschicht ausgebildet wird, dient darüber hinaus die Nickelschicht als Lot beim Anschließen der Rückseitenoberfläche beim Zusammenbau eines Moduls und somit kann eine hervorragende Verbindung erhalten werden. Da die Goldschicht auf der Nickelschicht ausgebildet wird, welche zur Oxidation neigt, kann weiterhin eine Oxidation der Nickelschicht verhindert werden.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen:
  • 1 eine Querschnittsansicht, die in schematischer Weise einen Aufbau einer Halbleitervorrichtung bei einer Ausführungsform der vorliegenden Erfindung zeigt,
  • 2 die Konzentrationsverteilung einer p-Typ-Verunreinigung in einem Abschnitt entlang der Linie II-II in 1, und
  • 3 bis 8 schematische Querschnittansichten, welche ein Verfahren zum Herstellen einer Halbleitervorrichtung in der Reihenfolge der Prozessschritte bei einer Ausführungsform der vorliegenden Erfindung zeigen.
  • Hier im folgenden wird eine Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben.
  • Bezugnehmend auf 1 weist eine Halbleitervorrichtung bei der vorliegenden Ausführungsform einen IGBT und eine Freilaufdiode auf, welche in einem Zellenbereich eines Halbleitersubstrates 20 ausgebildet sind. Das Halbleitersubstrat 20 besteht beispielsweise aus Silizium mit einer eingebrachten n-Typ- Verunreinigung und hat eine erste Hauptoberfläche 20a und eine zweite Hauptoberfläche 20b, die einander gegenüberliegen. Das Halbleitersubstrat 20 hat vorzugsweise eine Dicke, die nicht größer als 150 μm ist.
  • Der IGBT weist hauptsächlich eine n–-Halbleiterschicht 1, eine p-Typ-Basisregion 2, eine n+-Emitterregion 3, eine Grabengateelektrode 5 und eine p-Typ-Kollektorregion 9 des Halbleitersubstrates 20. In dem Zellenbereich des Halbleitersubstrates 20 ist mittels Diffundierens einer p-Typ-Verunreinigung eine p-Typ-Basisregion 2 selektiv auf der Seite der ersten Hauptoberfläche 20a der n–-Halbleiterschicht 1 ausgebildet. In der ersten Hauptoberfläche 20a innerhalb der p-Typ-Basisregion 2 ist durch selektives Diffundieren einer n-Typ-Verunreinigung in hoher Konzentration eine n+-Emitterregion 3 selektiv ausgebildet. Eine Mehrzahl von Gräben 4 ist in der ersten Hauptoberfläche 20a des Halbleitersubstrates 20 in einer Weise ausgebildet, bei der sie die n+-Emitterregion 3 und die p-Typ-Basisregion 2 durchdringen und die n–-Halbleiterschicht 1 erreichen. Eine Gateisolations-schicht 6 ist entlang einer Innenwand jedes Grabens 4 ausgebildet und die Grabengateelektrode 5 ist so ausgebildet, dass sie den Graben 4 auffüllt. Die Grabengateelektrode 5 ist so ausgebildet, dass sie der p-Typ-Basisregion 2 gegenüberliegt, welche zwischen der n–-Halbleiterschicht 1 und der n+-Emitterregion 3 liegt, wobei die Gateisolationsschicht 6 dazwischengefügt ist.
  • Die n–-Halbleiterschicht 1, die p-Typ-Basisregion 2, die n+-Emitterregion 3 und die Grabengateelektrode 5 bilden den Abschnitt des Feldeffekttransistors mit isoliertem Gate des IGBT auf der Seite der ersten Hauptoberfläche 20a des Halbleitersubstrates 20. Mit anderen Worten die n–-Halbleiterschicht 1 und die n+-Emitterregion 3 nehmen die Funktion eines Source-/Drain-Paares an, ein Teil der p-Typ-Basisregion 2, welcher der Grabengateelektrode 5 mit der dazwischengefügten Gateiso lationsschicht 6 (Umfangsabschnitt der Grabengateelektrode 5) gegenüberliegt, nimmt die Funktion eines Kanals an und die Grabengateelektrode 5 nimmt die Funktion eines Gate zum Steuern der Ausbildung des Kanals an.
  • In dem Zellenbereich des Halbleitersubstrates 20 ist durch Diffundieren einer p-Typ-Verunreinigung eine p-Typ-Kollektorregion 9 selektiv in der zweiten Hauptoberfläche 20b ausgebildet.
  • Die Freilaufdiode weist die n–-Halbleiterschicht 1, die p-Typ-Basisregion 2 und eine n-Typ-Kathodenregion 10 des Halbleitersubstrates 20 auf. Die p-Typ-Basisregion 2, welche oben beschrieben wurde, nimmt ebenfalls eine Funktion als Anodenbereich der Freilaufdiode an. In dem Zellenbereich des Halbleitersubstrates 20 ist eine n-Typ-Kathodenregion 10 selektiv in der zweiten Hauptoberfläche 20b durch Diffundieren einer n-Typ-Verunreinigung ausgebildet. Die n-Typ-Kathodenregion 10 und die p-Typ-Kollektorregion 9 sind benachbart zueinander abwechselnd ausgebildet.
  • Eine Isolationsschicht 7, welche die Grabengateelektrode 5 bedeckt, jedoch die Oberfläche der p-Typ-Basisregion 2 und der n+-Emitterregion 3 freilässt, ist auf der ersten Hauptoberfläche 20a des Halbleitersubstrates 20 ausgebildet. Eine Emitterelektrode 8 ist auf der ersten Hauptoberfläche 20a so ausgebildet, dass sie in Kontakt mit der freiliegenden Oberfläche der p-Typ-Basisregion 2 und der n+-Emitterregion 3 ist. Die Emitterelektrode 8 dient ebenfalls als eine Anodenelektrode der Freilaufdiode.
  • Eine Rückseitenelektrode 14 ist auf der gesamten zweiten Hauptoberfläche 20b des Halbleitersubstrates 20 ausgebildet. Die Rückseitenelektrode 14 kommt in Kontakt mit sowohl der p-Typ-Kollektorregion 9 als auch der n-Typ-Kathodenregion 10 in dem Zellenbereich. Die Rückseitenelektrode 14 weist eine Titan(Ti)-Schicht 11, eine Nickel(Ni)-Schicht 12 und eine Gold(Au)-Schicht 13 auf, welche aufeinanderfolgend ausgehend von der Seite der zweiten Hauptoberfläche 20b aufeinander gestapelt sind. Die Titanschicht 11 gelangt somit in Kontakt mit sowohl der p-Typ-Kollektorregion 9 als auch der n-Typ-Kathodenregion 10. Zusätzlich ist die Nickelschicht 12 so ausgebildet, dass sie in Kontakt zu der Titanschicht 11 ist, und die Goldschicht 13 ist so ausgebildet, dass sie in Kontakt zu der Nickelschicht 12 ist. Die Rückseitenelektrode 14 dient als eine Kollektorelektrode des IGBT und ebenfalls als eine Kathodenelektrode der Freilaufdiode.
  • Die Titanschicht 11 hat vorzugsweise eine Dicke, die beispielsweise in einem Bereich von mindestens 0,05 μm bis höchstens 0,3 μm liegt. Die Nickelschicht 12 hat vorzugsweise eine Dicke, die beispielsweise in einem Bereich von mindestens 0,3 μm bis höchstens 2,0 μm liegt. Die Goldschicht 13 hat vorzugsweise eine Dicke, die beispielsweise in einem Bereich von mindestens 0,02 μm bis höchstens 0,4 μm liegt. Durch dieses Vorgehen können die Eigenschaften des in der umgekehrten Richtung leitenden IGBT stabilisiert werden.
  • Obwohl dies nicht gezeigt ist, ist eine Guardringregion in der ersten Hauptoberfläche 20a so ausgebildet, dass sie einen äußeren Umfang des Zellenbereichs umgibt, welcher den IGBT und die Freilaufdiode wie oben beschrieben enthält. Die Guardringregion wird ausgebildet durch Diffundieren einer p-Typ-Verunreinigung. Die Oberfläche der Guardringregion ist mit der Isolationsschicht 7 bedeckt, auf welcher eine Guardringelektrode ausgebildet ist.
  • Bezugnehmend auf 2 ist eine p-Typ-Kollektorregion 9 beispielsweise bis zu einer Tiefe von annähernd 0,3 μm ausgehend von der zweiten Hauptoberfläche 20b (Rückseitenoberfläche) ausgebildet und weist im allgemeinen eine Konzentration von mindestens 1,0 × 1019 cm–3 auf. Die p-Typ-Kollektorregion 9 ist vorzugsweise bis zu einer Tiefe von höchstens 1,0 μm ausgehend von der zweiten Hauptoberfläche 20b ausgebildet und weist vorzugsweise eine Maximalkonzentration von mindestens 3,0 × 1019 cm–3 auf.
  • Falls in der vorliegenden Ausführungsform die Rückseitenelektrode 14 aus Ti/Ni/Au zusammengesetzt ist, wird ein Laser-Annealen bzw. ein Laser-Ausheilen, welches später beschrieben werden wird, zum Einstellen der Diffusionstiefe in der p-Typ-Kollektorregion 9 auf höchstens 1,0 μm und zum Einstellen der Maximalkonzentration auf mindestens 3,0 × 1019 cm–3, wie in 2 gezeigt, verwendet, so dass ein hervorragender Ohmscher Kontakt zwischen der Rückseitenelektrode 14 und dem Halbleitersubstrat 20 erzielt wird und ein Anstieg der AN-Spannung weiter verhindert werden kann.
  • Unter Bezugnahme auf 1 wird ein AN-Betrieb des IGBT bei der vorliegenden Ausführungsform nun beschrieben werden.
  • Bezugnehmend auf 1 wird für den AN-Betrieb zunächst eine vorbestimmte positive Kollektorspannung VCE zwischen die Emitterelektrode 8 und die Rückseitenelektrode 14 angelegt und eine vorbestimmte positive Gatespannung VGE wird zwischen die Emitterelektrode 8 und die Grabengateelektrode 5 angelegt, wodurch das Gate in den AN-Zustand versetzt wird. Hier ist der Leitungstyp eines Teils der p-Typ Basisregion 2 gegenüberliegend der Grabengateelektrode 5 von dem p-Typ in den n-Typ invertiert, um dadurch einen Kanal auszubilden, und Elektronen werden von der Emitterelektrode 8 über den Kanal in die n–-Halbleiterschicht 1 eingeführt. Die eingeführten Elektronen stellen einen Flusspolungszustand zwischen der p-Typ-Kollektorregion 9 und der n–-Halbleiterschicht 1 ein und Löcher werden von der p-Typ-Kollektorregion 9 in die n–- Halbleiterschicht 1 eingeführt. Dadurch ist der Widerstand der n–-Halbleiterschicht 1 beachtlich herabgesetzt, der AN-Widerstands des Abschnitts des Feldeffekttransistors mit isoliertem Gate ist beachtlich herabgesetzt und die Stromkapazität ist vergrößert. Zusätzlich ist die p-Typ-Kollektorregion 9 in der zweiten Hauptoberfläche 20b direkt unterhalb des Abschnitts des Feldeffekttransistors mit isoliertem Gate, der in der ersten Hauptoberfläche 20a ausgebildet ist, ausgebildet, so dass ein kürzester Weg für die Einführung der Elektronen und Löcher gewählt werden kann und dadurch eine Erhöhung des AN-Widerstand verhindert wird.
  • Ein AN-Betrieb der Freilaufdiode bei der vorliegenden Ausführungsform wird nun unter Bezugnahme auf 1 beschrieben.
  • Bezugnehmend auf 1 wird eine Spannung in Flussrichtung (Anodenspannung VAK), welche einen vorbestimmten Schwellenwert übersteigt, zwischen die Emitterelektrode 8 und die Rückseitenelektrode 14 angelegt. Dann werden Löcher von der p-Typ-Basisregion 2 in die n–-Halbleiterschicht 1 injiziert und Elektronen werden von der n-Typ-Kathodenregion 10 injiziert. Als ein Ergebnis ist eine Spannung in Flussrichtung (VF) beachtlich verringert und ein Strom fließt. Zusätzlich ist die n-Typ-Kathodenregion 10 in der zweiten Hauptoberfläche 20b direkt unter der Freilaufdiodenregion ausgebildet, welche in der ersten Hauptoberfläche 20a ausgebildet ist, so dass ein kürzester Weg für die Injektion von Elektronen und Löchern gewählt werden kann und dadurch ein Anstieg der Spannung in Flussrichtung (VF) verhindert wird.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung bei der vorliegenden Ausführungsform wird nun beschrieben.
  • Bezugnehmend auf 3 wird ein Halbleitersubstrat 20 bestehend aus Einkristallsilizium mit einer eingebrachten n-Typ- Verunreinigung vorbereitet. Hier ist das Halbleitersubstrat 20 im allgemeinen aus einer n–-Halbleiterschicht 1 ausgebildet. Danach wird eine p-Typ-Verunreinigung in solch einer Weise in die Oberfläche der n–-Halbleiterschicht 1 diffundiert, dass sie den äußeren Umfang des Zellenbereichs in der ersten Hauptoberfläche 20a umgibt, wodurch die Guardringregion (nicht gezeigt) ausgebildet wird.
  • Bezugnehmend auf 4 wird der Abschnitt des Feldeffekttransistors mit isoliertem Gate (p-Typ-Basisregion 2, n+-Emitterregion 3, Graben 4, Gateisolationsschicht 6, Grabengateelektrode 5) des IGBT in der ersten Hauptoberfläche 20a des Halbleitersubstrates 20 ausgebildet. Da die p-Typ-Basisregion 2 des Abschnitts des Feldeffekttransistors mit isoliertem Gate ebenfalls als die Anodenregion der Freilaufdiode dient, wird hier die Anodenregion 2 der Freilaufdiode gleichzeitig ausgebildet. Die Isolationsschicht 7, welche die Grabengateelektrode 5 und die Guardringregion bedeckt, jedoch die Oberfläche der p-Typ-Basisregion 2 und der n+-Emitterregion 3 freilässt, wird auf der ersten Hauptoberfläche 20a ausgebildet.
  • Bezugnehmend auf 5 wird die Emitterelektrode 8 so ausgebildet, dass sie in Kontakt mit der p-Typ-Basisregion 2 und der n+-Emitterregion 3 ist, und die Guardringelektrode wird auf der Guardringregion ausgebildet. Danach wird die zweite Hauptoberfläche 20b des Halbleitersubstrates 20 poliert.
  • Bezugnehmend auf 6 wird als ein Ergebnis des obigen Polierens die Dicke des Halbleitersubstrates 20 auf beispielsweise 150 μm oder weniger gesetzt. Danach wird der Lebensdauersteuerprozess durchgeführt. Der Lebensdauersteuerprozess wird beispielsweise durch Bestrahlen des Halbleitersubstrates 20 mit Strahlung, wie zum Beispiel Elektronenstrahlen, Gamma-Strahlen, Neutronenstrahlen, Ionenstrahlen und dergleichen durchgeführt.
  • Bezugnehmend auf 7 wird eine p-Typ-Verunreinigung selektiv in den Zellenbereich der zweiten Hauptoberfläche 20b beispielsweise mit einer Beschleunigungsspannung in einem Bereich von mindestens 25 keV bis höchstens 200 keV implantiert. Dadurch wird die p-Typ-Kollektorregion 9 selektiv in der zweiten Hauptoberfläche 20b ausgebildet.
  • Bezugnehmend auf 8 wird eine n-Typ-Verunreinigung bei einer Beschleunigungsspannung in einem Bereich von mindestens 25 keV bis höchstens 200 keV selektiv in den Zellenbereich der zweiten Hauptoberfläche 20b implantiert. Dadurch wird die n-Typ-Kathodenregion 10 selektiv in der zweiten Hauptoberfläche 20b benachbart zu der p-Typ-Kollektorregion 9 ausgebildet.
  • Danach werden die implantierte p-Typ-Verunreinigung in der p-Typ-Kollektorregion 9 und die implantierte n-Typ-Verunreinigung in der n-Typ-Kathodenregion 10 durch die gleiche Wärmebehandlung aktiviert. Die Wärmebehandlung zur Aktivierung wird beispielsweise unter Verwendung eines Laser-Annealings (Temperns) durchgeführt.
  • Bezugnehmend auf 1 werden nacheinander eine Titanschicht 11, eine Nickelschicht 12 und eine Goldschicht 13 ausgehend von der Seite der zweiten Hauptoberfläche 20b aufeinander gestapelt und auf der zweiten Hauptoberfläche 20b ausgebildet, wodurch die Rückseitenelektrode 14 ausgebildet wird. Die Titanschicht 11 hat eine Dicke, die beispielsweise in einem Bereich von mindestens 0,05 μm bis höchstens 0,3 μm liegt. Die Nickelschicht 12 hat eine Dicke, die beispielsweise in einem Bereich von mindestens 0,3 μm bis höchstens 2,0 μm liegt. Die Goldschicht 13 hat eine Dicke, die beispielsweise in einem Bereich von mindestens 0,02 μm bis höchstens 0,4 μm liegt. Durch dieses Vorgehen werden die Eigenschaften stabilisiert und der in 1 gezeigte in umgekehrter Richtung leitende IGBT wird hergestellt.
  • Da die Titanschicht 11 gemäß der vorliegenden Ausführungsform so ausgebildet wird, dass sie in Kontakt mit sowohl der p-Typ-Kollektorregion 9 als auch der n-Typ-Kathodenregion 10 ist, kann eine zufriedenstellende AN-Spannung sowohl beim Zustand der Leitung des Abschnitts des Feldeffekttransistors mit isoliertem Gate als auch beim Zustand der Leitung der Freilaufdiode erhalten werden.
  • Da weiterhin die zufriedenstellende AN-Spannung erhalten werden kann, wie oben dargestellt, ist es nicht notwendig, eine Wärmebehandlung durchzuführen zum Erzielen eines hervorragenden Ohmschen Kontaktes zwischen der Rückseitenelektrode 14 und dem Halbleitersubstrat 20 nachdem die Rückseitenelektrode 14 ausgebildet ist. Deshalb ist ein Verzug des Halbleitersubstrates 20 aufgrund der Wärmebehandlung nicht wahrscheinlich.
  • Da die Nickelschicht 12 auf der Titanschicht 11 ausgebildet wird, dient darüber hinaus die Nickelschicht 12 als Lot beim Anschließen der Rückseitenoberfläche beim Zusammenbau eines Moduls. Dadurch kann eine hervorragende Verbindung erhalten werden. Da die Goldschicht 13 weiterhin auf der Nickelschicht 12, welche zur Oxidation neigt, ausgebildet wird, kann die Oxidation der Nickelschicht 12 verhindert werden.
  • Indem die Dicke des Halbleitersubstrates 20 auf 150 μm oder weniger eingestellt wird durch Polieren in den in 5 und 6 gezeigten Prozessschritten, kann eine noch zufriedenstellendere AN-Spannung des Abschnitts des Feldeffekttransistors mit isoliertem Gate und der Freilaufdiode erhalten werden.
  • Indem der Lebensdauersteuerprozess durchgeführt wird, wird darüber hinaus ein Kristalldefekt (der ebenfalls als ein "Re kombinationszentrum" oder eine "Lebensdauersteuerregion" bezeichnet werden kann) in dem Halbleitersubstrat 20 ausgebildet und die Lebensdauer der Ladungsträger in dem Halbleitersubstrat 20 kann gesteuert werden. Folglich kann eine exzellente Schalteigenschaft erzielt werden.
  • Durch Variieren der Ionenimplantation der p-Typ-Verunreinigung, welche in 7 gezeigt ist, und der Ionenimplantation der n-Typ-Verunreinigung, welche in 8 gezeigt ist, kann weiterhin unter der Bedingung, dass die Beschleunigungsspannung in einem Bereich von mindestens 25 keV bis höchstens 200 keV ist, der Konzentrationsgradient der Verunreinigung in einer Richtung der Tiefe ausgehend von der zweiten Hauptoberfläche 20b gesteuert werden. Die AN-Spannung des Abschnitts des Feldeffekttransistors mit isoliertem Gate und der Freilaufdiode kann dadurch verbessert werden.
  • Da die Wärmebehandlung unter Verwendung des Laser-Annealings in dem in 8 gezeigten Prozessschritt durchgeführt werden kann, bevor die Rückseitenelektrode 14 ausgebildet wird, kann ein Temperaturanstieg auf ein Niveau, dass größer oder gleich dem Schmelzpunkt der Rückseitenelektrode 14 ist, bewerkstelligt werden. Dadurch können die p-Typ-Verunreinigung und die n-Typ-Verunreinigung mit hoher Konzentration lediglich in einem Oberflächenbereich der zweiten Hauptoberfläche 20b (bis zu einer Tiefe von höchstens 1,0 μm ausgehend von der zweiten Hauptoberfläche 20b) aktiviert werden und eine Menge der Verunreinigungen, die notwendig ist zum Ausbilden der p-Typ-Kollektorregion 9 und der n-Typ-Kathodenregion 10, kann verringert werden.
  • Wie in 2 gezeigt, kann insbesondere durch Setzen der Maximalkonzentration der p-Typ-Verunreinigung auf mindestens 3,0 × 1019 cm–3 ein hervorragender Ohmscher Kontakt zwischen der p-Typ-Kollektorregion 9 und der Rückseitenelektrode 14 ausgebildet werden und ein Anstieg der AN-Spannung zu der Zeit der Leitung des Abschnitts des Feldeffekttransistors mit isoliertem Gate kann verhindert werden.
  • Durch Aktivieren der p-Typ-Verunreinigung in der p-Typ-Kollektorregion 9 und der n-Typ-Verunreinigung in der n-Typ-Kathodenregion 10 durch die gleiche Wärmebehandlung (beispielsweise ein Laser-Annealing), kann zusätzlich der Wärmebehandlungsschritt verglichen zu dem Fall, bei dem die Wärmebehandlung getrennt durchgeführt wird, verkürzt werden, und der Herstellungsschritt kann vereinfacht werden.
  • Die Erfinder der vorliegenden Anmeldung haben den Unterschied in der AN-Spannung in Abhängigkeit von dem Unterschied in dem Material und dem Aufbau der Rückseitenelektrode 14 untersucht. Das Ergebnis der Untersuchung wird im folgenden beschrieben.
  • Es wurde ein in umgekehrter Richtung leitender IGBT mit einer Rückseitenelektrode 14, welche unter Verwendung eines Materials und eines Aufbaus, wie er unter Punkt (1) bis (3) unten dargestellt ist, hergestellt wurde, vorbereitet. Mit Ausnahme der Rückseitenelektrode wurden die Komponenten in den gleichen Herstellungsschritten wie bei der obigen Ausführungsform hergestellt.
    • (1) Eine Rückseitenelektrode (Ti/Ni/Au), die durch aufeinanderfolgendes Ausbilden einer Titanschicht, einer Nickelschicht und einer Goldschicht ausgehend von der Seite der zweiten Hauptoberfläche 20b des Halbleitersubstrates 20 erhalten wurde.
    • (2) Eine Rückseitenelektrode (Al/Ti/Ni/Au), die erhalten wurde durch aufeinanderfolgendes Ausbilden einer Aluminiumschicht, einer Titanschicht, einer Nickelschicht und einer Goldschicht ausgehend von der Seite der zweiten Hauptoberfläche 20b des Halbleitersubstrates 20
    • (3) Eine Rückseitenelektrode (AlSi/Ti/Ni/Au), die erhalten wurde durch aufeinanderfolgendes Ausbilden einer Aluminium-Silizium-Verbundschicht, einer Titanschicht, einer Nickelschicht und einer Goldschicht ausgehend von der Seite der zweiten Hauptoberfläche 20b des Halbleitersubstrates 20
  • Die Tabelle 1 zeigt ein Ergebnis des Vergleichs zwischen einer AN-Spannung (VCE(sat)) im Zustand der Leitung bei einem Nennstrom in dem Abschnitt des Feldeffekttransistors mit isoliertem Gate und eine AN-Spannung (VF) im Zustand der Leitung bei einem Nennstrom in der Freilaufdiode unter denselben Messbedingungen in diesen in umgekehrter Richtung leitenden IGBTs. Tabelle 1
    Rückseitenelektrode Größe VCE(sat) VF VCE(sat) + VF Wärmebehandlung nach dem Ausbilden der Rückseitenelektrode Verzug des Wafers
    VGE 15V 0V
    Ti/Ni/Au 1.48V 1.29V 2.77V nicht durchgeführt klein
    1.47V 1.30V 2.77V durchgeführt groß
    Al/Ti/Ni/Au 1.36V 1.58V 2.94V durchgeführt groß
    AlSi/Ti/Ni/Au 1.41V 1.90V 3.31V durchgeführt groß
  • Anhand des in Tabelle 1 gezeigten Ergebnisses ist ersichtlich, dass, wenn die Gatespannung VGE von 15 V zwischen der Emitterelektrode 8 und der Gateelektrode 5 des Abschnitts des Feldeffekttransistors mit isoliertem Gate anliegt, die Summe aus VCE(sat) und VF kleiner ist und zufriedenstellender ist und insbesondere VF besser ist für den Fall, in dem die Rückseitenelektrode 14 das Material/den Aufbau aus Ti/Ni/Au aufweist, als in dem Fall, in dem die Rückseitenelektrode 14 das Material/den Aufbau der anderen beiden Typen aufweist.
  • Es wurde zusätzlich gefunden, dass, wenn die Rückseitenelektrode 14 aus Ti/Ni/Au ausgebildet ist, es nahezu keinen Unterschied zwischen VCE(sat) und VF gibt, wie in Tabelle 1 gezeigt, ob nach der Ausbildung der Rückseitenelektrode 14 eine Wärmebehandlung zum Erzielen eines hervorragenden Ohmschen Kontaktes durchgeführt wird oder nicht. Es wurde nämlich gefunden, dass ein hervorragender Ohmscher Kontakt an der Grenzfläche zwischen Titan und Silizium erzielt werden kann ohne die obige Wärmebehandlung nach der Ausbildung der Rückseitenelektrode 14. Es wurde somit gefunden, dass die Wärmebehandlung nach der Lebensdauersteuerung vor der Ausbildung der Rückseitenelektrode 14 durchgeführt werden kann und das Problem des Verzugs gelöst werden kann.

Claims (7)

  1. Halbleitervorrichtung mit: einem Halbleitersubstrat (20) mit einer ersten Hauptoberfläche (20a) und einer zweiten Hauptoberfläche (20b), die einander gegenüberliegen, einem Abschnitt eines Feldeffekttransistors mit isoliertem Gate eines Bipolartransistors mit isoliertem Gate, der auf einer Seite der ersten Hauptoberfläche des Halbleitersubstrates (20) ausgebildet ist, einer Anodenregion (2) eines ersten Leitungstyps einer Freilaufdiode, die in der ersten Hauptoberfläche (20a) des Halbleitersubstrates (20) ausgebildet ist, einer Kollektorregion (9) des ersten Leitungstyps des Bipolartransistors mit isoliertem Gate, die in der zweiten Hauptoberfläche (20b) des Halbleitersubstrates (20) ausgebildet ist, einer Kathodenregion (10) eines zweiten Leitungstyps der Freilaufdiode, die in der zweiten Hauptoberfläche (20b) des Halbleitersubstrates (20) ausgebildet ist, und einer Rückseitenelektrode (14), die auf der zweiten Hauptoberfläche (20b) so ausgebildet ist, dass sie in Kontakt mit sowohl der Kollektorregion (9) als auch der Kathodenregion (10) ist und eine Titanschicht (11), eine Nickelschicht (12) und eine Goldschicht (13) aufweist, die ausgehend von einer Seite der zweiten Hauptoberfläche (20b) nacheinander aufeinander gestapelt sind.
  2. Halbleitervorrichtung nach Anspruch 1, bei der eine Verunreinigung des ersten Leitungstyps in der Kollektorregion (10) bis zu einer Tiefe von höchstens 1,0 μm ausgehend von der zweiten Hauptoberfläche (20b) eingebracht ist.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung, dass die Schritte aufweist: Ausbilden eines Abschnitts eines Feldeffekttransistors mit isoliertem Gate eines Bipolartransistors mit isoliertem Gate und einer Anodenregion (2) eines ersten Leitungstyps einer Freilaufdiode auf einer Seite einer ersten Hauptoberfläche (20a) eines Halbleitersubstrates (20), Polieren einer zweiten Hauptoberfläche (20b) des Halbleitersubstrates (20), welche der ersten Hauptoberfläche (20a) gegenüberliegt, Ausbilden einer Kollektorregion (9) des ersten Leitungstyps des Bipolartransistors mit isoliertem Gate in der zweiten Hauptoberfläche (20b) des Halbleitersubstrates (20), Ausbilden einer Kathodenregion (10) eines zweiten Leitungstyps der Freilaufdiode in der zweiten Hauptoberfläche (20b) des Halbleitersubstrates (20) und Ausbilden einer Rückseitenelektrode (14) auf der zweiten Hauptoberfläche (20b) dergestalt, dass sie in Kontakt mit sowohl der Kollektorregion (9) als auch der Kathodenregion (10) ist, indem eine Titanschicht (11), eine Nickelschicht (12) und eine Goldschicht (13) ausgehend von einer Seite der zweiten Hauptoberfläche (20) aufeinanderfolgend aufeinandergestapelt werden.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 3, welches weiterhin die Schritte aufweist: Unterziehen des Halbleitersubstrates (20) einem Lebensdauersteuerprozess nach dem Polierschritt und Unterziehen des Halbleitersubstrates (20) einer Wärmebehandlung nach dem Lebensdauersteuerprozess und vor dem Ausbilden der Rückseitenelektrode (14).
  5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 3 oder 4, bei dem der Schritt des Ausbildens der Kollektorregion (9) einen Ionenimplantationsschritt aufweist, bei dem eine Verunreini gung des ersten Leitungstyps in die zweite Hauptoberfläche (20b) des Halbleitersubstrates (20) eingebracht wird und der Schritt des Ausbildens der Kathodenregion (10) einen Ionenimplantationsschritt aufweist, bei dem eine Verunreinigung des zweiten Leitungstyps in die zweite Hauptoberfläche (20b) des Halbleitersubstrates (20) eingebracht wird.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, bei dem die Verunreinigung des ersten Leitungstyps, welche durch Ionenimplantation in die Kollektorregion (9) eingebracht wurde, und die Verunreinigung des zweiten Leitungstyps, welche durch Ionenimplantation in die Kathodenregion (10) eingebracht wurde, durch eine identische Wärmebehandlung aktiviert werden.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 6, bei dem die Wärmebehandlung zur Aktivierung der Verunreinigung des ersten Leitungstyps, welche mittels Ionenimplantation in die Kollektorregion (9) eingebracht wurde, und der Verunreinigung des zweiten Leitungstyps, welche mittels Ionenimplantation in die Kathodenregion (10) eingebracht wurde, unter Verwendung eines Ausheilens durch Laserstrahlen durchgeführt werden.
DE102007030805.3A 2006-10-27 2007-07-03 Halbleitervorrichtung und Herstellungsverfahren derselben Active DE102007030805B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006292486A JP5283326B2 (ja) 2006-10-27 2006-10-27 半導体装置およびその製造方法
JP2006-292486 2006-10-27

Publications (2)

Publication Number Publication Date
DE102007030805A1 true DE102007030805A1 (de) 2008-05-08
DE102007030805B4 DE102007030805B4 (de) 2016-12-08

Family

ID=39265060

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007030805.3A Active DE102007030805B4 (de) 2006-10-27 2007-07-03 Halbleitervorrichtung und Herstellungsverfahren derselben

Country Status (5)

Country Link
US (1) US7768101B2 (de)
JP (1) JP5283326B2 (de)
KR (1) KR100903790B1 (de)
CN (1) CN101170109A (de)
DE (1) DE102007030805B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014019916B3 (de) * 2013-09-30 2021-05-06 Infineon Technologies Ag Halbleitervorrichtung

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044033A (ja) * 2007-08-10 2009-02-26 Seiko Epson Corp 半導体レーザ、光源装置、照明装置、プロジェクタおよびモニタ装置
CN102318071B (zh) * 2008-12-15 2015-08-19 Abb技术有限公司 双极穿通半导体器件和制造这种半导体器件的方法
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
JP4966348B2 (ja) * 2009-08-25 2012-07-04 株式会社東芝 半導体装置の製造方法
JP5620421B2 (ja) 2012-02-28 2014-11-05 株式会社東芝 半導体装置
EP2637210A1 (de) * 2012-03-05 2013-09-11 ABB Technology AG Leistungshalbleiterbauelement und Verfahren zu seiner Herstellung
JP2013201360A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体装置
CN103035519B (zh) * 2012-07-27 2015-10-14 上海华虹宏力半导体制造有限公司 Igbt器件及其制作工艺方法
CN102931223B (zh) * 2012-11-28 2015-11-04 江苏物联网研究发展中心 Igbt集电极结构
KR101927410B1 (ko) 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP6283468B2 (ja) * 2013-03-01 2018-02-21 株式会社豊田中央研究所 逆導通ｉｇｂｔ
CN104253154A (zh) 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 一种具有内置二极管的igbt及其制造方法
JP6119577B2 (ja) 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
CN103730356A (zh) * 2013-12-31 2014-04-16 上海集成电路研发中心有限公司 功率半导体器件背面制造方法
CN103985743A (zh) * 2014-05-14 2014-08-13 中国电子科技集团公司第十三研究所 双极型功率晶体管基片及其制作方法
JP6274318B2 (ja) 2014-08-26 2018-02-07 三菱電機株式会社 半導体素子
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
KR20180095590A (ko) * 2016-01-19 2018-08-27 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치 및 전력용 반도체 장치를 제조하는 방법
JP6598756B2 (ja) 2016-11-11 2019-10-30 三菱電機株式会社 電力用半導体装置およびその製造方法
JP6804379B2 (ja) 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP7069646B2 (ja) * 2017-11-06 2022-05-18 富士電機株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171696A (en) * 1988-11-07 1992-12-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JPH02312280A (ja) 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
JPH03155677A (ja) * 1989-08-19 1991-07-03 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JP3127494B2 (ja) 1991-07-17 2001-01-22 株式会社デンソー 半導体装置の電極形成方法
DE69223868T2 (de) 1991-07-17 1998-09-03 Denso Corp Verfahren zur Herstellung von Elektroden eines Halbleiterbauelements
JPH0685269A (ja) 1992-08-31 1994-03-25 Fuji Electric Co Ltd 逆導通絶縁ゲート型バイポーラトランジスタの製造方法
JPH06196705A (ja) 1992-12-24 1994-07-15 Hitachi Ltd 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
JP3399119B2 (ja) * 1994-11-10 2003-04-21 富士電機株式会社 半導体装置およびその製造方法
KR970018770A (ko) 1995-09-22 1997-04-30 김광호 인슐레이티드 게이트 바이폴라 트랜지스터 및 다이오드를 동일기판 내에 갖는 반도체 장치 제조 방법
JP4360077B2 (ja) * 2002-10-16 2009-11-11 富士電機デバイステクノロジー株式会社 半導体素子の製造方法
JP4403366B2 (ja) * 2003-06-04 2010-01-27 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP3831846B2 (ja) 2003-06-09 2006-10-11 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4096838B2 (ja) * 2003-08-20 2008-06-04 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP2005129747A (ja) * 2003-10-24 2005-05-19 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP4631268B2 (ja) * 2003-10-29 2011-02-16 富士電機システムズ株式会社 半導体装置
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP2006059929A (ja) * 2004-08-18 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014019916B3 (de) * 2013-09-30 2021-05-06 Infineon Technologies Ag Halbleitervorrichtung

Also Published As

Publication number Publication date
KR100903790B1 (ko) 2009-06-19
JP5283326B2 (ja) 2013-09-04
US7768101B2 (en) 2010-08-03
DE102007030805B4 (de) 2016-12-08
JP2008109028A (ja) 2008-05-08
CN101170109A (zh) 2008-04-30
KR20080038004A (ko) 2008-05-02
US20080102576A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
DE102007030805B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102007019561B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102016205111B4 (de) Halbleiteranordnung mit einem IGBT und einer Freilaufdiode
DE102011077841B4 (de) Leistungshalbleitervorrichtungen
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102005009020B4 (de) Verfahren zur Erzeugung eines Leistungstransistors und damit erzeugbare integrierte Schaltungsanordnung
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102007043341A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE112010005681T5 (de) Leistungshalbleiterbauteil
DE102008003953A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007015304A1 (de) Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102017128243B4 (de) Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102014117767A1 (de) Halbleitervorrichtung mit rekombinationsbereich
DE112013002031T5 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
DE3037316A1 (de) Verfahren zur herstellung von leistungs-schaltvorrichtungen
DE102011083230A1 (de) Halbleitervorrichtung
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE112021002169T5 (de) Halbleitervorrichtung
DE102019216131A1 (de) Halbleitervorrichtung
DE19829614B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R084 Declaration of willingness to licence
R018 Grant decision by examination section/examining division
R020 Patent grant now final