JP2005129747A - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタ Download PDFInfo
- Publication number
- JP2005129747A JP2005129747A JP2003364118A JP2003364118A JP2005129747A JP 2005129747 A JP2005129747 A JP 2005129747A JP 2003364118 A JP2003364118 A JP 2003364118A JP 2003364118 A JP2003364118 A JP 2003364118A JP 2005129747 A JP2005129747 A JP 2005129747A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive region
- electrode film
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】
ゲート電極膜の形成面の裏面に形成したコレクタ電極膜を半導体基板にショットキー接合させた絶縁ゲート型バイポーラトランジスタにおいて、逆方向電圧によるリーク電流を発生しにくいものを提供すること。
【解決手段】
N+型バッファ層103にP−型リークストッパ領域112を形成する。P−型リークストッパ領域112は、絶縁膜102とコレクタ電極膜201との双方に接するように形成され、さらに、N+型バッファ層103と共にコレクタ電極膜101に対してショットキー接合されている。したがって、+、−の符号に示した電圧を印加すると、N+型バッファ層103及びP−型リークストッパ領域112に対して逆方向電圧となるので、N+型バッファ層103とP−型リークストッパ領域112との境界面から空乏層115が拡がってこの部分の電界強度が高まる。
【選択図】 図1
ゲート電極膜の形成面の裏面に形成したコレクタ電極膜を半導体基板にショットキー接合させた絶縁ゲート型バイポーラトランジスタにおいて、逆方向電圧によるリーク電流を発生しにくいものを提供すること。
【解決手段】
N+型バッファ層103にP−型リークストッパ領域112を形成する。P−型リークストッパ領域112は、絶縁膜102とコレクタ電極膜201との双方に接するように形成され、さらに、N+型バッファ層103と共にコレクタ電極膜101に対してショットキー接合されている。したがって、+、−の符号に示した電圧を印加すると、N+型バッファ層103及びP−型リークストッパ領域112に対して逆方向電圧となるので、N+型バッファ層103とP−型リークストッパ領域112との境界面から空乏層115が拡がってこの部分の電界強度が高まる。
【選択図】 図1
Description
本発明は、絶縁ゲート型バイポーラトランジスタに係り、特にゲート電極膜の形成面の反対面に形成したコレクタ電極膜を半導体基板にショットキー接合させたものに関する。
絶縁ゲート型バイポーラトランジスタには、例えば特許文献1などのように、ゲート電極膜の形成面の裏面に形成したコレクタ電極膜をシリコンにショットキー接合させたものがある。図6は、従来技術に係るコレクタ電極膜をシリコンにショットキー接合させた絶縁ゲート型バイポーラトランジスタを示す断面図である。図6において、200は絶縁ゲート型バイポーラトランジスタ、201はコレクタ電極膜、202はシリコン酸化膜、203はN+型バッファ層、204はN−型ドリフト層、205はN+型チャネルストッパ領域、206はエミッタ電極膜、207はゲート絶縁膜、208はゲート電極膜、209は層間絶縁膜、210はN+型エミッタ領域、211はP+型ベース領域である。
絶縁ゲート型バイポーラトランジスタ200は、パンチスルー型の絶縁ゲート型バイポーラトランジスタであり、N+型バッファ層203及びN−型ドリフト層204を積層するように形成している。また、N−型ドリフト層204の表面付近には、P+型ベース領域211と、P+型ベース領域211に内包されるN+型エミッタ領域210を形成している。また、隣り合うP+型ベース領域211の間を覆うようにゲート絶縁膜207を形成している。さらに、ゲート絶縁膜207上にはゲート電極膜208を形成し、ゲート絶縁膜207及びゲート電極膜208を覆うように層間絶縁膜209を形成している。また、露出しているP+型ベース領域211及びN+型エミッタ領域210の表面上には、エミッタ電極膜206を形成している。さらに、N−型ドリフト層204の縁辺には、N+型チャネルストッパ領域205を形成している。
くわえて、N+型バッファ層203のN−型ドリフト層204と反対側の表面には、コレクタ電極膜201を形成している。コレクタ電極膜201は、N+型バッファ層203にショットキー接合されており、一般的な絶縁ゲート型バイポーラトランジスタにおけるP型コレクタ層に相当する機能を持つとともにコレクタ電極膜としての機能も併せ持つ。
以上の構成において、ゲート電極膜208とエミッタ電極膜206との間に閾値以上の電圧を印加すると、P+型ベース領域211の表層にチャネルが現れて、N−型ドリフト層204で伝導度変調を生じながらコレクタ電極膜201からエミッタ電極膜206へ電流が流れる。このとき、コレクタ電極膜201からN+型バッファ層203へ注入される正孔は非常に少ないので、P型コレクタ層を形成した一般的な絶縁ゲート型バイポーラトランジスタよりもスイッチング特性は相当に良くなる。
しかしながら、ショットキー接合によるダイオードは、PN接合によるダイオードよりも逆方向電圧に弱い。したがって、絶縁ゲート型バイポーラトランジスタ200は、逆方向電圧を印加した場合において、P型コレクタ層を形成した一般的な絶縁ゲート型バイポーラトランジスタよりも、コレクタ電極膜201の縁辺部分(シリコン酸化膜202の近傍の部分)から絶縁ゲート型バイポーラトランジスタ200の側面などを経由してリーク電流が流れやすいという課題を抱えている。
特開平8−148675号公報 第3−4頁、図1−4
本発明は、ゲート電極膜の形成面の裏面に形成したコレクタ電極膜を半導体基板にショットキー接合させた絶縁ゲート型バイポーラトランジスタにおいて、逆方向電圧によるリーク電流を発生しにくいものを提供することを目的とする。
上記の課題を解決するための手段として、本発明は、絶縁ゲート型バイポーラトランジスタにおいて、第1導電型の第1の導電層と、前記第1の導電層の第1の表面に露出するように、かつ、前記第1の導電層の内部に選択的に形成してなる第2導電型の第1の導電領域と、前記第1の導電領域の表面に露出するように、かつ、前記第1の導電領域の内部に選択的に形成してなる第1導電型の第2の導電領域と、前記第1の導電層の第1の表面、ならびに前記第1の導電領域および前記第2の導電領域の表面を選択的に覆うように形成してなる第1の絶縁膜と、前記絶縁膜上に積層させて形成してなるゲート電極膜と、前記第1の絶縁膜および前記ゲート電極膜を覆うように形成してなる第2の絶縁膜と、前記第1の導電領域および前記第2の導電領域にオーミック接合されるように形成してなるエミッタ電極膜と、前記第1の導電層の第2の表面に露出するように、かつ、前記第1の導電層の内部に選択的に形成してなる第2導電型の第3の導電領域と、前記第1の導電層の第2の表面および前記第3の導電領域の表面上に、かつ、前記第1の導電層および前記第3の導電領域とショットキー接合されるように形成してなるコレクタ電極膜を有し、前記第3の導電領域は、前記コレクタ電極膜の縁辺部の少なくとも一部と接合されるようになされたことを特徴とするものである。
したがって、上記手段によれば、第2導電型の第3の導電領域とコレクタ電極膜をショットキー接合したので、絶縁ゲート型バイポーラトランジスタに逆方向電圧が印加されたときに、第1導電型の第1の導電層との境界近傍に空乏層が生成される。したがって、コレクタ電極膜の縁辺部近傍に空乏層が拡がった状態になるので、リーク電流の発生を防止することができる。また、順方向電圧が印加されているときには、電流が順方向に流れるので、絶縁ゲート型バイポーラトランジスタの順方向特性に悪影響を与えることがない。
また、本発明は、絶縁ゲート型バイポーラトランジスタにおいて、第1導電型の第1の導電層と、前記第1の導電層に積層して形成してなる第1導電型の第2の導電層と、前記第2の導電層の表面に露出するように、かつ、前記第2の導電層の内部に選択的に形成してなる第2導電型の第1の導電領域と、前記第1の導電領域の表面に露出するように、かつ、前記第1の導電領域の内部に選択的に形成してなる第1導電型の第2の導電領域と、前記第2の導電層、前記第1の導電領域および前記第2の導電領域の表面を選択的に覆うように形成してなる第1の絶縁膜と、前記絶縁膜上に積層させて形成してなるゲート電極膜と、前記第1の絶縁膜および前記ゲート電極膜を覆うように形成してなる第2の絶縁膜と、前記第1の導電領域および前記第2の導電領域にオーミック接合されるように形成してなるエミッタ電極膜と、前記第1の導電層の表面に露出するように、かつ、前記第1の導電層の内部に選択的に形成してなる第2導電型の第3の導電領域と、前記第1の導電層および前記第3の導電領域の表面上に、かつ、前記第1の導電層および前記第3の導電領域とショットキー接合されるように形成してなるコレクタ電極膜を有し、前記第3の導電領域は、前記コレクタ電極膜の縁辺部の少なくとも一部と接合されるようになされたことを特徴とするものとした。
したがって、上記手段によれば、第2導電型の第3の導電領域とコレクタ電極膜をショットキー接合したので、絶縁ゲート型バイポーラトランジスタに逆方向電圧が印加されたときに、第1導電型の第1の導電層との境界近傍に空乏層が生成される。したがって、コレクタ電極膜の縁辺部近傍に空乏層が拡がった状態になるので、リーク電流の発生を防止することができる。また、順方向電圧が印加されているときには、電流が順方向に流れるので、絶縁ゲート型バイポーラトランジスタの順方向特性に悪影響を与えることがない。
さらに、本発明は、絶縁ゲート型バイポーラトランジスタにおいて、第1導電型の第1の導電層と、前記第1の導電層の第1の表面に露出するように、かつ、前記第1の導電層の内部に選択的に形成してなる第2導電型の第1の導電領域と、前記第1の導電領域の表面に露出するように、かつ、前記第1の導電領域の内部に選択的に形成してなる第1導電型の第2の導電領域と、前記第1の導電層の第1の表面、ならびに前記第1の導電領域および前記第2の導電領域の表面を選択的に覆うように形成してなる第1の絶縁膜と、前記絶縁膜上に積層させて形成してなるゲート電極膜と、前記第1の絶縁膜および前記ゲート電極膜を覆うように形成してなる第2の絶縁膜と、前記第1の導電領域および前記第2の導電領域にオーミック接合されるように形成してなるエミッタ電極膜と、前記第1の導電領域の表面に露出するように、かつ、前記第1の導電領域の内部に選択的に形成してなる第2導電型の第3の導電領域と、前記第1の導電層の第2の表面および前記第3の導電領域の表面上に形成してなるポリシリコン層と、前記ポリシリコン層の表面上に形成し、かつ、前記ポリシリコン層とショットキー接合されるように形成してなるコレクタ電極膜を有し、前記第3の導電領域は、前記コレクタ電極膜の縁辺部の少なくとも一部と前記ポリシリコン層をはさんで対向するようになされたことを特徴とするものとした。
したがって、上記手段によれば、第2導電型の第3の導電領域とコレクタ電極膜をショットキー接合したので、絶縁ゲート型バイポーラトランジスタに逆方向電圧が印加されたときに、ポリシリコン層との境界近傍に空乏層が生成される。したがって、コレクタ電極膜の縁辺部近傍に空乏層が拡がった状態になるので、リーク電流の発生を防止することができる。また、順方向電圧が印加されているときには、電流が順方向に流れるので、絶縁ゲート型バイポーラトランジスタの順方向特性に悪影響を与えることがない。
くわえて、本発明は、絶縁ゲート型バイポーラトランジスタにおいて、第1導電型の第1の導電層と、前記第1の導電層に積層して形成してなる第1導電型の第2の導電層と、
前記第2の導電層の表面に露出するように、かつ、前記第2の導電層の内部に選択的に形成してなる第2導電型の第1の導電領域と、前記第1の導電領域の表面に露出するように、かつ、前記第1の導電領域の内部に選択的に形成してなる第1導電型の第2の導電領域と、前記第2の導電層、前記第1の導電領域および前記第2の導電領域の表面を選択的に覆うように形成してなる第1の絶縁膜と、前記絶縁膜上に積層させて形成してなるゲート電極膜と、前記第1の絶縁膜および前記ゲート電極膜を覆うように形成してなる第2の絶縁膜と、前記第1の導電領域および前記第2の導電領域にオーミック接合されるように形成してなるエミッタ電極膜と、前記第1の導電領域の表面に露出するように、かつ、前記第1の導電領域の内部に選択的に形成してなる第2導電型の第3の導電領域と、前記第1の導電層および前記第3の導電領域の表面上に形成してなるポリシリコン層と、前記ポリシリコン層の表面上に形成し、かつ、前記ポリシリコン層とショットキー接合されるように形成してなるコレクタ電極膜を有し、前記第3の導電領域は、前記コレクタ電極膜の縁辺部の少なくとも一部と前記ポリシリコン層をはさんで対向するようになされたことを特徴とするものとした。
したがって、上記手段によれば、第2導電型の第3の導電領域とコレクタ電極膜をショットキー接合したので、絶縁ゲート型バイポーラトランジスタに逆方向電圧が印加されたときに、ポリシリコン層との境界近傍に空乏層が生成される。したがって、コレクタ電極膜の縁辺部近傍に空乏層が拡がった状態になるので、リーク電流の発生を防止することができる。また、順方向電圧が印加されているときには、電流が順方向に流れるので、絶縁ゲート型バイポーラトランジスタの順方向特性に悪影響を与えることがない。
本発明は、コレクタ電極膜の縁辺部近傍に空乏層が生成されるようにして、コレクタ電極膜をショットキー接合させた絶縁ゲート型バイポーラトランジスタに十分な耐圧を持たせたので、いわゆるマトリックス・コンバータなどの、この種の絶縁ゲート型バイポーラトランジスタには向かなかった用途に適用することが可能になる。
本発明は、コレクタ電極膜をショットキー接合させた絶縁ゲート型バイポーラトランジスタ(以下の説明では、「ショットキー接合型IGBT」とする)において、コレクタ電極膜に対してP型のシリコンとN型のシリコンとをショットキー接合しているところに最も大きな特徴がある。以下に、この特徴を有する実施例について図面を参照しながら詳しく説明する。
さらに、本発明の実施例1について、図面に基づいて詳しく説明する。図1は、本発明の実施例1に係るショットキー接合型IGBTに逆方向電圧を印加した状態を示す断面図である。図1において、100はショットキー接合型IGBT、101はコレクタ電極膜、102は絶縁膜、103はN+型バッファ層、104はN−型ドリフト層、105はN+型チャネルストッパ領域、106はエミッタ電極膜、107はゲート絶縁膜、108はゲート電極膜、109は層間絶縁膜、110はN+型エミッタ領域、111はP+型ベース領域、112はP−型リークストッパ領域、115は空乏層である。
図1に示すように、ショットキー接合型IGBT100は、パンチスルー型の絶縁ゲート型バイポーラトランジスタである。N+型バッファ層103は、N+型のシリコン基板であり、その上にエピタキシャル成長によってN−型ドリフト層104を積層形成している。また、N−型ドリフト層104の表面付近には、P+型ベース領域111と、P+型ベース領域111に内包される2つのN+型エミッタ領域110を形成している。P+型ベース領域111及びN+型エミッタ領域110は、N+型エミッタ領域110の表面からP型及びN型の不純物を注入し、さらにこれらの不純物を高温で拡散させることによって形成する。
また、隣り合うP+型ベース領域111の間を覆うようにゲート絶縁膜107を形成している。ゲート絶縁膜107は、N−型ドリフト層104上に成膜したシリコン酸化膜を写真工程及びエッチング工程によって所定のパターンとなるように形成したものである。さらに、ゲート絶縁膜107上にはゲート電極膜108を形成している。ゲート電極膜108は、ゲート絶縁膜107上に堆積したポリシリコンを写真工程及びエッチング工程によって所定のパターンとなるように形成したものである。なお、ゲート電極膜108は、金属やシリサイドなどで形成することも可能である。くわえて、ゲート絶縁膜107及びゲート電極膜108を覆うように層間絶縁膜109を形成している。層間絶縁膜109は、ゲート電極膜108などの上に成膜したシリコン酸化膜を写真工程及びエッチング工程によって所定のパターンとなるように形成したものである。
また、層間絶縁膜109、並びに露出しているP+型ベース領域111及びN+型エミッタ領域110の表面上には、エミッタ電極膜106を形成している。エミッタ電極膜106は、Al−Si−Cu膜で形成される。なお、エミッタ電極膜106は、Al−Cu膜など他の材料で形成することも可能である。さらに、N−型ドリフト層104の縁辺部には、N+型チャネルストッパ領域105を形成している。N+型チャネルストッパ領域105は、N−型ドリフト層104とP+型ベース領域111との境界面から拡がる空乏層がN−型ドリフト層104の側面まで到達することを抑制するために形成される。
くわえて、N+型バッファ層103のN−型ドリフト層104と反対側には、P−型リークストッパ領域112を形成している。P−型リークストッパ領域112は、N+型バッファ層103の表面からP型の不純物を注入し、さらにこれらの不純物を高温で拡散させることによって形成する。同時に、絶縁膜102とコレクタ電極膜201との双方に接するように、すなわち、コレクタ電極膜101のN+型バッファ層103との接触面の縁辺部に対応するように形成されている。図5は、P−型リークストッパ領域を平面的に見たときの形態を示す平面図である。図5において用いた符号は、すべて図1と同じものを示す。また、P−型リークストッパ領域112は、ショットキー接合型IGBT100を平面的に見たときに、コレクタ電極膜101のN+型バッファ層103との接触面が矩形状に形成されているのに応じて枠状に形成されている。なお、P−型リークストッパ領域112は、図5のように枠状に形成されることが最も望ましいが、リーク電流が特に流れやすい部分、例えばコレクタ電極膜101のN+型バッファ層103との接触面の角部などにのみ形成しても良い。
さらに、N+型バッファ層103上には絶縁膜102が形成されている。絶縁膜102は、N+型バッファ層103の周辺部を保護するものであり、N+型バッファ層103上に成膜したシリコン酸化膜を写真工程及びエッチング工程によって所定のパターンとなるように形成したものである。また、絶縁膜102を形成していないN+型バッファ層103の表面上にはコレクタ電極膜101を形成している。コレクタ電極膜101は、N+型バッファ層103及びP−型リークストッパ領域112にショットキー接合されており、コレクタ電極膜としての機能のほかに一般的な絶縁ゲート型バイポーラトランジスタにおけるP型コレクタ層に相当する機能を併せ持つ。また、コレクタ電極膜101は、N+型バッファ層103及びP−型リークストッパ領域112とショットキー接合をなすTi膜上に、配線パターンへの接続性の良さを考慮してNi及びAgの膜を積層して形成する。なお、コレクタ電極膜101は、必要となるショットキー障壁高さや、接続される配線などに応じて、これら以外の金属、例えばCu、Au、Crなどを用いても良く、積層する金属膜も4層以上など3層以外のものとしても良い。
以上の構成において、ゲート電極膜108とエミッタ電極膜106との間に閾値以上の電圧を印加すると、P+型ベース領域111の表層にチャネルが現れて、N−型ドリフト層104で伝導度変調を生じながらコレクタ電極膜101からエミッタ電極膜106へ電流が流れる。このとき、コレクタ電極膜101からN+型バッファ層103へ注入される正孔は非常に少ないので、P型コレクタ層を形成した一般的な絶縁ゲート型バイポーラトランジスタよりもスイッチング特性は相当に良くなる。
ところで、コレクタ電極膜101とエミッタ電極膜106との間に、図1の+、−の符号に示すような電圧を印加すると、コレクタ電極膜101及びN+型バッファ層103に対して逆方向電圧になるとともに、N+型バッファ層103及びP−型リークストッパ領域112に対しても逆方向電圧となる。したがって、この状態において、N+型バッファ層103とP−型リークストッパ領域112との境界面から空乏層115が拡がることになる。つまり、コレクタ電極膜101のN+型バッファ層103との接触面の縁辺部が空乏層115に覆われた状態となり、この部分の電界強度が高まる。したがって、空乏層115は、この縁辺部からN+型バッファ層103の側面を経由してエミッタ電極膜106へリーク電流が流れるのを阻止する機能を果たす。
なお、以上の説明において、シリコン酸化膜によって形成した絶縁膜は、シリコンチッ化膜によって形成することも可能である。さらに、P−型リークストッパ領域112は、上述した部位にのみ形成することが好ましいが、N+型バッファ層103とコレクタ電極膜101との必要最小限の接合を確保できるのならば、N+型バッファ層103とP−型リークストッパ領域112との境界面の中央など他の部位に形成しても良い。
図2は、本発明の実施例1に係るショットキー接合型IGBTに順方向電圧を印加した状態を示す断面図である。図2において用いた符号は、すべて図1と同じものを示す。図2に示すように、ショットキー接合型IGBT100に対して順方向電圧を印加しているときには、N+型バッファ層103及びP−型リークストッパ領域112に対しても順方向電圧となるので、空乏層が発生することがなく、順方向への電流の流れを阻害することがない。
続けて、本発明の実施例2について、図面に基づいて詳しく説明する。図3は、本発明の実施例2に係るショットキー接合型IGBTを示す断面図である。図3において、113はポリシリコン層を示し、その他の符号は図1と同じものを示す。図3のショットキー接合型IGBT100は、N+型バッファ層103及びP−型リークストッパ領域112と、コレクタ電極膜101及び絶縁膜102との間にポリシリコン膜113を介在させている。ポリシリコン膜113は、厚さ約1μmの膜であり、結晶欠陥を有する単結晶シリコンと同様に、コレクタ電極膜101から注入される正孔を捕捉する性質がある。なお、ポリシリコン膜113の形成は、N+型バッファ層103の表面上にポリシリコンを堆積することによって形成する。したがって、図3のショットキー接合型IGBT100は、図1のものよりもN+型バッファ層103への正孔の注入がさらに少ないと言える。
したがって、図3のショットキー接合型IGBT100は、この正孔の注入を非常に押さえることが求められる場合において非常に有効な構成である。なお、ポリシリコン膜113の厚さは、約1μm以下であっても良いが、ポリシリコンをN+型バッファ層103の表面全体にわたって確実に堆積するために、少なくとも0.2μm程度確保することが望ましい。また、ポリシリコンは、単結晶シリコンよりも抵抗が大きいので、1μmよりも厚くすることは好ましくない。
図4は、本発明の実施例3に係るショットキー接合型IGBTに順方向電圧を印加した状態を示す断面図である。図4において用いた符号は、すべて図1と同じものを示す。実施例1及び実施例2に係るショットキー接合型IGBTにおいては、パンチスルー型のものを例として取り上げたが、本発明は、ノンパンチスルー型のものに対しても好ましく適用できる。図4に示すように、ショットキー接合型IGBT100にはN+型バッファ層103が存在しないが、P−型リークストッパ領域112を設けたことによる作用効果は図1のものと同様である。
100:ショットキー接合型IGBT
101:コレクタ電極膜
102:絶縁膜
103:N+型バッファ層
104:N−型ドリフト層
105:N+型チャネルストッパ領域
106:エミッタ電極膜
107:ゲート絶縁膜
108:ゲート電極膜
109:層間絶縁膜
110:N+型エミッタ領域
111:P+型ベース領域
112:P−型リークストッパ領域
113:ポリシリコン層
115:空乏層
200:絶縁ゲート型バイポーラトランジスタ
201:コレクタ電極膜
202:シリコン酸化膜
203:N+型バッファ層
204:N−型ドリフト層
205:N+型チャネルストッパ領域
206:エミッタ電極膜
207:ゲート絶縁膜
208:ゲート電極膜
209:層間絶縁膜
210:N+型エミッタ領域
211:P+型ベース領域
101:コレクタ電極膜
102:絶縁膜
103:N+型バッファ層
104:N−型ドリフト層
105:N+型チャネルストッパ領域
106:エミッタ電極膜
107:ゲート絶縁膜
108:ゲート電極膜
109:層間絶縁膜
110:N+型エミッタ領域
111:P+型ベース領域
112:P−型リークストッパ領域
113:ポリシリコン層
115:空乏層
200:絶縁ゲート型バイポーラトランジスタ
201:コレクタ電極膜
202:シリコン酸化膜
203:N+型バッファ層
204:N−型ドリフト層
205:N+型チャネルストッパ領域
206:エミッタ電極膜
207:ゲート絶縁膜
208:ゲート電極膜
209:層間絶縁膜
210:N+型エミッタ領域
211:P+型ベース領域
Claims (4)
- 第1導電型の第1の導電層と、
前記第1の導電層の第1の表面に露出するように、かつ、前記第1の導電層の内部に選択的に形成してなる第2導電型の第1の導電領域と、
前記第1の導電領域の表面に露出するように、かつ、前記第1の導電領域の内部に選択的に形成してなる第1導電型の第2の導電領域と、
前記第1の導電層の第1の表面、ならびに前記第1の導電領域および前記第2の導電領域の表面を選択的に覆うように形成してなる第1の絶縁膜と、
前記絶縁膜上に積層させて形成してなるゲート電極膜と、
前記第1の絶縁膜および前記ゲート電極膜を覆うように形成してなる第2の絶縁膜と、前記第1の導電領域および前記第2の導電領域にオーミック接合されるように形成してなるエミッタ電極膜と、
前記第1の導電層の第2の表面に露出するように、かつ、前記第1の導電層の内部に選択的に形成してなる第2導電型の第3の導電領域と、
前記第1の導電層の第2の表面および前記第3の導電領域の表面上に、かつ、前記第1の導電層および前記第3の導電領域とショットキー接合されるように形成してなるコレクタ電極膜を有し、
前記第3の導電領域は、前記コレクタ電極膜の縁辺部の少なくとも一部と接合されるようになされたことを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 第1導電型の第1の導電層と、
前記第1の導電層に積層して形成してなる第1導電型の第2の導電層と、
前記第2の導電層の表面に露出するように、かつ、前記第2の導電層の内部に選択的に形成してなる第2導電型の第1の導電領域と、
前記第1の導電領域の表面に露出するように、かつ、前記第1の導電領域の内部に選択的に形成してなる第1導電型の第2の導電領域と、
前記第2の導電層、前記第1の導電領域および前記第2の導電領域の表面を選択的に覆うように形成してなる第1の絶縁膜と、
前記絶縁膜上に積層させて形成してなるゲート電極膜と、
前記第1の絶縁膜および前記ゲート電極膜を覆うように形成してなる第2の絶縁膜と、前記第1の導電領域および前記第2の導電領域にオーミック接合されるように形成してなるエミッタ電極膜と、
前記第1の導電層の表面に露出するように、かつ、前記第1の導電層の内部に選択的に形成してなる第2導電型の第3の導電領域と、
前記第1の導電層および前記第3の導電領域の表面上に、かつ、前記第1の導電層および前記第3の導電領域とショットキー接合されるように形成してなるコレクタ電極膜を有し、
前記第3の導電領域は、前記コレクタ電極膜の縁辺部の少なくとも一部と接合されるようになされたことを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 第1導電型の第1の導電層と、
前記第1の導電層の第1の表面に露出するように、かつ、前記第1の導電層の内部に選択的に形成してなる第2導電型の第1の導電領域と、
前記第1の導電領域の表面に露出するように、かつ、前記第1の導電領域の内部に選択的に形成してなる第1導電型の第2の導電領域と、
前記第1の導電層の第1の表面、ならびに前記第1の導電領域および前記第2の導電領域の表面を選択的に覆うように形成してなる第1の絶縁膜と、
前記絶縁膜上に積層させて形成してなるゲート電極膜と、前記第1の絶縁膜および前記ゲート電極膜を覆うように形成してなる第2の絶縁膜と、
前記第1の導電領域および前記第2の導電領域にオーミック接合されるように形成してなるエミッタ電極膜と、
前記第1の導電領域の表面に露出するように、かつ、前記第1の導電領域の内部に選択的に形成してなる第2導電型の第3の導電領域と、
前記第1の導電層の第2の表面および前記第3の導電領域の表面上に形成してなるポリシリコン層と、
前記ポリシリコン層の表面上に形成し、かつ、前記ポリシリコン層とショットキー接合されるように形成してなるコレクタ電極膜を有し、
前記第3の導電領域は、前記コレクタ電極膜の縁辺部の少なくとも一部と前記ポリシリコン層をはさんで対向するようになされたことを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 第1導電型の第1の導電層と、
前記第1の導電層に積層して形成してなる第1導電型の第2の導電層と、
前記第2の導電層の表面に露出するように、かつ、前記第2の導電層の内部に選択的に形成してなる第2導電型の第1の導電領域と、
前記第1の導電領域の表面に露出するように、かつ、前記第1の導電領域の内部に選択的に形成してなる第1導電型の第2の導電領域と、
前記第2の導電層、前記第1の導電領域および前記第2の導電領域の表面を選択的に覆うように形成してなる第1の絶縁膜と、
前記絶縁膜上に積層させて形成してなるゲート電極膜と、前記第1の絶縁膜および前記ゲート電極膜を覆うように形成してなる第2の絶縁膜と、
前記第1の導電領域および前記第2の導電領域にオーミック接合されるように形成してなるエミッタ電極膜と、
前記第1の導電領域の表面に露出するように、かつ、前記第1の導電領域の内部に選択的に形成してなる第2導電型の第3の導電領域と、
前記第1の導電層および前記第3の導電領域の表面上に形成してなるポリシリコン層と、
前記ポリシリコン層の表面上に形成し、かつ、前記ポリシリコン層とショットキー接合されるように形成してなるコレクタ電極膜を有し、
前記第3の導電領域は、前記コレクタ電極膜の縁辺部の少なくとも一部と前記ポリシリコン層をはさんで対向するようになされたことを特徴とする絶縁ゲート型バイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003364118A JP2005129747A (ja) | 2003-10-24 | 2003-10-24 | 絶縁ゲート型バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003364118A JP2005129747A (ja) | 2003-10-24 | 2003-10-24 | 絶縁ゲート型バイポーラトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005129747A true JP2005129747A (ja) | 2005-05-19 |
Family
ID=34643195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003364118A Pending JP2005129747A (ja) | 2003-10-24 | 2003-10-24 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005129747A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266549A (ja) * | 2006-03-30 | 2007-10-11 | Shindengen Electric Mfg Co Ltd | Igbt及びigbtの製造方法 |
JP2008109028A (ja) * | 2006-10-27 | 2008-05-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2009246050A (ja) * | 2008-03-28 | 2009-10-22 | Shindengen Electric Mfg Co Ltd | Igbtの製造方法 |
CN103681811A (zh) * | 2012-09-01 | 2014-03-26 | 朱江 | 一种非完全发射区的绝缘栅双极晶体管及其制备方法 |
JP2021158388A (ja) * | 2015-12-11 | 2021-10-07 | ローム株式会社 | 半導体装置、半導体パッケージおよび電源装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5857755A (ja) * | 1981-10-01 | 1983-04-06 | Nec Corp | 半導体装置 |
JPH04291966A (ja) * | 1991-03-20 | 1992-10-16 | New Japan Radio Co Ltd | ショットキーバリア半導体装置 |
JPH08148675A (ja) * | 1994-11-15 | 1996-06-07 | Fuji Electric Co Ltd | 半導体装置 |
JP2000323725A (ja) * | 1999-05-14 | 2000-11-24 | Fuji Electric Co Ltd | ショットキーバリア半導体装置及びその製造方法 |
JP2001501382A (ja) * | 1997-07-22 | 2001-01-30 | シーメンス アクチエンゲゼルシヤフト | 電界効果によって制御可能なバイポーラトランジスタとその製造方法 |
JP2003218354A (ja) * | 2002-01-18 | 2003-07-31 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
-
2003
- 2003-10-24 JP JP2003364118A patent/JP2005129747A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5857755A (ja) * | 1981-10-01 | 1983-04-06 | Nec Corp | 半導体装置 |
JPH04291966A (ja) * | 1991-03-20 | 1992-10-16 | New Japan Radio Co Ltd | ショットキーバリア半導体装置 |
JPH08148675A (ja) * | 1994-11-15 | 1996-06-07 | Fuji Electric Co Ltd | 半導体装置 |
JP2001501382A (ja) * | 1997-07-22 | 2001-01-30 | シーメンス アクチエンゲゼルシヤフト | 電界効果によって制御可能なバイポーラトランジスタとその製造方法 |
JP2000323725A (ja) * | 1999-05-14 | 2000-11-24 | Fuji Electric Co Ltd | ショットキーバリア半導体装置及びその製造方法 |
JP2003218354A (ja) * | 2002-01-18 | 2003-07-31 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266549A (ja) * | 2006-03-30 | 2007-10-11 | Shindengen Electric Mfg Co Ltd | Igbt及びigbtの製造方法 |
JP2008109028A (ja) * | 2006-10-27 | 2008-05-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2009246050A (ja) * | 2008-03-28 | 2009-10-22 | Shindengen Electric Mfg Co Ltd | Igbtの製造方法 |
CN103681811A (zh) * | 2012-09-01 | 2014-03-26 | 朱江 | 一种非完全发射区的绝缘栅双极晶体管及其制备方法 |
JP2021158388A (ja) * | 2015-12-11 | 2021-10-07 | ローム株式会社 | 半導体装置、半導体パッケージおよび電源装置 |
JP7286715B2 (ja) | 2015-12-11 | 2023-06-05 | ローム株式会社 | 半導体装置、半導体パッケージおよび電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6801324B2 (ja) | 半導体装置 | |
JP6415749B2 (ja) | 炭化珪素半導体装置 | |
JP2018110234A (ja) | 半導体デバイスおよびその製造方法 | |
JP2019071313A (ja) | 半導体装置 | |
CN104835839A (zh) | 半导体器件,制造其的方法及发射极与杂质区电连接的igbt | |
JP2014138077A (ja) | 半導体素子 | |
JP2002280555A (ja) | 半導体装置 | |
US20110062545A1 (en) | Semiconductor device and its manufacturing method | |
JP2018110164A (ja) | 半導体装置 | |
JP7055056B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPWO2018034127A1 (ja) | 半導体装置 | |
JP7155641B2 (ja) | 半導体装置 | |
WO2022179096A1 (zh) | 集成肖特基二极管的碳化硅mosfet器件及其制备方法 | |
US10658498B2 (en) | Semiconductor device including diode structure | |
JPS62176168A (ja) | 縦型mosトランジスタ | |
US7535075B2 (en) | Semiconductor device | |
TWI608617B (zh) | 半導體裝置及其製造方法 | |
JP2020013836A (ja) | 半導体装置および半導体回路装置 | |
JP7188230B2 (ja) | 半導体装置 | |
JP2005129747A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US10319851B2 (en) | Semiconductor device and method for manufacturing same | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
JPS62150769A (ja) | 半導体装置 | |
JP2003204065A (ja) | 半導体装置 | |
JP2010093080A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |