JP2007266549A - Igbt及びigbtの製造方法 - Google Patents
Igbt及びigbtの製造方法 Download PDFInfo
- Publication number
- JP2007266549A JP2007266549A JP2006093247A JP2006093247A JP2007266549A JP 2007266549 A JP2007266549 A JP 2007266549A JP 2006093247 A JP2006093247 A JP 2006093247A JP 2006093247 A JP2006093247 A JP 2006093247A JP 2007266549 A JP2007266549 A JP 2007266549A
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- region
- semiconductor substrate
- main surface
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【解決手段】n+型半導体基板122及びn−型エピタキシャル層124を含む半導体基体120と、半導体基体120の第1主面に形成され、絶縁ゲートトランジスタを含む能働領域AR並びにゲートパッド領域GP及びガードリング領域GRを含む非能働領域からなるMOS構造と、半導体基体120の第2主面に形成され、半導体基体120との間にショットキ接合を形成する金属層140と、半導体基体120の第2主面側からNd−YAGレーザ光を部分的に照射することで半導体基体120の第2主面側に形成された非晶質領域142とを備えることを特徴とするIGBT10。
【選択図】図1
Description
まず、実施形態1に係るIGBT10について、図1を用いて説明する。
図1は、実施形態1に係るIGBT10を説明するために示す図である。図1(a)はIGBT10の断面図であり、図1(b)はIGBT10の上面図であり、図1(c)は図1(b)の符号Bで示す部分における非晶質領域142を説明するために示す拡大図であり、図1(d)は図1(b)の符号Cで示す部分における非晶質領域142を説明するために示す拡大図である。なお、図1(a)においては、IGBT10における第1主面側の構造は簡略化している。また、図1(a)においては、IGBT10の構造を模式的に示しており、n+型半導体基板122の厚さ及びn−型エピタキシャル層124の厚さなどの半導体基体120の厚み方向に沿った厚さや深さについては、半導体基体120の第1主面に平行な方向に沿った距離や間隔についてよりも誇張して示している。
図2は、実施形態1に係るIGBT10を説明するために示す図である。図2(a)は図1(c)の符号B1で示す部分におけるIGBT10の断面図であり、図2(b)は図1(c)の符号B2で示す部分におけるIGBT10の断面図である。
なお、ここでは図示による説明を省略するが、金属層140の表面には他の金属層が積層され、この積層膜をコレクタ電極として用いている。他の金属層としては、例えばNi,Agの積層膜を好適に用いることができる。
エネルギービームとしては、Nd−YAGレーザ光を用いている。Nd−YAGレーザ光は、ビームスポットが小さく、エネルギー密度が高く、走査性が良いため、所望形状の非晶質領域142を効率よく形成することが可能となる。
図3は、比較例に係るIGBT10aを説明するために示す図である。図3において、図1(a)と同一の部材については同一の符号を付し、詳細な説明は省略する。図4は、実施形態1に係るIGBT10の効果を説明するために示す図である。図4中、横軸はエミッタを基準としてコレクタに印加する電圧VCEであり、縦軸はコレクタからエミッタに流れる電流ICEである。
図5及び図6は、実施形態1に係るIGBTの製造方法を説明するために示す図である。図5(a)〜図6(e)は実施形態1に係るIGBTの製造方法の各工程を示す図である。
上面にn−型エピタキシャル層124が形成されたn+型半導体基板122を準備する(図5(a)参照。)。n−型エピタキシャル層124の不純物濃度は、例えば2×10+14個/cm3とする。n+型半導体基板122の不純物濃度は、例えば1×10+15個/cm3とし、n+型半導体基板122の厚さは、例えば400μmとする。
次に、図5(b)に示すように、半導体基体120(n−型エピタキシャル層124)の第1主面に、絶縁ゲートトランジスタ130を含む能働領域AR並びにゲートパッド領域GP及びガードリング領域GRを含む非能働領域からなるMOS構造を形成する。
MOS構造のうち絶縁ゲートトランジスタ130は、n−型エピタキシャル層124の表面にp型ベース領域126を形成し、p型ベース領域126の表面にn+型エミッタ領域128を形成した後、n−型エピタキシャル層124の上方にゲート絶縁膜132を介してゲート電極134を形成し、ゲート電極134の上方に層間絶縁膜136を介してエミッタ電極138を形成する(図2参照。)。これにより、半導体基体120(n−型エピタキシャル層124)の第1主面に絶縁ゲートトランジスタ130を形成することができる。
次に、n+型半導体基板122の第2主面側を研磨することによって、n+型半導体基板122の厚さを薄くする(図5(c)参照。)。n+型半導体基板122の厚さは、例えば50μmとする。
次に、半導体基体120(n+型半導体基板122)の第2主面側からエネルギービームとしてのNd−YAGレーザ光を部分的に照射することで、n+型半導体基板122の第2主面側全面にわたって非晶質領域142を島状に、かつ、各非晶質領域142の平均間隔がIGBT10のドリフト領域の厚さ(n−型エピタキシャル層124の厚さに相当。)よりも大きい値を有するように形成する(図6(d)参照。)。
このとき、n−型エピタキシャル層124までは到達しないように非晶質領域142を形成する。
そして、半導体基体120(n+型半導体基板122)の第2主面に金属層140を形成してn+型半導体基板122と金属層140との間にショットキ接合を形成する(図6(e)参照。)。
図7は、実施形態2に係るIGBT12を説明するために示す図である。図7(a)は実施形態2に係るIGBT12の断面図であり、図7(b)は実施形態2に係るIGBT12の上面図であり、図7(c)は図7(b)の符号Bで示す部分における非晶質領域144を説明するために示す拡大図であり、図7(d)は図7(b)の符号Cで示す部分における非晶質領域144を説明するために示す拡大図である。図7において、図1と同一の部材については同一の符号を付し、詳細な説明は省略する。
なお、図7(a)においては、図1(a)の場合と同様に、IGBT12における第1主面側の構造は簡略化している。また、図7(a)においては、IGBT12の構造を模式的に示しており、n+型半導体基板122の厚さ及びn−型エピタキシャル層124の厚さなどの半導体基体120の厚み方向に沿った厚さや深さについては、半導体基体120の第1主面に平行な方向に沿った距離や間隔についてよりも誇張して示している。
図8は、実施形態3に係るIGBT14の断面図である。図8において、図1(a)と同一の部材については同一の符号を付し、詳細な説明は省略する。
なお、図8においては、図1(a)の場合と同様に、IGBT14における第1主面側の構造は簡略化している。また、図8においては、IGBT14の構造を模式的に示しており、n−型半導体基板156の厚さ、n+型エピタキシャル層152の厚さ及びn−型エピタキシャル層154の厚さなどの半導体基体150の厚み方向に沿った厚さや深さについては、半導体基体150の第1主面に平行な方向に沿った距離や間隔についてよりも誇張して示している。
図9は、実施形態4に係るIGBT16の断面図である。図9において、図1(a)と同一の部材については同一の符号を付し、詳細な説明は省略する。
なお、図9においては、図1(a)の場合と同様に、IGBT16における第1主面側の構造は簡略化している。また、図9においては、IGBT16の構造を模式的に示しており、n+型半導体基板122の厚さ及びn−型エピタキシャル層124の厚さなどの半導体基体120の厚み方向に沿った厚さや深さについては、半導体基体120の第1主面に平行な方向に沿った距離や間隔についてよりも誇張して示している。
Claims (16)
- 半導体基体と、
前記半導体基体の第1主面に形成され、絶縁ゲートトランジスタを含む能働領域並びにゲートパッド領域及びガードリング領域を含む非能働領域からなるMOS構造と、
前記半導体基体の第2主面に形成され、前記半導体基体との間にショットキ接合を形成する金属層と、
前記半導体基体の前記第2主面側からエネルギービームを部分的に照射することで前記半導体基体の前記第2主面側に形成された非晶質領域とを備えることを特徴とするIGBT。 - 半導体基体と、
前記半導体基体の第1主面に形成され、絶縁ゲートトランジスタを含む能働領域並びにゲートパッド領域及びガードリング領域を含む非能働領域からなるMOS構造と、
前記半導体基体の第2主面に形成され、前記半導体基体との間にショットキ接合を形成する金属層と、
前記金属層にエネルギービームを部分的に照射することで前記金属層と前記半導体基体とを合金化させることにより形成された合金領域とを備えることを特徴とするIGBT。 - 請求項1又は2に記載のIGBTにおいて、
前記半導体基体は、
前記第2主面側に位置し第1導電型不純物を含有する第1半導体層と、
前記第1主面側に位置し前記第1半導体層が含有するよりも低濃度の第1導電型不純物を含有する第2半導体層とを含むことを特徴とするIGBT。 - 請求項3に記載のIGBTにおいて、
前記半導体基体は、
前記第1半導体層よりも前記第2主面側に位置し前記第1半導体層が含有するよりも低濃度の第1導電型不純物を含有する第3半導体層をさらに含むことを特徴とするIGBT。 - 請求項3又は4に記載のIGBTにおいて、
前記非晶質領域又は前記合金領域は、前記第2半導体層までは到達しないように形成されていることを特徴とするIGBT。 - 請求項1〜5のいずれかに記載のIGBTにおいて、
前記非晶質領域又は前記合金領域は、島状に形成され、
各前記非晶質領域又は各前記合金領域の平均間隔は、前記IGBTのドリフト領域の厚さよりも大きい値を有することを特徴とするIGBT。 - 請求項1〜6のいずれかに記載のIGBTにおいて、
前記非晶質領域又は前記合金領域は、前記非能働領域の直下にのみ形成されていることを特徴とするIGBT。 - 請求項1〜7のいずれかに記載のIGBTにおいて、
前記非晶質領域又は前記合金領域は、チップ化したときにチップ端面に露出しないように形成されていることを特徴とするIGBT。 - 半導体基体を準備する半導体基体準備工程と、
前記半導体基体の第1主面に、絶縁ゲートトランジスタを含む能働領域並びにゲートパッド領域及びガードリング領域を含む非能働領域からなるMOS構造を形成するMOS構造形成工程と、
前記半導体基体の第2主面に金属層を形成して前記半導体基体と前記金属層との間にショットキ接合を形成するショットキ接合形成工程とを含むIGBTの製造方法において、
前記ショットキ接合形成工程の前に、前記半導体基体の第2主面にエネルギービームを部分的に照射することで前記半導体基体の第2主面側に非晶質領域を形成する非晶質領域形成工程をさらに含むことを特徴とするIGBTの製造方法。 - 半導体基体を準備する半導体基体準備工程と、
前記半導体基体の第1主面に、絶縁ゲートトランジスタを含む能働領域並びにゲートパッド領域及びガードリング領域を含む非能働領域からなるMOS構造を形成するMOS構造形成工程と、
前記半導体基体の第2主面に金属層を形成して前記半導体基体と前記金属層との間にショットキ接合を形成するショットキ接合形成工程とを含むIGBTの製造方法において、
前記ショットキ接合形成工程の後に、前記金属層にエネルギービームを部分的に照射することで前記金属層と前記半導体基体とを合金化させて合金領域を形成する合金領域形成工程をさらに含むことを特徴とするIGBTの製造方法。 - 請求項9又は10に記載のIGBTの製造方法において、
前記半導体基体は、
前記第2主面側に位置し第1導電型不純物を含有する第1半導体層と、
前記第1主面側に位置し前記第1半導体層が含有するよりも低濃度の第1導電型不純物を含有する第2半導体層とを含むことを特徴とするIGBTの製造方法。 - 請求項11に記載のIGBTの製造方法において、
前記半導体基体は、
前記第1半導体層よりも前記第2主面側に位置し前記第1半導体層が含有するよりも低濃度の第1導電型不純物を含有する第3半導体層をさらに含むことを特徴とするIGBTの製造方法。 - 請求項11又は12に記載のIGBTの製造方法において、
前記非晶質領域形成工程又は前記合金領域形成工程においては、前記第2半導体層までは到達しないように前記非晶質領域又は前記合金領域を形成することを特徴とするIGBTの製造方法。 - 請求項9〜13のいずれかに記載のIGBTの製造方法において、
前記非晶質領域又は前記合金領域を、島状に、かつ、各前記非晶質領域又は各前記合金領域の平均間隔が前記IGBTのドリフト領域の厚さよりも大きい値を有するように形成することを特徴とするIGBTの製造方法。 - 請求項9〜14のいずれかに記載のIGBTの製造方法において、
前記非晶質領域形成工程又は前記合金領域形成工程においては、前記非能働領域の直下にのみ前記非晶質領域又は前記合金領域を形成することを特徴とするIGBTの製造方法。 - 請求項9〜15のいずれかに記載のIGBTの製造方法において、
前記非晶質領域形成工程又は前記合金領域形成工程においては、チップ化したときにチップ端面に露出しないように前記非晶質領域又は前記合金領域を形成することを特徴とするIGBTの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006093247A JP4989795B2 (ja) | 2006-03-30 | 2006-03-30 | Igbtの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006093247A JP4989795B2 (ja) | 2006-03-30 | 2006-03-30 | Igbtの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266549A true JP2007266549A (ja) | 2007-10-11 |
JP4989795B2 JP4989795B2 (ja) | 2012-08-01 |
Family
ID=38639201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006093247A Active JP4989795B2 (ja) | 2006-03-30 | 2006-03-30 | Igbtの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4989795B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016170706A1 (ja) * | 2015-04-22 | 2016-10-27 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2016225469A (ja) * | 2015-05-29 | 2016-12-28 | 新電元工業株式会社 | パワー半導体装置及びパワー半導体装置の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01149481A (ja) * | 1987-11-03 | 1989-06-12 | Siemens Ag | 4層構成の電力半導体デバイス |
JPH053205A (ja) * | 1991-01-25 | 1993-01-08 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
JPH07153942A (ja) * | 1993-12-01 | 1995-06-16 | Matsushita Electron Corp | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
JP2003133553A (ja) * | 2001-10-26 | 2003-05-09 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
JP2003133556A (ja) * | 2001-10-26 | 2003-05-09 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
JP2004296819A (ja) * | 2003-03-27 | 2004-10-21 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2005129747A (ja) * | 2003-10-24 | 2005-05-19 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
-
2006
- 2006-03-30 JP JP2006093247A patent/JP4989795B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01149481A (ja) * | 1987-11-03 | 1989-06-12 | Siemens Ag | 4層構成の電力半導体デバイス |
JPH053205A (ja) * | 1991-01-25 | 1993-01-08 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
JPH07153942A (ja) * | 1993-12-01 | 1995-06-16 | Matsushita Electron Corp | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
JP2003133553A (ja) * | 2001-10-26 | 2003-05-09 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
JP2003133556A (ja) * | 2001-10-26 | 2003-05-09 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
JP2004296819A (ja) * | 2003-03-27 | 2004-10-21 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2005129747A (ja) * | 2003-10-24 | 2005-05-19 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016170706A1 (ja) * | 2015-04-22 | 2016-10-27 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6058228B1 (ja) * | 2015-04-22 | 2017-01-11 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
US10475920B2 (en) | 2015-04-22 | 2019-11-12 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor device manufacturing method |
JP2016225469A (ja) * | 2015-05-29 | 2016-12-28 | 新電元工業株式会社 | パワー半導体装置及びパワー半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4989795B2 (ja) | 2012-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5190485B2 (ja) | 半導体装置 | |
JP5309360B2 (ja) | 半導体装置およびその製造方法 | |
JP2590284B2 (ja) | 半導体装置及びその製造方法 | |
JP4843253B2 (ja) | 電力用半導体装置 | |
JP5033335B2 (ja) | 半導体装置およびそれを用いたインバータ装置 | |
JP6405212B2 (ja) | 半導体装置 | |
JP2007103770A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2008258313A (ja) | 半導体装置およびその製造方法 | |
JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP4518076B2 (ja) | 垂直半導体素子およびその製造方法 | |
JPH1074959A (ja) | 電力用半導体素子 | |
JP2010147381A (ja) | 半導体装置の製造方法 | |
CN102171800B (zh) | 半导体装置及其制造方法 | |
JP3523156B2 (ja) | 半導体装置及びその製造方法 | |
JP4989795B2 (ja) | Igbtの製造方法 | |
JP3655834B2 (ja) | 半導体装置 | |
JP4004357B2 (ja) | ダイオード | |
JP4267083B2 (ja) | ダイオード | |
JP4097416B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
JP2007115920A (ja) | ダイオード内蔵パワースイッチングデバイスとその製造方法 | |
JP5197098B2 (ja) | Igbtの製造方法 | |
JP5293119B2 (ja) | 半導体装置及びその製造方法 | |
JP2003133553A (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
JP2581890B2 (ja) | 半導体装置 | |
JP4770729B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080911 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4989795 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |