JP2581890B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2581890B2 JP2581890B2 JP5151683A JP15168393A JP2581890B2 JP 2581890 B2 JP2581890 B2 JP 2581890B2 JP 5151683 A JP5151683 A JP 5151683A JP 15168393 A JP15168393 A JP 15168393A JP 2581890 B2 JP2581890 B2 JP 2581890B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- layer
- semiconductor
- main surface
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、逆回復電流の小さな高
速ダイオードとMOSFETとを組合せた半導体装置に関す
る。
速ダイオードとMOSFETとを組合せた半導体装置に関す
る。
【０００２】
【従来の技術】図７は、一般的な整流ダイオードの順方
向に電流を流している状態から逆方向の阻止状態に変化
する時の電流，電圧波形を示す。順方向に電流密度ＪF
で流し、次の瞬間逆バイアス電圧をかけると、逆回復電
流が流れる。この時の電流のピーク値ＪRPはそれに比例
して電力損失が発生するため、できるだけ小さくする必
要がある。また、ＪRPがノイズ源となって、このダイオ
ードを使用した回路特に集積回路を誤動作させる原因と
なる。このような観点から、ＪRPを低減するダイオード
として、図８に示す構造が、１９８７、アイ・イー・イ
ー・イー，インターナショナル，エレクトロン，デバイ
シズ，ミーテイング（１９８７，IEEEInternational El
ectron Devices Meeting）第６５８頁から第６６１頁に
おいて論じられている。この構造では、例えばｎ+ 基板
１１１の片面に結晶成長などで形成されたｎ- 層１１２
中に、ｐ層１１３が分かれて形成されている。電極121
は、ｐ層１１３とオーミック接触し、ｐ層１１３間にお
いて表面に露出しているｎ- 層１１２とはショットキー
接合を形成している。また、電極１２１は周辺におい
て、酸化膜１３１上にはみ出すように形成され、周辺の
電界を緩和するフィールドプレートの役割をはたしてい
る。電極１２２はｎ+ 層１１１に低抵抗接触している。
このダイオードに、電極１２１から電極１２２へ電流を
流すと、ｐｎ接合部分即ち、ｐ層１１３からｎ- 層へホ
ールが注入しｎ- 層に過剰キャリアが蓄積されるが、シ
ョットキー接合部分では電極１２１からｎ- 層１１２に
殆んどホールが注入されない。従って、ｐｎ接合とショ
ットキー接合の界面付近に蓄積するキャリア濃度が、従
来のｐｎ接合だけのものに比べ少なくなる。その結果、
図７から分かるように、逆バイアス電圧が印加される瞬
間に生じるＪRPはｐｎ接合付近の蓄積キャリアによって
発生するため、図８のダイオードはＪRPの低減に有効で
あるという特長をもつ。また、逆方向の阻止状態では、
ショットキー接合の両側のｐ層１１３とｎ- 層１１２と
の間に形成されるｐｎ接合より伸びる空乏層が、ショッ
トキー接合下でリーチスルーするため、ショットキー接
合に加わる電界を緩和できる。このため、従来のショッ
トキー接合だけのダイオードに比べ、漏れ電流を小さく
できるという特長をもつ。
向に電流を流している状態から逆方向の阻止状態に変化
する時の電流，電圧波形を示す。順方向に電流密度ＪF
で流し、次の瞬間逆バイアス電圧をかけると、逆回復電
流が流れる。この時の電流のピーク値ＪRPはそれに比例
して電力損失が発生するため、できるだけ小さくする必
要がある。また、ＪRPがノイズ源となって、このダイオ
ードを使用した回路特に集積回路を誤動作させる原因と
なる。このような観点から、ＪRPを低減するダイオード
として、図８に示す構造が、１９８７、アイ・イー・イ
ー・イー，インターナショナル，エレクトロン，デバイ
シズ，ミーテイング（１９８７，IEEEInternational El
ectron Devices Meeting）第６５８頁から第６６１頁に
おいて論じられている。この構造では、例えばｎ+ 基板
１１１の片面に結晶成長などで形成されたｎ- 層１１２
中に、ｐ層１１３が分かれて形成されている。電極121
は、ｐ層１１３とオーミック接触し、ｐ層１１３間にお
いて表面に露出しているｎ- 層１１２とはショットキー
接合を形成している。また、電極１２１は周辺におい
て、酸化膜１３１上にはみ出すように形成され、周辺の
電界を緩和するフィールドプレートの役割をはたしてい
る。電極１２２はｎ+ 層１１１に低抵抗接触している。
このダイオードに、電極１２１から電極１２２へ電流を
流すと、ｐｎ接合部分即ち、ｐ層１１３からｎ- 層へホ
ールが注入しｎ- 層に過剰キャリアが蓄積されるが、シ
ョットキー接合部分では電極１２１からｎ- 層１１２に
殆んどホールが注入されない。従って、ｐｎ接合とショ
ットキー接合の界面付近に蓄積するキャリア濃度が、従
来のｐｎ接合だけのものに比べ少なくなる。その結果、
図７から分かるように、逆バイアス電圧が印加される瞬
間に生じるＪRPはｐｎ接合付近の蓄積キャリアによって
発生するため、図８のダイオードはＪRPの低減に有効で
あるという特長をもつ。また、逆方向の阻止状態では、
ショットキー接合の両側のｐ層１１３とｎ- 層１１２と
の間に形成されるｐｎ接合より伸びる空乏層が、ショッ
トキー接合下でリーチスルーするため、ショットキー接
合に加わる電界を緩和できる。このため、従来のショッ
トキー接合だけのダイオードに比べ、漏れ電流を小さく
できるという特長をもつ。
【０００３】一方、ＪRPを低減する構造として図９のダ
イオードが特開昭58- 60577 号に示されている。このダ
イオードは、ｐ+ 層１１３間のｎ- 層１１２表面にｐ+
層１１３よりキャリア濃度の低いｐ層１１４を設けた点
が図８のダイオードと異なる。これにより、順方向で
は、拡散電位の小さなｐ層１１４とｎ- 層１１２のｐｎ
接合を電流が流れるので、ｐ+ 層１１３とｎ- 層１１２
の接合だけからなるダイオードに比べ、順方向の電圧降
下を小さくできるという特長を持つ。また、ｐ層１１４
のキャリア濃度が低いので、ｐ層１１４からのキャリア
の注入量を小さくできるので、ＪRPを小さくできるとい
う特長も持つ。さらに、ショットキー接合のような金属
と半導体の界面を使わないので、半導体表面の汚染等の
影響を受けにくく、特性が安定しているという特長もも
つ。もちろん、図８と同様に深いｐ+ 層１１３とｎ- 層
１１２から伸びる空乏層により、ｐ層１１４とｎ- 層１
１２のｐｎ接合に加わる電界を緩和し、漏れ電流を小さ
くできるという効果もある。
イオードが特開昭58- 60577 号に示されている。このダ
イオードは、ｐ+ 層１１３間のｎ- 層１１２表面にｐ+
層１１３よりキャリア濃度の低いｐ層１１４を設けた点
が図８のダイオードと異なる。これにより、順方向で
は、拡散電位の小さなｐ層１１４とｎ- 層１１２のｐｎ
接合を電流が流れるので、ｐ+ 層１１３とｎ- 層１１２
の接合だけからなるダイオードに比べ、順方向の電圧降
下を小さくできるという特長を持つ。また、ｐ層１１４
のキャリア濃度が低いので、ｐ層１１４からのキャリア
の注入量を小さくできるので、ＪRPを小さくできるとい
う特長も持つ。さらに、ショットキー接合のような金属
と半導体の界面を使わないので、半導体表面の汚染等の
影響を受けにくく、特性が安定しているという特長もも
つ。もちろん、図８と同様に深いｐ+ 層１１３とｎ- 層
１１２から伸びる空乏層により、ｐ層１１４とｎ- 層１
１２のｐｎ接合に加わる電界を緩和し、漏れ電流を小さ
くできるという効果もある。
【０００４】
【発明が解決しようとする課題】図８に示すダイオード
は、電極１２１にワイヤ１４１をボンディングすること
によって洩れ電流が増加し耐圧が劣化するという問題が
ある。この原因は次のように推測される。
は、電極１２１にワイヤ１４１をボンディングすること
によって洩れ電流が増加し耐圧が劣化するという問題が
ある。この原因は次のように推測される。
【０００５】電極１２１にワイヤ１４１をボンディング
する時、電極１２１とワイヤ１４１との間に圧力が加え
られ、この圧力によって電極１２１とｎ- 層１１２との
界面に欠陥が生じる。この欠陥が再結合中心を構成し、
伝導帯の電子が欠陥に流れ込み洩れ電流が増加する。特
に、逆バイアス状態になり電極１２１とｎ- 層１１２と
の界面に加わる電界が強くなると、ショットキー障壁の
厚さが薄くなり、電子がトンネル電流として再結合中心
へ遷移する確率が高くなる。これにより、ますます洩れ
電流が増加し、結果として耐圧が低下するものと考えら
れる。
する時、電極１２１とワイヤ１４１との間に圧力が加え
られ、この圧力によって電極１２１とｎ- 層１１２との
界面に欠陥が生じる。この欠陥が再結合中心を構成し、
伝導帯の電子が欠陥に流れ込み洩れ電流が増加する。特
に、逆バイアス状態になり電極１２１とｎ- 層１１２と
の界面に加わる電界が強くなると、ショットキー障壁の
厚さが薄くなり、電子がトンネル電流として再結合中心
へ遷移する確率が高くなる。これにより、ますます洩れ
電流が増加し、結果として耐圧が低下するものと考えら
れる。
【０００６】また、図９に示すダイオードは、図８のそ
れに比べ、ｐ層１１４からのキャリアの注入があるた
め、ＪRPが大きくなるという問題がある。そこで、さら
にＪRPを小さくするために、ｐ層１１４のキャリア濃度
を低くすることが示されているが、ｐ層１１４のキャリ
ア濃度を余り低くすると耐圧が低下する不具合がある。
これは、余りｐ層１１４を低濃度化すると、電極１２１
に空乏層がパンチスルーし、耐圧が低下するものと思わ
れる。また、図８のダイオードに比較して、ｐ層１１４
を形成する製造プロセスが増加するという問題がある。
れに比べ、ｐ層１１４からのキャリアの注入があるた
め、ＪRPが大きくなるという問題がある。そこで、さら
にＪRPを小さくするために、ｐ層１１４のキャリア濃度
を低くすることが示されているが、ｐ層１１４のキャリ
ア濃度を余り低くすると耐圧が低下する不具合がある。
これは、余りｐ層１１４を低濃度化すると、電極１２１
に空乏層がパンチスルーし、耐圧が低下するものと思わ
れる。また、図８のダイオードに比較して、ｐ層１１４
を形成する製造プロセスが増加するという問題がある。
【０００７】以上のように、従来技術では小さいＪRPを
達成する構造における耐圧の低下については配慮がされ
ておらず、ＪRPの低減と耐圧の確保の両立が難しいとい
う問題があつた。
達成する構造における耐圧の低下については配慮がされ
ておらず、ＪRPの低減と耐圧の確保の両立が難しいとい
う問題があつた。
【０００８】本発明の目的は、小さなＪRPと安定な耐圧
が得られ、しかも製造が容易で安定性に優れた半導体装
置を提供することにある。
が得られ、しかも製造が容易で安定性に優れた半導体装
置を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成する本発
明半導体装置の特徴とするところは、ｐｎ接合からなる
第１のダイオードと、通電方向にショットキーバリアと
ｐｎ接合とを複合化した第２のダイオードとを通電方向
と直角方向に並設すると共に、各ダイオードと通電方向
を逆にしてMOSFETを並設した点にある。更に、詳述する
ならば、第２のダイオードに電流密度ＪFの順電流を流
したときの順方向電圧ＶFが０.１(Ｖ）から０.３(Ｖ）
の範囲において、
明半導体装置の特徴とするところは、ｐｎ接合からなる
第１のダイオードと、通電方向にショットキーバリアと
ｐｎ接合とを複合化した第２のダイオードとを通電方向
と直角方向に並設すると共に、各ダイオードと通電方向
を逆にしてMOSFETを並設した点にある。更に、詳述する
ならば、第２のダイオードに電流密度ＪFの順電流を流
したときの順方向電圧ＶFが０.１(Ｖ）から０.３(Ｖ）
の範囲において、
【００１０】
【数３】
【００１１】が成立する点にある。具体的構成として
は、第１のダイオードは一方導電型の第１の半導体領域
と、第１の半導体領域に隣接してｐｎ接合を形成し一方
の主電極にオーミック接触する他方導電型で第１の半導
体領域より高不純物濃度を有する第２の半導体領域とか
ら構成され、第２のダイオードは、一方導電型の第１の
半導体領域と、第１の半導体領域に隣接してｐｎ接合を
形成し一方の主電極にショットキーバリアを介して接触
する他方導電型で第１の半導体領域より高不純物濃度を
有する第３の半導体領域とから構成されている。この場
合、第３の半導体領域は不純物量が単位面積当たり１×
１０の１４乗個以下で幅が１００Åを超えることが望ま
しい。そして、ダイオード全体構成としては、多数個の
第２のダイオードを第１のダイオードでそれぞれ包囲し
た形が理想的である。
は、第１のダイオードは一方導電型の第１の半導体領域
と、第１の半導体領域に隣接してｐｎ接合を形成し一方
の主電極にオーミック接触する他方導電型で第１の半導
体領域より高不純物濃度を有する第２の半導体領域とか
ら構成され、第２のダイオードは、一方導電型の第１の
半導体領域と、第１の半導体領域に隣接してｐｎ接合を
形成し一方の主電極にショットキーバリアを介して接触
する他方導電型で第１の半導体領域より高不純物濃度を
有する第３の半導体領域とから構成されている。この場
合、第３の半導体領域は不純物量が単位面積当たり１×
１０の１４乗個以下で幅が１００Åを超えることが望ま
しい。そして、ダイオード全体構成としては、多数個の
第２のダイオードを第１のダイオードでそれぞれ包囲し
た形が理想的である。
【００１２】
【作用】本発明では、ショットキーバリア下にｐｎ接合
を形成しているため、ショットキーバリア界面にワイヤ
ボンディング等で欠陥が生じても、ｐｎ接合があるため
トンネル電流等による漏れ電流の増加を防ぐことができ
るので、耐圧の低下を防止できる。
を形成しているため、ショットキーバリア界面にワイヤ
ボンディング等で欠陥が生じても、ｐｎ接合があるため
トンネル電流等による漏れ電流の増加を防ぐことができ
るので、耐圧の低下を防止できる。
【００１３】また、ｎ値を１.００≦ｎ≦１.１５とする
ことで、ショットキーバリア下のｐ層からｎ- 層へのホ
ールの注入を押えることができるので、ｐｎ接合界面に
蓄積する過剰キャリアを低減でき、ＪRPを小さくでき
る。
ことで、ショットキーバリア下のｐ層からｎ- 層へのホ
ールの注入を押えることができるので、ｐｎ接合界面に
蓄積する過剰キャリアを低減でき、ＪRPを小さくでき
る。
【００１４】さらに、電極中にｐ型不純物を含有させ、
これを半導体中に拡散させることにより、ショットキー
バリア下にｐ層を形成することができるので、ｐ層を形
成するイオン注入などの新たな工程が不要となり、製造
が容易となる。
これを半導体中に拡散させることにより、ショットキー
バリア下にｐ層を形成することができるので、ｐ層を形
成するイオン注入などの新たな工程が不要となり、製造
が容易となる。
【００１５】
【実施例】以下、本発明を実施例として示した図面によ
り詳述する。
り詳述する。
【００１６】図２は本発明半導体装置のダイオード部分
の一実施例を示す断面図及び平面図である。図におい
て、１は互いに反対側に位置する一対の主表面１１，１
２を有する半導体基体で、一方の主表面１１に隣接する
ｎ+ 層１３と、ｎ+ 層１３と他方の主表面１２に隣接す
るｎ+ 層１３より低不純物濃度のｎ- 層１４と、他方の
主表面１２の選ばれた複数個所からｎ- 層１４内に延び
るｎ- 層１４より高不純物濃度のｐ層１５と、ｐ層１５
相互間にあって他方の主表面１２からｎ- 層１４内に延
びるｎ- 層１４より高不純物濃度でｐ層１５より薄くさ
れたｐ層１６とからなっている。ｐ層１５は複数個の小
領域１５１と、それらを包囲する環状領域１５２とから
なっている。２は一方の主表面１１においてｎ+ 層１３
にオーミック接触する一方の主電極、３は他方の主表面
１２においてｐ層１５にオーミック接触しｐ層１６との
間にショットキーバリアを形成する他方の主電極、４は
他方の主表面１２の周辺においてｎ- 層１４及びｐ層１
５上に形成された酸化膜で、他方の主電極３は酸化膜４
上に延在している。これによって、一対の主表面間に、
ｎ+ 層１３，ｎ- 層１４及びｐ層１５からなる第１のダ
イードと、ｎ+ 層１３，ｎ- 層１４，ｐ層１６及びショ
ットキーバリアからなる第２のダイオードとが並設され
た構造のダイオードが得られる。
の一実施例を示す断面図及び平面図である。図におい
て、１は互いに反対側に位置する一対の主表面１１，１
２を有する半導体基体で、一方の主表面１１に隣接する
ｎ+ 層１３と、ｎ+ 層１３と他方の主表面１２に隣接す
るｎ+ 層１３より低不純物濃度のｎ- 層１４と、他方の
主表面１２の選ばれた複数個所からｎ- 層１４内に延び
るｎ- 層１４より高不純物濃度のｐ層１５と、ｐ層１５
相互間にあって他方の主表面１２からｎ- 層１４内に延
びるｎ- 層１４より高不純物濃度でｐ層１５より薄くさ
れたｐ層１６とからなっている。ｐ層１５は複数個の小
領域１５１と、それらを包囲する環状領域１５２とから
なっている。２は一方の主表面１１においてｎ+ 層１３
にオーミック接触する一方の主電極、３は他方の主表面
１２においてｐ層１５にオーミック接触しｐ層１６との
間にショットキーバリアを形成する他方の主電極、４は
他方の主表面１２の周辺においてｎ- 層１４及びｐ層１
５上に形成された酸化膜で、他方の主電極３は酸化膜４
上に延在している。これによって、一対の主表面間に、
ｎ+ 層１３，ｎ- 層１４及びｐ層１５からなる第１のダ
イードと、ｎ+ 層１３，ｎ- 層１４，ｐ層１６及びショ
ットキーバリアからなる第２のダイオードとが並設され
た構造のダイオードが得られる。
【００１７】 図２に示すダイオードが、従来例の図９
と異なる点は、ｐ層１６と主電極３との間にショットキ
ーバリアを設けた点にある。本発明の効果を図３を使っ
て説明する。（ａ）は、従来例の図８における電極１２
１・ｎ- 層１１２のショットキーバリア領域のエネルギ
ーバンド構造、（ｂ）は、本発明の図２における主電極
２・ｐ層１６・ｎ- 層１４のショットキーバリア領域の
エネルギーバンド構造を示す。従来構造（ａ）では、先
に述べたようにショットキーバリア界面に例えばワイヤ
ボンディングで欠陥が生じると、逆バイアス時に伝導帯
の電子−の欠陥が生じた再結合中心へ流れ込み漏れ電流
が増え、結果として耐圧が低下すると考えられる。一
方、本発明（ｂ）では、ショットキーバリア界面に欠陥
が生じても、ｐ層１６によって障壁の幅Ｗを厚くできる
ので、伝導帯の電子−が欠陥へトンネル電流などで遷移
する確率が格段に小さくなる。例えば、ｐ層１６の幅が
１００Å程度を超えると、殆んど電子が遷移しなくな
る。従って、漏れ電流が小さくなり、高耐圧化が図れ
る。しかも、ｐ層１６と主電極３との間にショットキー
バリアが形成されているので、ｐｎ接合による空乏層が
主電極３までパンチスルーしても図９のダイオードのよ
うに耐圧が劣化しないという特長をもつ。もちろんｐ層
１５が、ｐ層１６より深く形成されていることから、ｐ
層１５のｐｎ接合から伸びる空乏層により、ｐ層１６の
ｐｎ接合に加わる電界を緩和できる効果があることは言
うまでもない。さらに、ｐ型ショットキーバリアにおけ
るホールに対する障壁φBPにより、ｐ層１６へのホール
の供給を抑制できる。従って、図９のようなｐ層１１４
と電極１２１がオーミック接触しているダイオードで
は、電極１２１からｐ層１１４へホールが供給され、さ
らにｐ層１１４からｎ- 層１１２へホールが注入される
のに対し、図２のダイオード１では、φBPによりｐ層１
６へのホールの供給が抑制され、従ってｐ層１６からｎ
- 層１４へのホールの注入も少なくすることができる。
その結果、ｐｎ接合近傍の蓄積キャリアを低減でき、Ｊ
RPを小さくできる。さらに好ましいｐ層１６としては、
ｐｎ接合とショットキーバリアの電位差によって、ｐ層
１６が空乏化すれば、ホールの注入が極めて少なくでき
るのでＪRPを一層小さくできる。
と異なる点は、ｐ層１６と主電極３との間にショットキ
ーバリアを設けた点にある。本発明の効果を図３を使っ
て説明する。（ａ）は、従来例の図８における電極１２
１・ｎ- 層１１２のショットキーバリア領域のエネルギ
ーバンド構造、（ｂ）は、本発明の図２における主電極
２・ｐ層１６・ｎ- 層１４のショットキーバリア領域の
エネルギーバンド構造を示す。従来構造（ａ）では、先
に述べたようにショットキーバリア界面に例えばワイヤ
ボンディングで欠陥が生じると、逆バイアス時に伝導帯
の電子−の欠陥が生じた再結合中心へ流れ込み漏れ電流
が増え、結果として耐圧が低下すると考えられる。一
方、本発明（ｂ）では、ショットキーバリア界面に欠陥
が生じても、ｐ層１６によって障壁の幅Ｗを厚くできる
ので、伝導帯の電子−が欠陥へトンネル電流などで遷移
する確率が格段に小さくなる。例えば、ｐ層１６の幅が
１００Å程度を超えると、殆んど電子が遷移しなくな
る。従って、漏れ電流が小さくなり、高耐圧化が図れ
る。しかも、ｐ層１６と主電極３との間にショットキー
バリアが形成されているので、ｐｎ接合による空乏層が
主電極３までパンチスルーしても図９のダイオードのよ
うに耐圧が劣化しないという特長をもつ。もちろんｐ層
１５が、ｐ層１６より深く形成されていることから、ｐ
層１５のｐｎ接合から伸びる空乏層により、ｐ層１６の
ｐｎ接合に加わる電界を緩和できる効果があることは言
うまでもない。さらに、ｐ型ショットキーバリアにおけ
るホールに対する障壁φBPにより、ｐ層１６へのホール
の供給を抑制できる。従って、図９のようなｐ層１１４
と電極１２１がオーミック接触しているダイオードで
は、電極１２１からｐ層１１４へホールが供給され、さ
らにｐ層１１４からｎ- 層１１２へホールが注入される
のに対し、図２のダイオード１では、φBPによりｐ層１
６へのホールの供給が抑制され、従ってｐ層１６からｎ
- 層１４へのホールの注入も少なくすることができる。
その結果、ｐｎ接合近傍の蓄積キャリアを低減でき、Ｊ
RPを小さくできる。さらに好ましいｐ層１６としては、
ｐｎ接合とショットキーバリアの電位差によって、ｐ層
１６が空乏化すれば、ホールの注入が極めて少なくでき
るのでＪRPを一層小さくできる。
【００１８】図４は、種々のＰ層１６をもつ図２のダイ
オード１の電気特性を詳しく調べた室温での実験結果で
ある。横軸は、ダイオード１に順方向の電流密度ＪF を
流した時に、順方向電圧ＶFが０.１〜０.３Ｖ程度の範
囲において、ＶFとｌnＪFの関係がほぼ直線になる領域
での
オード１の電気特性を詳しく調べた室温での実験結果で
ある。横軸は、ダイオード１に順方向の電流密度ＪF を
流した時に、順方向電圧ＶFが０.１〜０.３Ｖ程度の範
囲において、ＶFとｌnＪFの関係がほぼ直線になる領域
での
【００１９】
【数４】
【００２０】の値とＪRP／ＪF の関係を示している。こ
のｎの値は、１に近いほど多数キャリアが主電流を占め
ていること、また２に近いほど注入した少数キャリアと
の再結合電流が大きいことを示している。順方向電流密
度ＪF と逆回復電流密度ＪRPの比ＪRP／ＪFを調べた結
果、図４の関係があることが判った。ｎの値が１.００
〜１.１５の間にすれば、ＪRP／ＪFを小さくできること
が判かつた、これは、ｐ層１６を設けても、少数キャリ
アの注入を低減（ｎを小さく）すれば、ＪRPを小さくで
きることを示している。ｐ層１６の条件としては、例え
ばＢ（ホウ素）のイオン注入でｐ層１６を形成する場合
には、イオン注入量を単位面積当り約１×１０の１４乗
個以下にすることが望ましい。単位面積当り約１×１０
の１４乗個以上では、ｐ層１６と主電極２がオーミック
接合に近づき、またｐ層１６が高濃度となるため、ｐ層
１６からｎ- 層１４へホールが注入しやすくなり、ＪRP
が大きくなるためである。
のｎの値は、１に近いほど多数キャリアが主電流を占め
ていること、また２に近いほど注入した少数キャリアと
の再結合電流が大きいことを示している。順方向電流密
度ＪF と逆回復電流密度ＪRPの比ＪRP／ＪFを調べた結
果、図４の関係があることが判った。ｎの値が１.００
〜１.１５の間にすれば、ＪRP／ＪFを小さくできること
が判かつた、これは、ｐ層１６を設けても、少数キャリ
アの注入を低減（ｎを小さく）すれば、ＪRPを小さくで
きることを示している。ｐ層１６の条件としては、例え
ばＢ（ホウ素）のイオン注入でｐ層１６を形成する場合
には、イオン注入量を単位面積当り約１×１０の１４乗
個以下にすることが望ましい。単位面積当り約１×１０
の１４乗個以上では、ｐ層１６と主電極２がオーミック
接合に近づき、またｐ層１６が高濃度となるため、ｐ層
１６からｎ- 層１４へホールが注入しやすくなり、ＪRP
が大きくなるためである。
【００２１】図５は、図２の半導体装置の好適な製造方
法を示す。まず、所望の耐圧を得るのに必要な比抵抗と
厚さをもったｎ- 層１４を用意し、この一表面からイオ
ン注入又は拡散によって部分的にｐ型不純物を導入す
る。ここでｐ層不純物を所望の深さ例えば６００Ｖのダ
イオードでは１〜１０μｍに熱処理により拡散させｐ層
１５を形成する（ａ）。次に、ｐ型不純物を含む電極３
をｐ層１５の表面及びｐ層１５に包囲されたｎ- 層１４
の表面に堆積する（ｂ）。ここで、熱処理し、電極３中
のｐ型不純物をｎ- 層１４表面に拡散してｐ層を形成す
る。こうすることにより、図９で必要であったイオン注
入などを使つたｐ層１６の形成工程を省くことができ
る。この場合、ｐ層１６の接合深さは、１００ｎｍ程度
以下と極めて薄いので、周辺での電界を緩和し、耐圧を
確保するため、最終端のｐ層１５を連結することが望ま
しい。その間のｐ層１５の平面形状は、棒状，円形，多
角形であっても本発明の効果は得られる。もちろん、シ
ョットキーバリアを形成する電極とオーミック接合を形
成する電極を異なる材料とし、両電極を電気的に短絡し
ても良い。
法を示す。まず、所望の耐圧を得るのに必要な比抵抗と
厚さをもったｎ- 層１４を用意し、この一表面からイオ
ン注入又は拡散によって部分的にｐ型不純物を導入す
る。ここでｐ層不純物を所望の深さ例えば６００Ｖのダ
イオードでは１〜１０μｍに熱処理により拡散させｐ層
１５を形成する（ａ）。次に、ｐ型不純物を含む電極３
をｐ層１５の表面及びｐ層１５に包囲されたｎ- 層１４
の表面に堆積する（ｂ）。ここで、熱処理し、電極３中
のｐ型不純物をｎ- 層１４表面に拡散してｐ層を形成す
る。こうすることにより、図９で必要であったイオン注
入などを使つたｐ層１６の形成工程を省くことができ
る。この場合、ｐ層１６の接合深さは、１００ｎｍ程度
以下と極めて薄いので、周辺での電界を緩和し、耐圧を
確保するため、最終端のｐ層１５を連結することが望ま
しい。その間のｐ層１５の平面形状は、棒状，円形，多
角形であっても本発明の効果は得られる。もちろん、シ
ョットキーバリアを形成する電極とオーミック接合を形
成する電極を異なる材料とし、両電極を電気的に短絡し
ても良い。
【００２２】 図６は、さらに好ましい電極３について
の実験結果を示す。電極３にアルミニウムを含む材料を
用いた場合を示す。本発明者等の実験結果、熱処理温度
を430℃より高くするとｐ層１６が形成されることが分
かった。しかし、アルミニウムとシリコンの共晶温度５
７７℃以上にすると、アルミニウムが凝縮し、電極３の
断線、ｐ層１６の不均一が生じるため、熱処理温度を共
晶温度以上にすることは好ましくない。この結果から、
電極３に半導体プロセスで広く用いられているシリコン
を添加したアルミニウムを適用することができ、半導体
製造プロセスに適合できるという効果がある。
の実験結果を示す。電極３にアルミニウムを含む材料を
用いた場合を示す。本発明者等の実験結果、熱処理温度
を430℃より高くするとｐ層１６が形成されることが分
かった。しかし、アルミニウムとシリコンの共晶温度５
７７℃以上にすると、アルミニウムが凝縮し、電極３の
断線、ｐ層１６の不均一が生じるため、熱処理温度を共
晶温度以上にすることは好ましくない。この結果から、
電極３に半導体プロセスで広く用いられているシリコン
を添加したアルミニウムを適用することができ、半導体
製造プロセスに適合できるという効果がある。
【００２３】 図１は、先に示したダイオードとパワー
MOSFETとを逆並列に複合化した本発明半導体装置の実施
例を示す概略断面図である。パワーMOSFETは、ｎ- 層１
４に形成したｐ型のウェル層１７，ウェル層１７内に形
成したｎ型のソース層１８，ゲート電極５，電極２，３
を延長して形成したドレイン電極及びソース電極から成
っている。６はダイオードの電極３上に設けたボンディ
ングワイヤである。この結果、パワーMOSFETはｎ+ 層１
３，ｎ- 層１４，ｐ層１５，ｐ層１６からなる内蔵ダイ
オードで主電流を流すことができるので、ワイヤ６のボ
ンディングによる耐圧劣化を防止できるとともに、ＪRP
を低減することができる。
MOSFETとを逆並列に複合化した本発明半導体装置の実施
例を示す概略断面図である。パワーMOSFETは、ｎ- 層１
４に形成したｐ型のウェル層１７，ウェル層１７内に形
成したｎ型のソース層１８，ゲート電極５，電極２，３
を延長して形成したドレイン電極及びソース電極から成
っている。６はダイオードの電極３上に設けたボンディ
ングワイヤである。この結果、パワーMOSFETはｎ+ 層１
３，ｎ- 層１４，ｐ層１５，ｐ層１６からなる内蔵ダイ
オードで主電流を流すことができるので、ワイヤ６のボ
ンディングによる耐圧劣化を防止できるとともに、ＪRP
を低減することができる。
【００２４】以上の本発明の半導体装置において、少数
キャリアのライフタイムを電子線照射などで短縮しても
良く、またｐ型とｎ型の半導体層を入れ換えても同様の
効果があることは言うまでもない。
キャリアのライフタイムを電子線照射などで短縮しても
良く、またｐ型とｎ型の半導体層を入れ換えても同様の
効果があることは言うまでもない。
【００２５】
【発明の効果】本発明半導体装置によれば、逆回復電流
を低減でき、耐圧の劣化を防止でき、さらに製造工程を
簡略化できるので、低ノイズ化，高信頼化，製作容易等
の効果がある。
を低減でき、耐圧の劣化を防止でき、さらに製造工程を
簡略化できるので、低ノイズ化，高信頼化，製作容易等
の効果がある。
【図１】本発明半導体装置の一実施例を示す概略断面図
である。
である。
【図２】本発明に適用するダイオードの一実施例を示す
概略断面図及び平面図である。
概略断面図及び平面図である。
【図３】図２に示すダイオードの効果を示す説明図であ
る。
る。
【図４】図２に示すダイオードの順方向電流密度と逆回
復電流密度との比と順方向電圧降下との関係を示す概略
図である。
復電流密度との比と順方向電圧降下との関係を示す概略
図である。
【図５】図２に示すダイオードの製造方法を示す工程図
である。
である。
【図６】図２に示すダイオードの製造条件を示す説明図
である。
である。
【図７】ダイオードの逆回復特性の説明図である。
【図８】従来の半導体装置の一例を示す断面図である。
【図９】従来の半導体装置の他の例を示す断面図であ
る。
る。
１…半導体基体、２，３…主電極、１３…ｎ+ 層、１４
…ｎ- 層、１５…ｐ層、１６…ｐ層。
…ｎ- 層、１５…ｐ層、１６…ｐ層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 櫻井 直樹 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (72)発明者 荒川 秀俊 茨城県日立市弁天町三丁目10番２号 日 立原町電子工業株式会社内 (72)発明者 大和田 廣 茨城県日立市弁天町三丁目10番２号 日 立原町電子工業株式会社内
Claims (4)
- 【請求項１】一方の主表面を有する一方導電型の第１の
半導体領域と、 一方の主表面の複数個の箇所から第１の半導体領域内に
延びる他方導電型の第２の半導体領域と、 隣接する第２の半導体領域にまたがり一方の主表面より
第１の半導体領域に延び、深さが第２の半導体領域より
浅い他方導電型の第３の半導体領域と、 一方の主表面の複数個の箇所から第１の半導体領域内に
延び、第２の半導体領域から離れた他方導電型の第４の
半導体領域と、 一方の主表面から各第４の半導体領域内に延びる一方導
電型の第５の半導体領域と、 第２の半導体領域，第４の半導体領域及び第５の半導体
領域とオーミック接合を形成し、第３の半導体領域とシ
ョットキー接合を形成するように一方の主表面上に形成
された第１の電極と、 第１の半導体領域とオーミック接合を形成する第２の電
極と、 一方の主表面において、第１の半導体領域と第５の半導
体領域との間に露出する第４の半導体領域上に絶縁膜を
介して形成されたゲート電極とを具備することを特徴と
する半導体装置。 - 【請求項２】請求項１において、第１の電極と第２の電
極との間に電流密度ＪF の順電流を流したとき順方向電
圧ＶFが０.１（Ｖ）から０.３（Ｖ）の範囲において、 【数１】 が成立することを特徴とする半導体装置。 - 【請求項３】互いに反対側に位置する一対の主表面を有
する半導体基体と、 半導体基体の一方の主表面から内部に延びる一方導電型
の第１の半導体領域と、 第１の半導体領域及び半導体基体の他方の主表面に隣接
し、第１の半導体領域より低不純物濃度を有する一方導
電型の第２の半導体領域と、 半導体基体の他方の主表面の複数個の箇所から第２の半
導体領域内に延びる他方導電型の第３の半導体領域と、 隣接する第３の半導体領域にまたがり半導体基体の他方
の主表面より第２の半導体領域に延び、深さが第３の半
導体領域より浅い他方導電型の第４の半導体領域と、 半導体基体の他方の主表面の複数個の箇所から第２の半
導体領域内に延び、第３の半導体領域から離れた他方導
電型の第５の半導体領域と、 半導体基体の他方の主表面から各第５の半導体領域内に
延びる一方導電型の第６の半導体領域と、 半導体基体の一方の主表面において、第１の半導体領域
にオーミック接触する第１の電極と、 第３の半導体領域，第５の半導体領域及び第６の半導体
領域とオーミック接合を形成し、第４の半導体領域とシ
ョットキー接合を形成するように半導体基体の他方の主
表面上に形成された第２の電極と、 半導体基体の他方の主表面において、第２の半導体領域
と第６の半導体領域との間に露出する第５の半導体領域
上に絶縁膜を介して形成されたゲート電極とを具備する
ことを特徴とする半導体装置。 - 【請求項４】請求項３において、第１の電極と第２の電
極との間に電流密度ＪFの順電流を流したとき順方向電
圧ＶFが０.１（Ｖ）から０.３（Ｖ）の範囲において、 【数２】 が成立することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5151683A JP2581890B2 (ja) | 1993-06-23 | 1993-06-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5151683A JP2581890B2 (ja) | 1993-06-23 | 1993-06-23 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2045434A Division JP2590284B2 (ja) | 1989-12-22 | 1990-02-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188406A JPH06188406A (ja) | 1994-07-08 |
| JP2581890B2 true JP2581890B2 (ja) | 1997-02-12 |
Family
ID=15523977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5151683A Expired - Fee Related JP2581890B2 (ja) | 1993-06-23 | 1993-06-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2581890B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113990934B (zh) * | 2021-10-29 | 2023-07-28 | 西安微电子技术研究所 | 一种SiC JBS元胞结构及制备方法 |
-
1993
- 1993-06-23 JP JP5151683A patent/JP2581890B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06188406A (ja) | 1994-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2590284B2 (ja) | 半導体装置及びその製造方法 | |
| US7572683B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
| JP4843253B2 (ja) | 電力用半導体装置 | |
| KR0161356B1 (ko) | 반도체 장치의 제조방법 | |
| US5166760A (en) | Semiconductor Schottky barrier device with pn junctions | |
| US5278443A (en) | Composite semiconductor device with Schottky and pn junctions | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP4126359B2 (ja) | 炭化けい素ショットキーダイオードおよびその製造方法 | |
| JPH04283968A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2000101101A (ja) | ＳｉＣショットキーダイオード | |
| JP2934606B2 (ja) | 半導体装置 | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| JP3072753B2 (ja) | 半導体装置及び製造方法 | |
| JP2003282575A (ja) | 半導体装置およびその製造方法 | |
| KR100491851B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2581890B2 (ja) | 半導体装置 | |
| JP2004088012A (ja) | ダイオード | |
| JP2003124478A (ja) | 半導体装置 | |
| JP3791854B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005079233A (ja) | ショットキーダイオードとその製造方法 | |
| JP4770729B2 (ja) | 半導体装置 | |
| JP2005333147A (ja) | 半導体装置およびその製造方法 | |
| JP2007096348A (ja) | 半導体装置の製造方法 | |
| JPH08241993A (ja) | パワースイッチングデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |