CN113990934B - 一种SiC JBS元胞结构及制备方法 - Google Patents

一种SiC JBS元胞结构及制备方法 Download PDF

Info

Publication number
CN113990934B
CN113990934B CN202111277167.9A CN202111277167A CN113990934B CN 113990934 B CN113990934 B CN 113990934B CN 202111277167 A CN202111277167 A CN 202111277167A CN 113990934 B CN113990934 B CN 113990934B
Authority
CN
China
Prior art keywords
pattern
region
cell
sic
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111277167.9A
Other languages
English (en)
Other versions
CN113990934A (zh
Inventor
侯斌
杨晓文
杨鹏翮
鲁红玲
李照
黄山圃
胡长青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202111277167.9A priority Critical patent/CN113990934B/zh
Publication of CN113990934A publication Critical patent/CN113990934A/zh
Application granted granted Critical
Publication of CN113990934B publication Critical patent/CN113990934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Medicinal Preparation (AREA)

Abstract

一种SiC JBS元胞结构，包括第一元胞和第二元胞；第二元胞的周边排列有若干个第一元胞；第一元胞的填充区域的横截面由内向外依次为第三图形，第二图形，第一图形；区域类型依次对应为SBD区、P+区、SBD区或依次为P+区、SBD区、P+区；第二元胞的填充区域的横截面为第四图形，区域类型为P型掺杂区；第一图形为正六边形，第二图形为正六边形，第三图形为圆形或正六边形，第四图形为正六边形。本发明的通过控制元胞结构的图形的几何尺寸以及各元胞间的相对距离以控制SiC‑JBS痛电流的大小，通过合理分布P+区，达到提高浪涌电流的目的。

Description

一种SiC JBS元胞结构及制备方法
技术领域
本发明属于功率器件设计技术领域，涉及一种SiC JBS元胞结构及制备方法。
背景技术
碳化硅(SiC)是一种二元半导体化合物，是元素周期表第IV主族元素中唯一的固态化合物，也是Si和C的唯一稳定化合物，其物化性质有许多独特之处。在SiC材料结晶时，每一个碳原子都被4个硅原子按照正四面体结构紧密包围，同样每一个硅原子也都被4个碳原子以相同方式紧密包围，彼此相互嵌套而构成完整晶体。最近邻原子距离为0.189nm，所以SiC原子层面的粗糙度大约为0.2nm左右。碳化硅晶体在结晶构架过程中都符合密堆积原则，SiC材料硬度高，仅次于金刚石。而且SiC材料具有很强的离子共价键，所以其结构非常稳定。由于特殊的结构，SiC材料具有禁带宽度大、临界击穿场强高、耐高温、抗辐照、热导率高、饱和电子漂移速度快等诸多优点，所以具备制作功率器件的天然优势。
SiC肖特基二极管具有耐高温、热导率高等优点，可以满足在一般条件下的应用需求，但在环境复杂、空间等恶劣环境中使用时，由于SiC肖特基二极管的结构特性，使得器件的敏感区——肖特基接触区暴露在空间环境中。任何对肖特基接触区的影响都可能成为影响器件可靠性的因素，所以可靠性成为了首要的考虑因素，因此对高可靠SiC肖特基二极管的研制显得尤为重要。
SiC肖特基常规结构的缺点为漏电流大，抗浪涌电流能力弱，为改善SiC肖特基二极管的性能，在肖特基结中加入P+区，形成结势垒肖特基二极管(JBS)，通过P+区对电场的阻断作用，降低器件的漏电流。常规的JBS元胞结构有条形、四边形和六边形等，一般采用JBS结构和肖特基区交替排列的方式进行元胞排列，存在的问题为漏电流和抗浪涌电流能力不能平衡。
发明内容
针对现有技术中存在的问题，本发明提供一种SiC JBS元胞结构及制备方法，有效的解决了JBS结构和肖特基区的元胞交替排列时，漏电流和抗浪涌电流能力不能平衡的问题。
为达到上述目的，本发明采用以下技术方案予以实现：
一种SiC JBS元胞结构，包括第一元胞和第二元胞；所述第二元胞的周边排列有若干个第一元胞；
第一元胞的填充区域的横截面由内向外依次为第三图形，第二图形，第一图形；区域类型依次对应为SBD区、P+区、SBD区或依次为P+区、SBD区、P+区；
第二元胞的填充区域的横截面为第四图形，区域类型为P型掺杂区；
所述第一图形为正六边形，第二图形为正六边形，第三图形为圆形或正六边形，第四图形为正六边形。
优选的，第一图形对边距为10μm～1000μm；第二图形的对边距为5μm～800μm；第三图形为圆形时直径为2μm～700μm，第三图形为正六边形时对边距为2μm～700μm。
优选的，第一图形、第二图形和第三图形为同心结构，且三种图形之间的尺寸关系为第一图形的对边距>第二图形的对边距>第三图形的对边距或直径。
优选的，相邻第一元胞之间的边距为0.1μm～1000μm；相邻第一元胞与第二元胞之间的边距为0.1μm～1000μm。
优选的，第二元胞的填充区域由P+区进行注入和高温退火后形成。
优选的，在所述第一元胞的个数为1-100个。
优选的，第一元胞的P+区的掺杂结深与所述第二元胞的P型掺杂区的掺杂结深相同。
一种SiC JBS元胞结构的制备方法，包括：
S1、在SiC外延层上淀积氧化层，形成注入掩蔽区；
S2、在氧化层上进行第一元胞图形的光刻；在SiC外延层上进行第二元胞的光刻分布；
S3、对光刻后的图形进行氧化层刻蚀，刻蚀后形成注入区；对注入区进行P+注入和高温退火后，在第一元胞的图形区域形成第一元胞，在第二元胞的图形区域形成第二元胞，实现JBS元胞结构的制备。
优选的，第二元胞的P型掺杂区的掺杂浓度为1E14cm-3～1E19cm-3。
优选的，第一元胞的P+区的掺杂浓度与所述第二元胞的P型掺杂区的掺杂浓度相同。
与现有技术相比，本发明具有以下有益的技术效果：
本发明通过控制元胞结构的图形的几何尺寸以及各元胞间的相对距离以控制SiC-JBS漏电流的大小，通过合理分布P+区，达到提高浪涌电流的目的。在控制SiC肖特基二极管漏电流的同时，可以按照产品要求提高器件的抗浪涌电流能力；该结构的设计理论简单易于理解，不同的设计技术人员可以根据不同的产品进行调整，遵循此方法均可以得到满足产品要求的结果，适用范围广泛。
附图说明
图1为本发明实施例中JBS元胞示意图；
图2为本发明实施例中元胞分布排列图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
一种SiC JBS元胞结构，具体的实施方式如下：
元胞几何形状由六边形和圆形组成结基本结构单元，结构示意图如图1所示，
优选的，第一图形的几何形状为正六边形，对边之间的尺寸为10μm～1000μm；第二图形的几何尺寸为正六边形，对边之间的尺寸为5μm～1000μm；第三图形的几何形状为圆形或正六边形，为圆形时直径为2μm～1000μm，为正六边形时对边之间的尺寸为2μm～1000μm。
优选的，第一图形、第二图形和第三图形为同心结构，且三种图形之间的尺寸关系为第一图形对边距>第二图形对边距>第三图形对边距。
优选的，在图1中可以看出从第三图形向外，区域类型依次为SBD区、P+区、SBD区和P+区或依次为P+区、SBD区、P+区和SBD区。
当第三图形和第一图形为SBD区时，第二图形中注入P+，形成P+区；当第二图形为SBD区时，第三图形和第一图形中注入P+，形成P+区；
优选的，第一图形之间的边距为0.1μm-1000μm。
优选的，在元胞排列时第一图形元胞与六边形P+区元胞交替排列，排列结构如图2所示；
优选的，第四图形的掺杂类型为P型，第四图形与第一图形之间的间距与第一图形与第一图形之间的间距相同。
优选的，第四图形在元胞中的分布方式为以元胞5为中心点，在图2中所示的X、Y、Z三个方向上均匀分布，第四图形分布时相隔第一图形的数量为1个-100个，如图2所示。
优选的，第一图形中包含的元胞及第一图形之间的P型掺杂结深与浓度与第四图形相同。
优选的一种SiC JBS元胞结构的设计案例如下：
1)设计第一图形、第二图形的几何形状为正六边形、第三图形的几何形状为圆形；
2)设计第一图形的几何尺寸为对边距为15μm，第二图形的的几何尺寸为对边距为10μm，第三图形的直径为3μm，设计第四图形的几何尺寸为对边距为15μm；
3)设计第一图形与第一图形之间的边距为5μm，第一图形与第四图形之间的边距为5μm；
4)以第四图形为中心点，在X、Y和Z方向每隔3个第一图形分布一个第四图形；
5)元胞中P型掺杂区的浓度为7E15cm-3。
实现一种SiC JBS元胞结构的具体方法步骤为：
1)在SiC外延层上淀积氧化层，形成注入掩蔽区；
2)在氧化层上进行元胞图形的光刻，如图1所示，元胞中第一图形、第二图形的几何形状为正六边形、第三图形的几何形状为圆形；元胞中第一图形的几何尺寸为对边距为15um，第二图形的几何尺寸为对边距为10um，第三图形的直径为3um，第四图形的几何尺寸为对边距为15um；第一图形与第一图形之间的边距尺寸L为5um，第一图形与第四图形之间的边距为5um；在SiC外延层上进行第四图形元胞的光刻分布；
3)以第四图形为中心点；在X、Y和Z方向每隔3个第一图形分布一个第四图形，
4)对光刻后的图形进行氧化层刻蚀,刻蚀后形成注入区；
5)进行P+注入和高温退火,第二元胞形成P型掺杂区；
6)在SiC背面蒸发欧姆接触金属，退火后形成欧姆接触；
7)在SiC正面蒸发肖特基接触电极，退火后形成肖特基接触；
8)在SiC正面涂覆或淀积钝化层，对芯片边缘进行保护；
9)蒸发背面电极金属后完成肖特基二极管的制造。
本发明通过合理分布第四图形，实现了提高浪涌电流的目的，在元胞排列时第一图形的元胞与第四图形元的胞交替排列，最终有效的达到了漏电流和抗浪涌电流能力的平衡。本发明通过控制第一图形与第二图形之间的相对间距，解决了控制SiC肖特基二极管漏电流大小的问题，当相对间距较小时漏电流减小，相对间距较大时漏电流大。通过合理分布第四图形，实现了提高浪涌电流的目的，有效的达到了漏电流和抗浪涌电流能力的平衡。
根据元胞的尺寸大小，具体实施例如下，
实施例1：
本发明一种SiC JBS元胞结构包括以下步骤：首先，在SiC外延层上淀积氧化层，形成注入掩蔽区；然后，在氧化层上进行元胞图形的光刻，如图1所示，第一元胞和第二元胞；所述第二元胞的周边排列有若干个第一元胞；第一元胞的填充区域的横截面由内向外依次为第三图形，第二图形，第一图形；区域类型依次对应为SBD区、P+区、SBD区或依次为P+区、SBD区、P+区；第二元胞的填充区域的横截面为第四图形，区域类型为P型掺杂区；所述第一图形为正六边形，第二图形为正六边形，第三图形为圆形或正六边形，第四图形为正六边形。元胞中第一图形的几何尺寸为对边距为25um，第二图形的几何尺寸为对边距为15um，第三图形的直径为5um，第四图形的几何尺寸为对边距为25um；第一图形与第一图形之间的边距为30um，第一图形与第四图形之间的边距为30um。第一图形中P+区的掺杂浓度为7E14cm-3。本发明中为了能更好的控制SiC肖特基二极管漏电流的大小，通过改变其元胞结构的几何图形和边距尺寸以更好的在应用中使用。
对光刻后的图形进行氧化层刻蚀，刻蚀后形成注入区。如图2所示，对P+区注入和高温退火，形成P型掺杂区，即第四图形，在元胞排列时第一图形元胞与第四图形元胞交替排列，第四图形与第一图形之间的间距与第一图形与第一图形之间的间距相同。为了解决提高浪涌电流，在SiC外延层上进行第四图形元胞的光刻分布，以第四图形为中心点，在X、Y和Z方向每隔5个第一图形分布一个第四图形；第一图形中包含的元胞及第一图形之间的P型掺杂结深与浓度与第四图形相同，第四图形中P型掺杂区的浓度为7E15cm-3。
最后，在SiC背面蒸发欧姆接触金属，退火后形成欧姆接触；在SiC正面蒸发肖特基接触电极，退火后形成肖特基接触；在SiC正面涂覆或淀积钝化层，对芯片边缘进行保护；蒸发背面电极金属后完成肖特基二极管的制造。
实施例2
本发明一种SiC JBS元胞结构包括以下步骤：首先，在SiC外延层上淀积氧化层，形成注入掩蔽区；然后，在氧化层上进行元胞图形的光刻，如图1所示，第一元胞和第二元胞；所述第二元胞的周边排列有若干个第一元胞；第一元胞的填充区域的横截面由内向外依次为第三图形，第二图形，第一图形；区域类型依次对应为SBD区、P+区、SBD区或依次为P+区、SBD区、P+区，第二元胞的填充区域的横截面为第四图形，区域类型为P型掺杂区；所述第一图形为正六边形，第二图形为正六边形，第三图形为圆形或正六边形，第四图形为正六边形。元胞中第一图形的几何尺寸为对边距为100um，第二图形的几何尺寸为对边距为50um，第三图形的直径为30um，第四图形的几何尺寸为对边距为100um；第一图形与第一图形之间的边距为15um，第一图形与第四图形之间的边距为0.1um。第一图形中P+区的掺杂浓度为1E14cm-3。对光刻后的图形进行氧化层刻蚀，刻蚀后形成注入区。如图2所示，对P+区注入和高温退火，形成P型掺杂区，即第四图形，在元胞排列时第一图形元胞与第四图形元胞交替排列，第四图形与第一图形之间的间距与第一图形与第一图形之间的间距相同。在SiC外延层上进行第四图形元胞的光刻分布，以第四图形为中心点，在X、Y和Z方向每隔1个第一图形分布一个第四图形；第一图形中包含的元胞及第一图形之间的P型掺杂结深与浓度与第四图形相同，第四图形中P型掺杂区的浓度为1E14cm-3。最后，在SiC背面蒸发欧姆接触金属，退火后形成欧姆接触；在SiC正面蒸发肖特基接触电极，退火后形成肖特基接触；在SiC正面涂覆或淀积钝化层，对芯片边缘进行保护；蒸发背面电极金属后完成肖特基二极管的制造。
实施例3
本发明一种SiC JBS元胞结构包括以下步骤：首先，在SiC外延层上淀积氧化层，形成注入掩蔽区；然后，在氧化层上进行元胞图形的光刻，如图1所示，第一元胞和第二元胞；所述第二元胞的周边排列有若干个第一元胞；第一元胞的填充区域的横截面由内向外依次为第三图形，第二图形，第一图形；区域类型依次对应为SBD区、P+区、SBD区或依次为P+区、SBD区、P+区，第二元胞的填充区域的横截面为第四图形，区域类型为P型掺杂区；所述第一图形为正六边形，第二图形为正六边形，第三图形为圆形或正六边形，第四图形为正六边形。元胞中第一图形的几何尺寸L为对边距为500um，第二图形的几何尺寸为对边距为300um，第三图形的直径为350um，第四图形的几何尺寸为对边距为500um；第一图形与第一图形之间的边距为550um，第一图形与第四图形之间的边距为550um。第一图形中P+区的掺杂浓度为3E17cm-3。对光刻后的图形进行氧化层刻蚀，刻蚀后形成注入区。如图2所示，对P+区注入和高温退火，形成P型掺杂区，即第四图形，在元胞排列时第一图形元胞与第四图形元胞交替排列，第四图形与第一图形之间的间距与第一图形与第一图形之间的间距相同。在SiC外延层上进行第四图形元胞的光刻分布，以第四图形为中心点，在X、Y和Z方向每隔50个第一图形分布一个第四图形；第一图形中包含的元胞及第一图形之间的P型掺杂结深与浓度与第四图形相同，第四图形中P型掺杂区的浓度为3E17cm-3。最后，在SiC背面蒸发欧姆接触金属，退火后形成欧姆接触；在SiC正面蒸发肖特基接触电极，退火后形成肖特基接触；在SiC正面涂覆或淀积钝化层，对芯片边缘进行保护；蒸发背面电极金属后完成肖特基二极管的制造。
实施例4
本发明一种SiC JBS元胞结构包括以下步骤：首先，在SiC外延层上淀积氧化层，形成注入掩蔽区；然后，在氧化层上进行元胞图形的光刻，如图1所示，元胞结构包括P+区、SBD区、P+区和SBD区组成结的基本结构单元；所述元胞结构的几何形状由六边形和圆形组成；所述P+区、SBD区、P+区和SBD区依次为第一图形、第二图形、第三图形。所述元胞中第一图形、第二图形的几何形状为正六边形，第三图形的几何形状为圆形；元胞中第一图形的几何尺寸为对边距为1000um，第二图形的几何尺寸为对边距为800um，第三图形的直径为700um，第四图形的几何尺寸为对边距为1000um；第一图形与第一图形之间的边距为1000um，第一图形与第四图形之间的边距为1000um。第一图形中P+区的掺杂浓度为1E19cm-3。对光刻后的图形进行氧化层刻蚀，刻蚀后形成注入区。如图2所示，对P+区注入和高温退火，形成P型掺杂区，即第四图形，在元胞排列时第一图形元胞与第四图形元胞交替排列，第四图形与第一图形之间的间距与第一图形与第一图形之间的间距相同。在SiC外延层上进行第四图形元胞的光刻分布，以第四图形为中心点，在X、Y和Z方向每隔100个第一图形分布一个第四图形；第一图形中包含的元胞及第一图形之间的P型掺杂结深与浓度与第四图形相同，第四图形中P型掺杂区的浓度为1E19cm-3。最后，在SiC背面蒸发欧姆接触金属，退火后形成欧姆接触；在SiC正面蒸发肖特基接触电极，退火后形成肖特基接触；在SiC正面涂覆或淀积钝化层，对芯片边缘进行保护；蒸发背面电极金属后完成肖特基二极管的制造。

Claims (9)

1.一种SiC JBS元胞结构，其特征在于，包括第一元胞和第二元胞；所述第二元胞的周边排列有若干个第一元胞；
第一元胞的填充区域的横截面由内向外依次为第三图形，第二图形，第一图形；区域类型依次对应为SBD区、P+区、SBD区或依次为P+区、SBD区、P+区；
第二元胞的填充区域的横截面为第四图形，区域类型为P型掺杂区；
所述第一图形为正六边形，第二图形为正六边形，第三图形为圆形或正六边形，第四图形为正六边形；
所述第一图形、第二图形和第三图形为同心结构，且三种图形之间的尺寸关系为第一图形的对边距>第二图形的对边距>第三图形的对边距或直径。
2.根据权利要求1所述的一种SiC JBS元胞结构，其特征在于，所述第一图形对边距为10μm～1000μm；第二图形的对边距为5μm～800μm；第三图形为圆形时直径为2μm～700μm，第三图形为正六边形时对边距为2μm～700μm。
3.根据权利要求1所述的一种SiC JBS元胞结构，其特征在于，相邻第一元胞之间的边距为0.1μm～1000μm；相邻第一元胞与第二元胞之间的边距为0.1μm～1000μm。
4.根据权利要求1所述的一种SiC JBS元胞结构，其特征在于，所述第二元胞的填充区域由P+区进行注入和高温退火后形成。
5.根据权利要求1所述的一种SiC JBS元胞结构，其特征在于，所述第一元胞的个数为1-100个。
6.根据权利要求1所述的一种SiC JBS元胞结构，其特征在于，所述第一元胞的P+区的掺杂结深与所述第二元胞的P型掺杂区的掺杂结深相同。
7.一种SiC JBS元胞结构的制备方法，其特征在于，基于权利要求1-6任一项所述的SiCJBS元胞结构，包括：
S1、在SiC外延层上淀积氧化层，形成注入掩蔽区；
S2、在氧化层上进行第一元胞图形的光刻；在SiC外延层上进行第二元胞的光刻分布；
S3、对光刻后的图形进行氧化层刻蚀，刻蚀后形成注入区；对注入区进行P+注入和高温退火后，在第一元胞的图形区域形成第一元胞，在第二元胞的图形区域形成第二元胞，实现JBS元胞结构的制备。
8.根据权利要求7所述的一种SiC JBS元胞结构的制备方法，其特征在于，所述第二元胞的P型掺杂区的掺杂浓度为1E14cm-3～1E19cm-3。
9.根据权利要求7所述的一种SiC JBS元胞结构的制备方法，其特征在于，所述第一元胞的P+区的掺杂浓度与所述第二元胞的P型掺杂区的掺杂浓度相同。
CN202111277167.9A 2021-10-29 2021-10-29 一种SiC JBS元胞结构及制备方法 Active CN113990934B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111277167.9A CN113990934B (zh) 2021-10-29 2021-10-29 一种SiC JBS元胞结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111277167.9A CN113990934B (zh) 2021-10-29 2021-10-29 一种SiC JBS元胞结构及制备方法

Publications (2)

Publication Number Publication Date
CN113990934A CN113990934A (zh) 2022-01-28
CN113990934B true CN113990934B (zh) 2023-07-28

Family

ID=79744893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111277167.9A Active CN113990934B (zh) 2021-10-29 2021-10-29 一种SiC JBS元胞结构及制备方法

Country Status (1)

Country Link
CN (1) CN113990934B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188406A (ja) * 1993-06-23 1994-07-08 Hitachi Ltd 半導体装置
JP2007250720A (ja) * 2006-03-15 2007-09-27 Ngk Insulators Ltd 半導体素子
CN111261724A (zh) * 2018-11-30 2020-06-09 全球能源互联网研究院有限公司 一种SiC JBS器件的布局方法
CN111640782A (zh) * 2020-04-20 2020-09-08 北京天岳京成电子科技有限公司 多种元胞设计的复合PiN肖特基二极管

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4356767B2 (ja) * 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8148748B2 (en) * 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
US8232558B2 (en) * 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP6029397B2 (ja) * 2012-09-14 2016-11-24 三菱電機株式会社 炭化珪素半導体装置
US8952481B2 (en) * 2012-11-20 2015-02-10 Cree, Inc. Super surge diodes
US20180019309A1 (en) * 2016-07-15 2018-01-18 Global Power Technologies Group, Inc. Semiconductor device based on wideband gap semiconductor materials
JP2017152732A (ja) * 2017-05-01 2017-08-31 富士電機株式会社 半導体装置および半導体装置の製造方法
EP3712962B1 (en) * 2019-03-22 2023-06-07 STMicroelectronics S.r.l. Semiconductor mps diode with reduced current-crowding effect and manufacturing method thereof
CN111640783B (zh) * 2020-04-20 2023-01-24 元山(济南)电子科技有限公司 多种元胞设计的复合PiN肖特基二极管
CN113013259A (zh) * 2021-02-26 2021-06-22 西安微电子技术研究所 一种低导通压降肖特基二极管结构及其制备方法
CN113054007A (zh) * 2021-03-17 2021-06-29 西安微电子技术研究所 一种NiPt15合金的肖特基二极管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188406A (ja) * 1993-06-23 1994-07-08 Hitachi Ltd 半導体装置
JP2007250720A (ja) * 2006-03-15 2007-09-27 Ngk Insulators Ltd 半導体素子
CN111261724A (zh) * 2018-11-30 2020-06-09 全球能源互联网研究院有限公司 一种SiC JBS器件的布局方法
CN111640782A (zh) * 2020-04-20 2020-09-08 北京天岳京成电子科技有限公司 多种元胞设计的复合PiN肖特基二极管

Also Published As

Publication number Publication date
CN113990934A (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
US8637386B2 (en) Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US8803277B2 (en) Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
JP4193993B2 (ja) Ｊｂｓおよびその製造方法
US8124981B2 (en) Rugged semiconductor device architecture
JP2012160752A (ja) 電力用半導体素子
CN102376779A (zh) SiC肖特基二极管及其制作方法
CN116487445A (zh) 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法
CN114628494A (zh) 一种新型超级浮动结碳化硅功率器件及其制备方法
CN216597601U (zh) 合并式PiN肖特基器件和电子器件
CN113990934B (zh) 一种SiC JBS元胞结构及制备方法
CN113555447B (zh) 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法
WO2022002111A1 (en) Silicon carbide power diode device and fabrication method thereof
CN110534559A (zh) 一种碳化硅半导体器件终端及其制造方法
CN113517355A (zh) 基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管及制备方法
JP2003188391A (ja) 半導体素子及びその製造方法
CN105932046B (zh) 面向碳化硅高压大功率器件的边缘结终端结构
EP2154726A2 (en) A method for producing a JBS diode
CN112397566A (zh) 碳化硅器件及其制备方法
US20220246771A1 (en) Vertical conduction electronic device comprising a jbs diode and manufacturing process thereof
CN113555448B (zh) 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法
CN114883383A (zh) 一种新型浮结碳化硅功率器件的sims-jte终端结构及其制备方法
CN114883387A (zh) 一种新型浮结碳化硅功率器件的sm-jte终端结构及其制备方法
CN113410137B (zh) 一种高可靠SiC肖特基二极管及其制作方法
CN109585533A (zh) 一种功率器件终端结构及其制作方法
CN218351476U (zh) 一种碳化硅非均匀混合p+结构的肖特基结势垒二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant