CN105932046B - 面向碳化硅高压大功率器件的边缘结终端结构 - Google Patents
面向碳化硅高压大功率器件的边缘结终端结构 Download PDFInfo
- Publication number
- CN105932046B CN105932046B CN201610384189.8A CN201610384189A CN105932046B CN 105932046 B CN105932046 B CN 105932046B CN 201610384189 A CN201610384189 A CN 201610384189A CN 105932046 B CN105932046 B CN 105932046B
- Authority
- CN
- China
- Prior art keywords
- guard ring
- floating
- silicon carbide
- floating guard
- junction termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 44
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 43
- 150000002500 ions Chemical class 0.000 claims description 17
- 230000007423 decrease Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 14
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 238000005468 ion implantation Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 10
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 241000209094 Oryza Species 0.000 description 3
- 235000007164 Oryza sativa Nutrition 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 235000009566 rice Nutrition 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 241000894007 species Species 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种面向碳化硅高压大功率器件的边缘结终端结构，所述边缘结终端结构是在N型或P型碳化硅外延层上构建的，所述边缘结终端结构包括依次布置的台面、主结、扩展区、第一浮动保护环和表面有至少一个台阶的浮动保护区，所述主结位于台面的下侧，所述扩展区位于所述主结的边缘，所述第一浮动保护环位于所述扩展区的外侧，所述浮动保护区位于所述第一浮动保护环的外侧。根据本发明实施例的面向碳化硅高压大功率器件的边缘结终端结构，能够明显提高器件的离子注入工艺窗口与击穿电压。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种面向碳化硅高压大功率器件的边缘结终端结构。
背景技术
近年来，碳化硅(SiC)凭借其禁带宽、临界击穿电场大、导热率高等一系列优点而有望取代Si在高功率器件领域获得重要应用。功率器件的击穿电压是一个重要指标，其主要受PN结边缘电场的集中效应的限制，通常会远小于器件体材料所预期的理论值。因此，如何设计结终端结构以尽可能缓解边缘电场的集中效应就成为高击穿电压功率器件研发的一个关键环节。目前已经报道了多种SiC器件的边缘结终端结构，其中，基于离子注入的结终端扩展(JTE)结构由于易于制造与设计而受到广泛关注。但是，对于传统的单区JTE结构而言，为了获得高的击穿电压所需的离子注入窗口(最佳注入剂量范围)通常都太小。如果在JTE中的活性杂质不足，JTE区会在较低的电压下耗尽，造成器件在主结(台面边缘)的角落处过早地击穿；但是，如果在JTE区中的活性杂质过多，不能使JTE区完全耗尽，也会导致击穿发生在JTE区的最外边缘。基于离子注入的多区域结终端扩展结构不仅需要进行多次离子注入，而且要求每次注入的剂量准确，从而使结终端在设计的击穿电压下能够完全耗尽，因此导致工艺上实现的难度很大。空间调制结终端扩展(SMJTE)结构是在单区JTE的外侧增加了若干个浮动保护环，仅需一次注入工艺就可以明显提高离子注入窗口(IEEETRANSACTIONS ON ELECTRON DEVICES,VOL.59,NO.2,FEBRUARY 2012)。但是，为了保证工艺的重复性和制造出的器件能够尽可能多的达到设计所要求的性能以适应批量生产，还需要寻找具有更宽离子注入窗口且成本合算的新型JTE结构。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种面向碳化硅高压大功率器件的边缘结终端结构，制作方便且安全性高。
根据本发明实施例的面向碳化硅高压大功率器件的边缘结终端结构，所述边缘结终端结构是在N型或P型碳化硅外延层上构建的，其特征在于，所述边缘结终端结构包括依次布置的台面、主结、扩展区、第一浮动保护环、表面有至少一个台阶的浮动保护区，所述主结位于台面的下侧，所述扩展区位于所述主结的边缘，所述第一浮动保护环位于所述扩展区的外侧，所述浮动保护区位于所述第一浮动保护环的外侧。
根据本发明实施例的面向碳化硅高压大功率器件的边缘结终端结构，能够明显提高边缘结终端结构的离子注入工艺窗口与击穿电压，本发明的边缘结终端结构适用于多种高压大功率器件，适用范围广。
另外，根据本发明上述实施例的面向碳化硅高压大功率器件的边缘结终端结构，还可以具有如下附加的技术特征：
在本发明的一个实施例中，所述第一浮动保护环的个数为一个或至少为两个，所述第一浮动保护环的宽度在0.2微米-40微米的范围内。
进一步地，所述第一浮动保护环为至少两个，且所述第一浮动保护环中相邻两个的间距在0.2微米-40微米的范围内。
有利地，所述第一浮动保护环包括至少三个，至少三个所述第一浮动保护环中相邻两个第一浮动保护环的间距均不相同或至少两个相同；
在本发明的一个实施例中，所述浮动保护区的外侧设置有第二浮动保护环。
进一步地，所述第二浮动保护环中个数为一个或至少为两个，所述第二浮动保护环的宽度在0.2微米-40微米的范围内。
有利地，所述第二浮动保护环的个数为至少两个，相邻两个所述第二浮动保护环的间距在0.2微米-40微米的范围内。
优选地，所述第二浮动保护环包括至少三个，至少三个所述第二浮动保护环中相邻两个第二浮动保护环的间距均不相同或至少两个相同。
在本发明的一个实施例中，所述扩展区、所述第一浮动保护环、所述浮动保护区以及所述第二浮动保护环中相邻两个的间距均相同或至少两个相同。
在本发明的一个实施例中，所述扩展区与所述浮动保护区、所述第一浮动保护环、所述第二浮动保护环采用相同的离子掺杂并具有相同的结深。
在本发明的一个实施例中，所述扩展区的宽度为30微米-800微米。
在本发明的一个实施例中，所述浮动保护区的宽度为10微米-500微米。
在本发明的一个实施例中，所述台面高于所述扩展区，且所述台面与扩展区之间的高度差为0.5微米-15微米。
在本发明的一个实施例中，所述台阶的上表面和下表面之间的高度差为10纳米-5微米。
附图说明
图1是本发明一个实施例的一种面向碳化硅高压大功率器件的边缘结终端结构示意图；
图2是现有单区JTE结构的碳化硅PiN二极管的结构示意图；
图3是采用现有空间调制JTE结构的碳化硅PiN二极管的结构示意图；
图4是本发明一个实施例中在空间调制JTE结构上增加了一步刻蚀工艺的碳化硅PiN二极管的结构示意图；
图5是本发明一个实施例中采用的新型结终端结构的碳化硅PiN二极管的结构示意图；
图6是本发明一个实施例中模拟得到的图2-图5四种碳化硅PiN二极管的离子注入工艺窗口的对比图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
下面参照附图描述本发明的面向碳化硅高压大功率器件的边缘结终端结构。
如图1所示，根据本发明实施例的面向碳化硅高压大功率器件的边缘结终端结构，边缘结终端结构是在N型或P型碳化硅外延层上构建的，其特征在于，边缘结终端结构包括依次布置的台面1、主结2、扩展区3、第一浮动保护环4、表面有至少一个台阶6的浮动保护区5和第二浮动保护环7，主结2位于台面1的下侧，扩展区3位于主结2的边缘，第一浮动保护环4位于扩展区3的外侧，浮动保护区5位于第一浮动保护环4的外侧。
根据本发明实施例的面向碳化硅高压大功率器件的边缘结终端结构，能够明显提高器件的离子注入工艺窗口与击穿电压。本发明的边缘结终端结构适用于多种高压大功率器件，适用范围广。
在本发明的一些实施例中，第一浮动保护环4的个数为一个或至少为两个，第一浮动保护环4的宽度在0.2微米-40微米的范围内。例如，第一浮动保护环4的宽度为1微米、5微米、10微米、20微米或30微米等，当然，第一浮动保护环4的宽度也可以小于0.2微米或大于40微米。
进一步地，第一浮动保护环为至少两个，且第一浮动保护环4中相邻两个的间距在0.2微米-40微米的范围内。例如，相邻第一浮动保护环4的间距为1微米、5微米、10微米、20微米或30微米等，当然，相邻第一浮动保护环4的间距也可以小于0.2微米或大于40微米。
有利地，第一浮动保护环4包括至少三个，至少三个第一浮动保护环4中相邻两个第一浮动保护环4的间距均不相同或至少两个相同。
在本发明的一些实施例中，浮动保护区5的外侧设置有第二浮动保护环7。
进一步地，第二浮动保护环7中个数为一个或至少为两个，第二浮动保护环7的宽度在0.2微米-40微米的范围内。例如，第二浮动保护环7的宽度为1微米、5微米、10微米、20微米或30微米等，当然，第二浮动保护环7的宽度也可以小于0.2微米或大于40微米。
有利地，第二浮动保护环7的个数为至少两个，相邻两个第二浮动保护环7的间距在0.2微米-40微米的范围内。例如，相邻第二浮动保护环7的间距为1微米、5微米、10微米、20微米或30微米等，当然，相邻第二浮动保护环7的间距也可以小于0.2微米或大于40微米。
优选地，第二浮动保护环7包括至少三个，至少三个第二浮动保护环7中相邻两个第二浮动保护环7的间距均不相同或至少两个相同。
在本发明的一些实施例中，扩展区3、第一浮动保护环4、浮动保护区5以及第二浮动保护环7中相邻两个的间距均相同或至少两个相同，或者说，扩展区3、第一浮动保护环4、浮动保护区5以及第二浮动保护环7中相邻两个的间距均不尽相同。
在本发明的一些实施例中，扩展区3与浮动保护区5、第一浮动保护环4、第二浮动保护环7采用相同的离子掺杂并具有相同的结深。
优选地，扩展区3的宽度为30微米-800微米。扩展区3的宽度可以为40微米、60微米、100微米、500微米等。另外，扩展区3的宽度也可以小于30微米或大于800微米。
优选地，浮动保护区5的宽度为10微米-500微米。浮动保护区5的宽度可以为20微米、60微米、100微米、300微米等。另外，扩展区3的宽度也可以小于10微米或大于200微米。
优选地，台面1高于扩展区3，且台面1与扩展区3之间的高度差为0.5微米-15微米。
优选地，台阶6的上表面和下表面之间的高度差为10纳米-5微米。
优选地，扩展区3、第一浮动保护环4和浮动保护区5的一部分位于台阶6的同一侧。
优选地，扩展区3与浮动保护区5、第一浮动保护环4和第二浮动保护环7采用一次离子注入工艺形成。
优选地，主结2由一次离子注入工艺形成。
优选地，主结2与扩展区3、浮动保护区5、第一浮动保护环4和第二浮动保护环7采用同一种离子通过注入工艺形成。
下面参照附图描述本发明一些具体实施例的面向碳化硅高压大功率器件的边缘结终端结构。
请参考图1，在本发明的一个实施例中，一种面向碳化硅高压大功率器件的边缘结终端结构是在N型或P型碳化硅外延层8上构建的，包括台面1、主结2、扩展区3和第一浮动保护环4、表面有台阶的浮动保护区5。其中，主结2位于台面1中，扩展区3位于主结2的边缘，第一浮动保护环4位于扩展区3的外侧；浮动保护区5位于第一浮动保护环4的外侧。作为一种优选方式，
浮动保护区5的表面上至少存在一个台阶6。另外，浮动保护区5的外侧设置有第二浮动保护环7。作为一种优选方式，第一浮动保护环4和/或第二浮动保护环7的个数至少为两个，且第一浮动保护环4和/或第二浮动保护环7的个数、宽度、间距不尽相同。
本发明所述边缘结终端结构可以用于各种碳化硅高压大功率器件，包括PiN、MOSFET、GTO等。台面1可以用于在其上制备如PiN二极管的阳极或阴极，也可以用于在其上制备如GTO器件的栅极。
作为一种优选方式，第一浮动保护环4和/或第二浮动保护环7的宽度和或间距为0.2微米-40微米。作为另一种优选方式，第一浮动保护环4和/或第二浮动保护环7与扩展区、浮动保护区的间距不尽相同。优选地，扩展区3的宽度为30微米-800微米，浮动保护区5的宽度为10微米-500微米。优选地，扩展区3与浮动保护区5、第一浮动保护环4和第二浮动保护环7采用相同的离子掺杂并具有相同的结深。优选地，台面1与扩展区3之间的高度差为0.5微米-15微米。优选地，台阶6的高度即上、下两面之间的垂直距离为10纳米-5微米。优选地，扩展区3、第一浮动保护环4和浮动保护区5的内侧部分位于所述台阶的上面一侧。浮动保护区与第一、第二浮动保护区的区别在于其上面有台阶且宽度较大。
作为一种优选方式，扩展区3与浮动保护区5、第一浮动保护环4和第二浮动保护环7采用一次离子注入工艺形成。主结通常可以在外延生长过程中通过控制掺杂种类与浓度而自然形成，优选地，主结2由一次离子注入工艺形成。另一种优选方案，主结2与扩展区3、浮动保护区5、第一浮动保护环4和第二浮动保护环7采用同一种离子通过注入工艺形成。
下面在图2-图6中，通过对碳化硅PiN二极管采用几种典型边缘结终端结构的性能比较的实施例进一步指出了本发明的创新性与优越性。其中，图2采用了现有典型的单区JTE终端结构，此处简称为结构A，可以看到用于制作阳极的台面1和P+与N-外延层形成的主结2；图3采用了现有典型的空间调制单区JTE终端结构，此处简称为结构B；图4是在图3终端结构的基础上增加了一步刻蚀工艺，由此在终端结构上产生了一个0.15微米深的台阶,此处简称为结构C；图5则是在图4终端结构的基础上将单区JTE结构进一步区分为本发明中的扩展区3、一个第一浮动保护环4和具有0.15微米深台阶6的浮动保护区5，另外还有3个宽度相同但间距不同的第二浮动保护环7，此处简称为结构D。根据上述图中给出的器件具体参数，采用TCAD进行了数值仿真。仿真得到的图2-图5中四种器件的击穿电压随JTE中离子注入剂量的变化曲线如图6所示。可以看出，结构A在剂量为8×1012cm-2时得到最高电压只有13640V，而结构B在剂量为1.2×1013cm-2时得到最高电压达到了17090V，并且结构B的工艺窗口(>15kV)是3.5×1012cm-2(8.9-12.4×1012cm-2)。对于浅刻蚀深度为0.15um的结构C，它的曲线看起来很像字母“M”，该结构的击穿电压随着剂量的增大而升高，在1.2×1013cm-2时，达到极大值17010V，然后随着剂量的增大而降低；当剂量大于1.45×1013cm-2后，击穿电压又开始升高，随着剂量超过1.7×1013cm-2，击穿电压又开始下降。可见，结构C的工艺窗口(>15kV)被分裂为两个分割开来的独立窗口。第一个窗口的宽度是4.4×1012cm-2(9.3-13.7×1012cm-2)，第二个窗口的宽度是2.3×1012cm-2(1.52-1.75×1013cm-2)。由于波谷区域的击穿电压不能达到15kV，这将对实际制造带来很大的难度与不确定性。这里新增的刻蚀工艺将高剂量区的电压提高，但同时会引入一个新的电场集中点，这也使工艺窗口曲线中出现波谷区，由此变成M型。为了更进一步展宽器件的工艺窗口，就需要提高M型曲线中的波谷区域的耐压性能，即需要寻找新的方法以缓解电场在刻蚀台阶处的集中。利用本发明设计出的如图5所示结构D，从图6中可见，该结构的曲线中由于消除了波谷区域而形成了一个很宽的工艺窗口(>15kV)，它比采用现有的结构B进一步拓宽了143％。
在图4中引入刻蚀工艺的主要目的是使结终端结构中的P型杂质浓度形成一种横向的下降梯度。为了形成这种浓度梯度现有通常采用两次离子注入的方式，比如形成双区域空间调制结终端。但与该结构的两次离子注入相比，本发明只需采用一次离子注入，外加一次刻蚀。相较于离子注入工艺，刻蚀工艺无疑更简单，成本更低。因为对碳化硅的一次离子注入工艺，通常需包括二氧化硅淀积、光刻、二氧化硅刻蚀、离子注入、退火等多个步骤。由于只需稍加改变图4结终端的版图就可以得到图5中的结构，所以二者的制造工艺实际上是相同的。与现有结构A和结构B相比，制备本发明的结构只需增加一步刻蚀工艺，但其工艺窗口得到了明显的拓宽，无疑更适于批量生产出一致性、重复性、成品率更高的合格产品。
另外，本发明实施例可以采用现有半导体工艺进行制造，对于本领域的技术人员而言都是已知的，为了减少冗余，不做赘述。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (14)
1.一种面向碳化硅高压大功率器件的边缘结终端结构，所述边缘结终端结构是在N型或P型碳化硅外延层上构建的，其特征在于，所述边缘结终端结构包括依次布置的台面、主结、扩展区、第一浮动保护环、表面有至少一个台阶的浮动保护区和第二浮动保护环，所述主结位于台面的下侧，所述扩展区位于所述主结的边缘，所述第一浮动保护环位于所述扩展区的外侧，所述浮动保护区位于所述第一浮动保护环的外侧，其中，所述台阶的高度在从所述台面到所述第二浮动保护环的方向上依次递减。
2.根据权利要求1所述的面向碳化硅高压大功率器件的边缘结终端结构，其特征在于，所述第一浮动保护环的个数为一个或至少为两个，所述第一浮动保护环的宽度在0.2微米-40微米的范围内。
3.根据权利要求2所述的面向碳化硅高压大功率器件的边缘结终端结构，其特征在于，所述第一浮动保护环为至少两个，且所述第一浮动保护环中相邻两个的间距在0.2微米-40微米的范围内。
4.根据权利要求3所述的面向碳化硅高压大功率器件的边缘结终端结构，其特征在于，所述第一浮动保护环包括至少三个，至少三个所述第一浮动保护环中相邻两个第一浮动保护环的间距均不相同或至少两个相同。
5.根据权利要求1-4中任一项所述的面向碳化硅高压大功率器件的边缘结终端结构，其特征在于，所述浮动保护区的外侧设置有第二浮动保护环。
6.根据权利要求5所述的面向碳化硅高压大功率器件的边缘结终端结构，其特征在于，所述第二浮动保护环的个数为一个或至少为两个，所述第二浮动保护环的宽度在0.2微米-40微米的范围内。
7.根据权利要求6所述的面向碳化硅高压大功率器件的边缘结终端结构，其特征在于，所述第二浮动保护环的个数为至少两个，相邻两个所述第二浮动保护环的间距在0.2微米-40微米的范围内。
8.根据权利要求7所述的面向碳化硅高压大功率器件的边缘结终端结构，其特征在于，所述第二浮动保护环包括至少三个，至少三个所述第二浮动保护环中相邻两个第二浮动保护环的间距均不相同或至少两个相同。
9.根据权利要求5所述的面向碳化硅高压大功率器件的边缘结终端结构，其特征在于，所述扩展区、所述第一浮动保护环、所述浮动保护区以及所述第二浮动保护环中相邻两个的间距均相同或至少两个相同。
10.根据权利要求5所述的面向碳化硅高压大功率器件的边缘结终端结构，其特征在于，所述扩展区与所述浮动保护区、所述第一浮动保护环、所述第二浮动保护环采用相同的离子掺杂并具有相同的结深。
11.根据权利要求1所述的面向碳化硅高压大功率器件的边缘结终端结构，其特征在于，所述扩展区的宽度为30微米-800微米。
12.根据权利要求1所述的面向碳化硅高压大功率器件的边缘结终端结构，其特征在于，所述浮动保护区的宽度为10微米-500微米。
13.根据权利要求1所述的面向碳化硅高压大功率器件的边缘结终端结构，其特征在于，所述台面高于所述扩展区，且所述台面与扩展区之间的高度差为0.5微米-15微米。
14.根据权利要求1所述的面向碳化硅高压大功率器件的边缘结终端结构，其特征在于，所述台阶的上表面和下表面之间的高度差为10纳米-5微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610384189.8A CN105932046B (zh) | 2016-06-01 | 2016-06-01 | 面向碳化硅高压大功率器件的边缘结终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610384189.8A CN105932046B (zh) | 2016-06-01 | 2016-06-01 | 面向碳化硅高压大功率器件的边缘结终端结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105932046A CN105932046A (zh) | 2016-09-07 |
| CN105932046B true CN105932046B (zh) | 2019-03-01 |
Family
ID=56833407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610384189.8A Active CN105932046B (zh) | 2016-06-01 | 2016-06-01 | 面向碳化硅高压大功率器件的边缘结终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105932046B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018095870A1 (en) * | 2016-11-24 | 2018-05-31 | Abb Schweiz Ag | Power semiconductor device with floating field ring termination |
| CN108493232A (zh) * | 2018-03-22 | 2018-09-04 | 北京世纪金光半导体有限公司 | 一种空间剂量调制jte与场线环构成的混合节终端保护结构及其制备方法 |
| CN113921615B (zh) * | 2021-12-14 | 2022-03-22 | 北京世纪金光半导体有限公司 | 具有内隔离结构的半导体器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103746002A (zh) * | 2013-12-17 | 2014-04-23 | 西安理工大学 | 一种台阶形沟槽-场限环复合终端结构 |
| CN104025302A (zh) * | 2011-09-11 | 2014-09-03 | 科锐 | 采用用于结势垒阵列的元件的凹处的肖特基二极管 |
| CN105304688A (zh) * | 2015-11-04 | 2016-02-03 | 中国工程物理研究院电子工程研究所 | 一种用于碳化硅功率器件的结终端结构及制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5787655B2 (ja) * | 2010-11-26 | 2015-09-30 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US9318623B2 (en) * | 2011-04-05 | 2016-04-19 | Cree, Inc. | Recessed termination structures and methods of fabricating electronic devices including recessed termination structures |
| JP5742657B2 (ja) * | 2011-10-20 | 2015-07-01 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
-
2016
- 2016-06-01 CN CN201610384189.8A patent/CN105932046B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104025302A (zh) * | 2011-09-11 | 2014-09-03 | 科锐 | 采用用于结势垒阵列的元件的凹处的肖特基二极管 |
| CN103746002A (zh) * | 2013-12-17 | 2014-04-23 | 西安理工大学 | 一种台阶形沟槽-场限环复合终端结构 |
| CN105304688A (zh) * | 2015-11-04 | 2016-02-03 | 中国工程物理研究院电子工程研究所 | 一种用于碳化硅功率器件的结终端结构及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105932046A (zh) | 2016-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5789308B2 (ja) | 保護リング延長部を含む接合部終端構造及びそれを組み込む電子デバイスの製作方法 | |
| JP5324603B2 (ja) | 炭化ケイ素デバイス用の２重ガード・リング端部終端、及びそれを組み込む炭化ケイ素デバイスを製造する方法 | |
| US9318623B2 (en) | Recessed termination structures and methods of fabricating electronic devices including recessed termination structures | |
| US8212283B2 (en) | Reverse-conducting semiconductor device | |
| JP5990204B2 (ja) | 重なったドープ領域を有するショットキーダイオードを含む半導体デバイス及びその製造方法 | |
| CN105932046B (zh) | 面向碳化硅高压大功率器件的边缘结终端结构 | |
| WO2013080417A1 (ja) | 半導体装置 | |
| US9425265B2 (en) | Edge termination technique for high voltage power devices having a negative feature for an improved edge termination structure | |
| CN107768427A (zh) | 半导体装置 | |
| JPS59141267A (ja) | 半導体装置 | |
| WO2012158438A1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| CN102456716A (zh) | 半导体器件 | |
| CN102683408A (zh) | 超结高压功率器件结构 | |
| EP3012870A1 (en) | Edge termination for high voltage semiconductor devices | |
| CN108475701A (zh) | 面积高效的浮置场环终端 | |
| US20220384662A1 (en) | Semiconductor mps diode with reduced current-crowding effect and manufacturing method thereof | |
| CN113555447A (zh) | 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法 | |
| US7268079B2 (en) | Method for fabricating a semiconductor having a field zone | |
| CN114551569A (zh) | 面向高压碳化硅功率器件的沟槽调制型结终端扩展结构 | |
| CN108695372B (zh) | 一种超结半导体器件 | |
| US20220246771A1 (en) | Vertical conduction electronic device comprising a jbs diode and manufacturing process thereof | |
| CN104332489A (zh) | 半导体器件的具有表面超级结结构的终端 | |
| CN111326585A (zh) | 半导体超结功率器件 | |
| CN104576730A (zh) | 超级结器件及其制造方法 | |
| WO2013181043A9 (en) | High-voltage monolithic schottky device structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |