JP5787655B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5787655B2
JP5787655B2 JP2011161585A JP2011161585A JP5787655B2 JP 5787655 B2 JP5787655 B2 JP 5787655B2 JP 2011161585 A JP2011161585 A JP 2011161585A JP 2011161585 A JP2011161585 A JP 2011161585A JP 5787655 B2 JP5787655 B2 JP 5787655B2
Authority
JP
Japan
Prior art keywords
silicon carbide
region
carbide semiconductor
semiconductor device
flr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011161585A
Other languages
English (en)
Other versions
JP2012129492A (ja
Inventor
陽一郎 樽井
陽一郎 樽井
直斗 鹿口
直斗 鹿口
卓誉 中村
卓誉 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011161585A priority Critical patent/JP5787655B2/ja
Priority to US13/252,565 priority patent/US8525189B2/en
Priority to KR1020110115592A priority patent/KR101347224B1/ko
Priority to DE102011086500.4A priority patent/DE102011086500B4/de
Priority to CN201110380426.0A priority patent/CN102479807B/zh
Publication of JP2012129492A publication Critical patent/JP2012129492A/ja
Priority to US13/950,044 priority patent/US8932944B2/en
Priority to KR1020130135434A priority patent/KR101413197B1/ko
Application granted granted Critical
Publication of JP5787655B2 publication Critical patent/JP5787655B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体装置に関し、特に、ＪＴＥ（Junction Termination Extension）またはＦＬＲ（Field Limiting Ring）を含む半導体素子の終端構造に関するものである。
高耐圧、低損失および高耐熱性を実現できる次世代のスイッチング素子として、炭化珪素（ＳｉＣ）を用いて形成した半導体素子（ＭＯＳＦＥＴ（Metal oxide semiconductor field effect transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）など）が有望視されており、インバータなどのパワー半導体装置への適用が期待されている。またＳｉＣの特質として、不純物の拡散係数が非常に小さく、熱処理を施してもイオン注入された不純物が殆ど拡散せずに、イオン注入直後の不純物濃度プロファイルがほぼ維持されるということ知られている。
半導体素子の外周部（終端部）に設けられる終端構造の一つにＪＴＥ（Junction Termination Extension）がある（例えば下記の非特許文献１）。ＪＴＥは、半導体素子の終端部における電界強度を緩和し、素子の耐圧を向上させることができる。従来のＳｉＣ半導体装置の製造方法では、ＪＴＥ領域を形成するためのイオン注入を、注入エネルギーを変えながら多段階に分けて行っていた（図２参照）。これは、不純物が拡散し難いＳｉＣ内に、Ｂｏｘ型の不純物濃度プロファイルのＪＴＥ領域を形成するためである。
またイオン注入によりＪＴＥ領域を形成した後、不純物を活性化させる活性化アニールを施す必要があるが、その活性化アニールの際、ＪＴＥ領域の表面にダメージ層が生じる。そのため、活性化アニールの後、そのダメージ層を犠牲酸化処理やドライエッチングによって除去する必要がある。従ってＪＴＥ領域は、表面のダメージ層が除去された後の状態で、設計通りの耐圧が得られるように形成する必要がある。
B. Jayant Baliga著"Power Semiconductor Devices"PWS Publishing Company, 1995, pp.111-113
上記のように、ＪＴＥ領域は、活性化アニールによって生じた表面のダメージ層が除去された後の状態で、所望の耐圧が得られるように形成する必要がある。逆に言えば、所望の耐圧が得られるように、ＪＴＥ領域の表面の除去量を決定しなければならない。従来のＳｉＣ半導体装置の製造方法では、このときのＪＴＥ領域表面のエッチング量のマージン（所望の耐圧が得られるエッチング量の範囲）が小さく、所望の耐圧を得るために高精度なエッチング量の制御が必要であった。
本発明は以上のような課題を解決するためになされたものであり、ＪＴＥ領域およびＦＬＲの少なくとも片方を含む終端領域を備える炭化珪素半導体装置の製造において、終端領域表面に生じたダメージ層を除去するエッチング量のマージンを大きくすることを目的とする。
本発明に係る炭化珪素半導体装置は、炭化珪素半導体層に形成された半導体素子と、半導体素子の終端部に形成され、ＪＴＥ領域およびＦＬＲの少なくとも片方を含む不純物注入領域である終端領域とを備え、終端領域の深さ方向の不純物濃度プロファイルにおいて、最も浅い位置の濃度ピークは表面から０．３５μｍより深い位置にあり、不純物濃度プロファイルにおいて、表面からの深さが０．２μｍの濃度は最も浅い位置の濃度ピークの１０分の１以下であることを特徴とする。
本発明に係る炭化珪素半導体装置の製造方法は、炭化珪素半導体層に半導体素子を形成する工程と、半導体素子の外周部における炭化珪素半導体層の表面部に、不純物のイオン注入によりＪＴＥ領域およびＦＬＲの少なくとも片方を含む終端領域を形成する工程と、を備え、不純物のイオン注入は、不純物濃度のピークが炭化珪素半導体層の表面から０．３５μｍより深い位置になる注入エネルギーで行われ、イオン注入において、終端領域の表面からの深さが０．２μｍの濃度は、最も浅い位置の濃度ピークの１０分の１以下であることを特徴とする。
本発明によれば、終端領域の表面近傍の不純物濃度が低く抑えられるため、終端領域表
面に生じたダメージ層を除去するエッチングによる耐圧の変化が抑えられる。

本発明の実施の形態１に係るＳｉＣ半導体装置の構成を示す断面図である。 従来のＳｉＣ半導体装置におけるＪＴＥ領域の不純物濃度プロファイルを示す図である。 本発明の実施の形態１に係るＳｉＣ半導体装置におけるＪＴＥ領域の不純物濃度プロファイルの一例を示す図である。 本発明の実施の形態１に係るＳｉＣ半導体装置におけるＪＴＥ領域の不純物濃度プロファイルの他の一例を示す図である。 本発明の実施の形態１に係るＳｉＣ半導体装置の製造工程図である。 本発明の実施の形態１に係るＳｉＣ半導体装置の製造工程図である。 本発明の実施の形態１に係るＳｉＣ半導体装置の製造工程図である。 本発明の実施の形態１に係るＳｉＣ半導体装置の製造工程図である。 本発明の実施の形態１に係るＳｉＣ半導体装置の製造工程図である。 本発明の実施の形態１に係るＳｉＣ半導体装置の製造工程図である。 ＪＴＥ領域表面のエッチング量とＳｉＣ半導体装置の耐圧値との関係を示す図である。 ＪＴＥ領域表面のダメージ層をドライエッチングによって除去した場合における、ＳｉＣ半導体装置の断面図である。 本発明の実施の形態２に係るＳｉＣ半導体装置の構成を示す断面図である。 本発明の実施の形態２に係るＳｉＣ半導体装置の製造方法を説明するための図である。 本発明の実施の形態２に係るＳｉＣ半導体装置の製造方法を説明するための図である。 本発明の実施の形態２に係るＳｉＣ半導体装置の構成を示す断面図である。 本発明の実施の形態２に係るＳｉＣ半導体装置の製造方法を説明するための図である。
＜実施の形態１＞
図１は、本発明の実施の形態１に係るＳｉＣ半導体装置であるＭＯＳＦＥＴの構成を示す断面図である。図１（ａ）はＭＯＳＦＥＴのセル部であり、図１（ａ）はＭＯＳＦＥＴの終端部を示している。つまりＭＯＳＦＥＴのチップには図１（ｂ）に示す構造のセルが複数個並列に配設され、最外周のセルの外側が図１（ｂ）の構造となっている。
図１（ａ）の如く、ＭＯＳＦＥＴセルは、ｎ+型ＳｉＣ基板１およびその上に成長させたｎ-型エピタキシャル層２から成るエピタキシャル基板を用いて形成されている。ｎ+型ＳｉＣ基板１およびｎ-型エピタキシャル層２は、それぞれＭＯＳＦＥＴのバッファ層およびドリフト層として機能する。
ＭＯＳＦＥＴセルにおいて、ｎ-型エピタキシャル層２の上部にはベース領域としてのｐ型ウエル３が形成され、その表面部分にｎ型ソース領域４が形成されている。ｎ-型エピタキシャル層２の上面には、一対のｎ型ソース領域４およびｐ型ウエル３に跨るように熱酸化膜のゲート絶縁膜６が形成され、その上に例えばポリシリコンのゲート電極７が配設される。
ゲート電極７上には層間絶縁膜８が形成される。ｎ型ソース領域４およびｐ型ウエル３の一部（ゲート電極７が形成されていない部分）の上の層間絶縁膜８は除去されており、その部分にｎ型ソース領域４およびｐ型ウエル３に接続するソース電極９が形成される。ｐ型ウエル３のソース電極９との接続部分には、他の部分よりも不純物濃度の高いｐ型コンタクト領域５が形成されている。またドレイン電極１０は、ｎ+型ＳｉＣ基板１の裏面に配設される。
一方、終端部では、図１（ｂ）のように、最外周のＭＯＳＦＥＴセルのｐ型ウエル３の外側に隣接するように、ｐ型ウエル３よりも不純物濃度の低いｐ型の不純物注入領域（終端領域）であるＪＴＥ領域１１が形成される。またＪＴＥ領域１１上を含むｎ-型エピタキシャル層２の上面にはフィールド酸化膜１２が形成されている。
本発明との比較例として、従来のＳｉＣ半導体装置におけるＪＴＥ領域の不純物濃度プロファイルを図２に示す。上記したように、従来のＪＴＥ領域の形成方法では、ＪＴＥ領域の不純物濃度プロファイルをＢｏｘ型（図２の破線）にするために、不純物のイオン注入を注入エネルギー（注入深さ）を変えながら多段階に分けて行っていた。図２では、不純物の濃度分布を各段階ごとに個別のグラフとして示している（不純物はＡｌ）。
一方、図３および図４に、本実施の形態に係るＳｉＣ半導体装置におけるＪＴＥ領域の不純物濃度プロファイルを示す。本実施の形態では、ＪＴＥ領域を、１段階のイオン注入（不純物の種類および注入エネルギーを固定したイオン注入）により形成する。図３は、不純物をＡｌ、注入エネルギーを３５０ｋｅＶとした１段階のイオン注入で形成したＪＴＥ領域の不純物濃度プロファイルであり、図４は、不純物をＡｌ、注入エネルギー５００ｋｅＶとした１段階のイオン注入で形成したＪＴＥ領域の不純物濃度プロファイルである。図３および図４からも分かるように、１段階のイオン注入では、不純物濃度ピークは１箇所のみとなる。
ここで、本実施の形態に係るＭＯＳＦＥＴの製造方法を説明する。図５〜図１０はその工程図であり、各図（ａ）はＭＯＳＦＥＴのセル部、各図（ｂ）はＭＯＳＦＥＴの終端部を示している。
まず、ｎ+型ＳｉＣ基板１上にｎ-型エピタキシャル層を成長させて形成したエピタキシャル基板を用意する。ｎ-型エピタキシャル層２の上部に選択的なイオン注入を行うことによって、ｐ型ウエル３、ｎ型ソース領域４、ｐ型コンタクト領域５をそれぞれ形成する（図５）。
そして、ｎ-型エピタキシャル層２上に、最外周のＭＯＳＦＥＴセルのｐ型ウエル３の外側を開口したレジスト２１を形成し、それをマスクにしたイオン注入によりＪＴＥ領域１１を形成する（図６）。上記のとおり、本実施の形態ではＪＴＥ領域１１の形成を１段階のイオン注入により行う。ここではＪＴＥ領域１１の形成を、ｐ型ウエル３、ｎ型ソース領域４およびｐ型コンタクト領域５の形成より後に行っているが、これらの形成順は任意でよい。
次に、注入した各不純物を活性化させるための熱処理（活性化アニール）を行う。そして、ＪＴＥ領域１１を含む領域が開口されたレジスト２２を形成し、それをマスクにした犠牲酸化処理（あらかじめ形成しておいた犠牲酸化膜のウェットエッチング）やドライエッチングによって、活性化アニールの際にＪＴＥ領域１１の表面に生じたダメージ層を除去する（図７）。このダメージ層除去は、ＪＴＥ領域１１部分のみならず、ＭＯＳＦＥＴの特性に影響を与えない限りで、それ以外の領域にも行ってよい。例えば図７では、ＪＴＥ領域１１から外側の領域全体をエッチングしている。特に、犠牲酸化処理は、エッチング量が非常に小さくＭＯＳＦＥＴの特性に殆ど影響しないので、ｎ-型エピタキシャル層２の全面に行ってもよい。
続いて、ｎ-型エピタキシャル層２の上面に、フィールド酸化膜１２およびゲート絶縁膜６を形成する（図８）。そしてフォトリソグラフィ技術を用いて、ゲート絶縁膜６上にゲート電極７を形成し、その上に層間絶縁膜８を形成する（図９）。
その後、ｎ型ソース領域４およびｐ型コンタクト領域５上の層間絶縁膜８に、コンタクトホールを形成する（図１０）。そして当該コンタクトホール内にソース電極９を形成し、さらにｎ+型ＳｉＣ基板１の下面にドレイン電極１０を形成すれば、図１に示したＭＯＳＦＥＴの構成が得られる。図示は省略するが、さらにソース電極９に接続するパッドや、ゲート電極７に接続するパッド、保護膜などを形成することによって、ＭＯＳＦＥＴの半導体装置が完成される。
図１１は、ＪＴＥ領域表面のエッチング量とＭＯＳＦＥＴの耐圧値との関係を示す表である。図１１の表は、Ａｌのイオン注入により形成したＪＴＥ領域１１を有するＭＯＳＦＥＴにおいて、ＪＴＥ領域１１表面のダメージ層除去する際にドライエッチングを行わない場合、ドライエッチング量を０．１μｍ〜０．３μｍとした場合の耐圧値の変化を示している。当該ＭＯＳＦＥＴの耐圧の設計値は１５００Ｖである。
なお、ＪＴＥ領域１１表面のドライエッチングを行わないケース（ドライエッチング量０μｍ）では、犠牲酸化処理のみを行っている。犠牲酸化処理のエッチング量は、ドライエッチングに比べて非常に小さい（１０〜２０ｎｍ程度）ため、犠牲酸化処理によるエッチング量は無視している。
図１１の表では、ＪＴＥ領域１１の形成を、図２に示した従来の多段階のイオン注入（Ｂｏｘ注入）で行った場合と、図３のように注入エネルギーを３５０ｋｅＶに固定した場合と、図４のように注入エネルギーを５００ｋｅＶに固定した場合とを、比較している。
ＪＴＥ領域１１をＢｏｘ注入で形成した場合、１５００Ｖ以上の耐圧を得るためには、ドライエッチング量を０．１μｍ〜０．２μｍの範囲にする必要があった。つまりエッチング量のマージンは０．１μｍであった。
一方、注入エネルギーを３５０ｋｅＶに固定したイオン注入でＪＴＥ領域１１を形成した場合、ドライエッチング量が０μｍ〜０．１μｍの場合に１５００Ｖ以上の耐圧が得られた。つまりエッチング量のマージンはＢｏｘ注入と同様に０．１μｍである。また注入エネルギーを５００ｋｅＶに固定したイオン注入でＪＴＥ領域１１を形成した場合、ドライエッチング量が０μｍ〜０．２μｍの場合に１５００Ｖ以上の耐圧が得られた。つまりエッチング量のマージンは０．２μｍに広がった。
この結果について考察する。従来のＢｏｘ注入で形成したＪＴＥ領域１１の不純物濃度プロファイルは、表面からほぼ一定な濃度であるため、表面をエッチングした後のＪＴＥ領域１１のシート不純物濃度（単位面積当たりの不純物量、単位はｃｍ-2）は、そのエッチング量に伴い大きく変化する。所望の耐圧値を得ることができるエッチング量の範囲（マージン）が小さかったのはこのためと考えられる。
これに対し、１段階のイオン注入で形成したＪＴＥ領域１１の不純物濃度プロファイルは、表面部分が低濃度になるため、表面をエッチングしてもＪＴＥ領域１１のシート不純物濃度の変化は小さい。注入エネルギーを３５０ｋｅＶまたは５００ｋｅＶに固定したとき、エッチング量が０μｍ〜０．１μｍの範囲でＭＯＳＦＥＴの耐圧値の変化が小さいのはこのためと考えられる。
また１段階のイオン注入で注入エネルギーを大きくすると、不純物の濃度ピークが深い位置になり表面部分がより低濃度になるため、エッチング量に対するＪＴＥ領域１１のシート不純物濃度の変化はさらに小さくなる。注入エネルギー３５０ｋｅＶで形成したＪＴＥ領域１１では、図３のように不純物濃度が深さが約０．２μｍの位置でピーク濃度の１０分の１を超えるが、注入エネルギー５００ｋｅＶの場合は、図４のように深さが約０．２〜０．３μｍの位置でもピーク濃度の１０分の１以下の不純物濃度になっている。注入エネルギーを３５０ｋｅＶとした場合よりも、５００ｋｅＶとした場合の方が、エッチング量のマージンが広がったのはこれが理由と考えられる。
さらに注目すべきは、Ｂｏｘ注入の場合はドライエッチングを行わなければ所望の耐圧を得ることができなかったが、１段階のイオン注入の場合はドライエッチングを行わない（犠牲酸化処理のみ）場合でも、所望の耐圧が得られていることである。これは、１段階のイオン注入の場合はＪＴＥ領域１１の表面部分に導入される不純物が少ないので、表面部分のダメージ（イオン注入による形成される結晶欠陥）が少なく、少ないエッチング量でも充分にダメージ層が除去されるからと考えられる。
このように、ＪＴＥ領域１１の深さ方向の不純物濃度プロファイルにおいて、表面部分の濃度を小さくすることにより、ＪＴＥ領域１１表面にドライエッチングを行わない（犠牲酸化処理のみ行う）場合でも、所望の耐圧を得ることができる。この効果は特に、表面部分の不純物濃度をピーク濃度の１０分の１以下としたときに得られた。
またＪＴＥ領域１１を形成するイオン注入の注入エネルギーを大きくして、不純物濃度のピークの位置を深くすれば、ＪＴＥ領域１１のエッチング量に伴うシート不純物濃度の変化が小さくなり、エッチング量のマージンを従来のＢｏｘ注入の場合よりも広くすることができる。この効果は特に、不純物濃度のピークの位置を０．３５μｍよりも深くしたときに得られた。
なお、ＳｉＣに不純物としてＡｌをイオン注入することでＪＴＥ領域を形成する場合、その不純物濃度のピークの位置の深さを０．３５μｍより深くするには、注入エネルギーを３５０ｋｅＶ以上にすればよい。またその場合は、図３に示されるように表面の不純物濃度がピーク濃度の１０分の１以下となるため、ドライエッチングが不要になるという効果も得られる。
なお、ＪＴＥ領域１１の不純物濃度のピーク位置を深くするほど上記の効果を顕著にできるが、その反面、高い注入エネルギーのイオン注入ではビーム電流が小さくなり生産性の低下を伴う。またＭＯＳＦＥＴ等では、オーミックコンタクトをとるために浅いｐ型領域を形成する必要があり、従来のＭＯＳＦＥＴの形成に用いられていたイオン注入装置では、不純物濃度ピークの位置の深さは０．６０μｍ（Ａｌの注入エネルギーで５００ｋｅＶ）程度が限界である。もちろん、不純物濃度のピークの位置が深いＪＴＥ領域１１を形成するために別のイオン注入装置を導入してもよいが、設備投資額が多大になるのみならず、装置の稼働率が下がるため好ましくない。よってコストおよび生産性の観点も考慮すると、ＪＴＥ領域１１の不純物濃度ピークの位置の深さは０．３５μｍ〜０．６０μｍの範囲であることが好ましい。
本実施の形態では、ＪＴＥ領域１１を１段階のイオン注入で形成したが、ＪＴＥ領域１１の深さ方向の不純物濃度プロファイルにおいて、最も浅い位置にあるピークの深さが０．３５μｍよりも深く、またＪＴＥ領域１１の表面部分における濃度が最も浅い位置にあるピークの１０分の１以下となれば、多段階のイオン注入によりＪＴＥ領域１１を形成してもよい（不純物濃度のピークが複数個所あってもよい）。この場合も、上記と同様の効果が得られる。
ｐ型のＪＴＥ領域１１を形成するための不純物は、上の例のようにＡｌを使用することが好ましい。ｐ型の不純物としてはＢもあるが、ＢはＡｌに比べて拡散しやすく、活性化アニールの際にＪＴＥ領域１１の表面部分へ拡散するので、表面部分の濃度を適切に小さく（濃度ピークの１０分の１以下）制御することが困難である。
上記したように本発明では、ＪＴＥ領域１１表面のエッチング量のマージンが大きくなるという効果があり、これは比較的エッチング量が大きくなるドライエッチングを行う場合に特に有効である。しかしＪＴＥ領域１１を選択的にドライエッチングすると、ＪＴＥ領域１１の近傍に段差が生じる。例えば図７のようにレジスト２２を形成し、それをマスクにするドライエッチングを行うと、図１２のようにＪＴＥ領域１１の近傍の表面に段差が生じる（図１２（ａ）はＭＯＳＦＥＴのセル部、図１２（ｂ）はその終端部を示している）。ＪＴＥ領域１１の近傍に段差があると、半導体装置（ＭＯＳＦＥＴ）に電圧が印加されたときに段差部付近で電界集中が生じ、耐圧が低下する場合がある。またスイッチング動作時にも段差部で過渡的に高電界が生じる可能性もある。
従って本発明においては、ＪＴＥ領域１１表面のダメージ層の除去には、選択的なドライエッチングを実施せずに、犠牲酸化処理のみを行うことが好ましい。これによりＪＴＥ領域１１近傍に段差が生じることを防止できる。つまりＪＴＥ領域１１近傍の表面が平坦になる。それにより電界集中の発生を抑制でき、より確実に所望の耐圧を得ることができる。
＜実施の形態２＞
ＪＴＥ以外の終端構造としては、ＦＬＲ（Field Limiting Ring）構造が知られている。ＦＬＲは、ＪＴＥ領域と同様のイオン注入工程により形成可能な不純物注入領域であり、本発明を適用することができる。実施の形態２では、本発明をＦＬＲに適用した構成を示す。
図１３は、本発明の実施の形態２に係るＳｉＣ半導体装置であるＭＯＳＦＥＴの終端部の構成を示す断面図である。ＭＯＳＦＥＴのセル部は、実施の形態１（図１（ａ））と同様であるので、図示は省略する。
図１３のように、本実施の形態に係るＭＯＳＦＥＴの終端部では、最外周のＭＯＳＦＥＴセルのｐ型ウエル３の外側に、ｐ型の不純物注入領域（終端領域）であるＦＬＲ１３を複数個設けている。ＦＬＲ１３のそれぞれにおける深さ方向の不純物濃度プロファイルは、実施の形態１のＪＴＥ領域１１のそれと同様である。すなわち、ＦＬＲ１３の深さ方向の不純物濃度プロファイルにおいては、最も浅い位置にあるピークの深さが０．３５μｍよりも深く、また表面部分における濃度が最も浅い位置にあるピークの１０分の１以下となっている。
ＦＬＲ１３は、実施の形態１のＪＴＥ領域１１と同様の手法により形成可能である。具体的には、実施の形態１で図６を用いて説明したイオン注入工程において、マスクとして使用するレジスト２１の形状を、図１４のようにＦＬＲ１３の形成領域上が開口したパターンにすればよい。その他の工程は実施の形態１と同じでよい。
本実施の形態のＦＬＲ１３によれば、実施の形態１のＪＴＥ領域１１と同様の効果が得られる。つまりＦＬＲ１３の活性化アニールで生じたダメージ層を除去する際の、ＦＬＲ１３表面のエッチング量のマージンが大きくなる。なお、本実施の形態においても、ＦＬＲ１３表面のダメージ層の除去には、ＦＬＲ１３近傍に段差が生じないように、犠牲酸化処理のみを行うことが好ましい。
ここで、ＪＴＥ領域１１はｐ型ウエル３よりも不純物濃度を低くする必要があるが、ＦＬＲ１３はｐ型ウエル３と同じ不純物濃度でもその機能を果たす。ＦＬＲ１３をｐ型ウエル３と同じ不純物濃度にする場合、ｐ型ウエル３とＦＬＲ１３の両者を同じ工程で形成できる。つまり、ｐ型ウエル３を形成するイオン注入工程において、マスクとして使用するレジスト２３の形状を、図１５のようにｐ型ウエル３およびＦＬＲ１３の両方の形成領域上が開口したパターンにすればよい。それにより、終端領域の形成工程（実施の形態１の図６の工程）を独立して行う必要がなくなるため、実施の形態１よりも製造工程数を少なくでき、コスト削減に寄与できる。この場合、ｐ型ウエル３およびＦＬＲ１３における深さ方向の不純物濃度プロファイルは互いに同じになる。つまり、ＦＬＲ１３およびｐ型ウエル３の両方で、その深さ方向の不純物濃度プロファイルにおいて、最も浅い位置にあるピークの深さが０．３５μｍよりも深く、また表面部分における濃度が最も浅い位置にあるピークの１０分の１以下となる。
また、ＪＴＥ領域１１とＦＬＲ１３を併用してもよい。その場合、図１６のように、ｐ型ウエル３の外端部にＪＴＥ領域１１を配設し、さらにＪＴＥ領域１１の外側にＦＬＲ１３を配設する。ＪＴＥ領域１１とＦＬＲ１３を併用する場合、それらの不純物濃度は互いに同じでよい。そうすれば、ＪＴＥ領域１１とＦＬＲ１３を同じ工程で形成できる。つまり、ＪＴＥ領域１１を形成するイオン注入工程（図６）において、マスクとして使用するレジスト２１の形状を、図１７のようにＪＴＥ領域１１およびＦＬＲ１３の両方の形成領域上が開口したパターンにすればよい。この場合、ＪＴＥ領域１１およびＦＬＲ１３における深さ方向の不純物濃度プロファイルは互いに同じになる。
以上の説明では、半導体素子としてＭＯＳＦＥＴを例示したが、本発明は終端構造としてＪＴＥ領域およびＦＬＲの少なくとも片方を備えるＳｉＣ半導体素子に広く適用可能である。
１ ｎ+型ＳｉＣ基板、２ ｎ-型エピタキシャル層、３ ｐ型ウエル、４ ｎ型ソース領域、５ ｐ型コンタクト領域、６ ゲート絶縁膜、７ ゲート電極、８ 層間絶縁膜、９ ソース電極、１０ ドレイン電極、１１ ＪＴＥ領域、１２ フィールド酸化膜、１３ ＦＬＲ、２１，２２，２３ レジスト。

Claims (17)

  1. 炭化珪素半導体層に形成された半導体素子と、
    前記半導体素子の終端部に形成され、ＪＴＥ（Junction Termination Extension）領域およびＦＬＲ（Field Limiting Ring）の少なくとも片方を含む不純物注入領域である終端領域とを備え、
    前記終端領域の深さ方向の不純物濃度プロファイルにおいて、最も浅い位置の濃度ピークは表面から０．３５μｍより深い位置にあり、
    前記不純物濃度プロファイルにおいて、表面からの深さが０．２μｍの濃度は前記最も浅い位置の濃度ピークの１０分の１以下であること
    を特徴とする炭化珪素半導体装置。
  2. 炭化珪素半導体層に形成された半導体素子と、
    前記半導体素子の終端部に形成され、ＪＴＥ（Junction Termination Extension）領域およびＦＬＲ（Field Limiting Ring）の少なくとも片方を含む不純物注入領域である終端領域と、
    前記半導体素子の領域上に形成されるゲート絶縁膜と、
    前記終端領域上に形成され、前記ゲート絶縁膜より厚いフィールド絶縁膜と、
    を備え、
    前記終端領域の深さ方向の不純物濃度プロファイルにおいて、最も浅い位置の濃度ピークは表面から０．３５μｍより深い位置にあり、
    前記不純物濃度プロファイルにおいて、表面からの深さが０．２μｍの濃度は前記最も浅い位置の濃度ピークの１０分の１以下であること
    を特徴とする炭化珪素半導体装置。
  3. 前記不純物濃度プロファイルにおいて、濃度ピークは１箇所のみである
    請求項１または請求項２記載の炭化珪素半導体装置。
  4. 前記終端領域は前記ＦＬＲを含み、
    前記半導体素子は、深さ方向の不純物濃度プロファイルが前記ＦＬＲと同じであるウエ
    ルを有している
    請求項１から請求項３のいずれか一項記載の炭化珪素半導体装置。
  5. 前記終端領域は前記ＪＴＥ領域および前記ＦＬＲの両方を含み、
    前記ＪＴＥ領域と前記ＦＬＲは、深さ方向の不純物濃度プロファイルが互いに同じであ
    る
    請求項１から請求項３のいずれか一項記載の炭化珪素半導体装置。
  6. 前記終端領域を構成する不純物はＡｌである
    請求項１から請求項５のいずれか一項記載の炭化珪素半導体装置。
  7. 前記炭化珪素半導体層の表面において、前記終端領域の近傍は平坦である
    請求項１から請求項６のいずれか一項記載の炭化珪素半導体装置。
  8. 前記半導体素子はＭＯＳＦＥＴ（Metal oxide semiconductor field effect transistor）である
    請求項１から請求項７のいずれか一項記載の炭化珪素半導体装置。
  9. 炭化珪素半導体層に半導体素子を形成する工程と、
    前記半導体素子の外周部における前記炭化珪素半導体層の表面部に、不純物のイオン注入
    によりＪＴＥ（Junction Termination Extension）領域およびＦＬＲ（Field Limiting Ring）の少なくとも片方を含む終端領域を形成する工程と、
    を備え、
    前記不純物のイオン注入は、不純物濃度のピークが前記炭化珪素半導体層の表面から０
    ．３５μｍより深い位置になる注入エネルギーで行われ、
    前記イオン注入において、前記終端領域の表面からの深さが０．２μｍの濃度は、前記最も浅い位置の濃度ピークの１０分の１以下であること
    を特徴とする炭化珪素半導体装置の製造方法。
  10. 炭化珪素半導体層に半導体素子を形成する工程と、
    前記半導体素子の外周部における前記炭化珪素半導体層の表面部に、不純物のイオン注入によりＪＴＥ（Junction Termination Extension）領域およびＦＬＲ（Field Limiting Ring）の少なくとも片方を含む終端領域を形成する工程と、
    前記半導体素子の領域に形成されるゲート絶縁膜よりも厚膜のフィールド絶縁膜を、前記終端領域上に形成する工程と、
    を備え、
    前記不純物のイオン注入は、不純物濃度のピークが前記炭化珪素半導体層の表面から０．３５μｍより深い位置になる注入エネルギーで行われ、
    前記イオン注入において、前記終端領域の表面からの深さが０．２μｍの濃度は、前記最も浅い位置の濃度ピークの１０分の１以下であること
    を特徴とする炭化珪素半導体装置の製造方法。
  11. 前記イオン注入は、前記不純物の種類および注入エネルギーを固定して行われる
    請求項９または請求項１０記載の炭化珪素半導体装置の製造方法。
  12. 前記終端領域は前記ＦＬＲを含み、
    前記半導体素子を形成する工程は、不純物のイオン注入によりウエルを形成する工程を
    含み、
    前記ウエルを形成する形成工程と前記ＦＬＲを形成する工程は、同時に行われる
    請求項９から請求項１１のいずれか一項記載の炭化珪素半導体装置の製造方法。
  13. 前記終端領域は前記ＪＴＥ領域および前記ＦＬＲの両方を含み、
    前記終端領域を形成する工程において、前記ＪＴＥと前記ＦＬＲは同時に形成される
    請求項９から請求項１１のいずれか一項記載の炭化珪素半導体装置の製造方法。
  14. 前記不純物はＡｌである
    請求項９から請求項１３のいずれか一項記載の炭化珪素半導体装置の製造方法。
  15. 前記イオン注入の注入エネルギーは３５０ｋｅＶ以上である
    請求項１４記載の炭化珪素半導体装置の製造方法。
  16. 前記終端領域の活性化アニールを行う工程と、
    前記活性化アニールの後、犠牲酸化処理により前記終端領域の表面を除去する工程とを
    さらに備える
    請求項９から請求項１５のいずれか一項記載の炭化珪素半導体装置の製造方法。
  17. 前記終端領域の表面に対して選択的なドライエッチングは行われない
    請求項９から請求項１６のいずれか一項記載の炭化珪素半導体装置の製造方法。
JP2011161585A 2010-11-26 2011-07-25 炭化珪素半導体装置およびその製造方法 Active JP5787655B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011161585A JP5787655B2 (ja) 2010-11-26 2011-07-25 炭化珪素半導体装置およびその製造方法
US13/252,565 US8525189B2 (en) 2010-11-26 2011-10-04 Silicon carbide semiconductor device
KR1020110115592A KR101347224B1 (ko) 2010-11-26 2011-11-08 탄화 규소 반도체장치 및 그 제조방법
DE102011086500.4A DE102011086500B4 (de) 2010-11-26 2011-11-16 Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
CN201110380426.0A CN102479807B (zh) 2010-11-26 2011-11-25 碳化硅半导体装置及其制造方法
US13/950,044 US8932944B2 (en) 2010-11-26 2013-07-24 Silicon carbide semiconductor device manufacturing method
KR1020130135434A KR101413197B1 (ko) 2010-11-26 2013-11-08 탄화 규소 반도체장치 및 그 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010263199 2010-11-26
JP2010263199 2010-11-26
JP2011161585A JP5787655B2 (ja) 2010-11-26 2011-07-25 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012129492A JP2012129492A (ja) 2012-07-05
JP5787655B2 true JP5787655B2 (ja) 2015-09-30

Family

ID=46049948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011161585A Active JP5787655B2 (ja) 2010-11-26 2011-07-25 炭化珪素半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US8525189B2 (ja)
JP (1) JP5787655B2 (ja)
KR (2) KR101347224B1 (ja)
CN (1) CN102479807B (ja)
DE (1) DE102011086500B4 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794639B (zh) * 2012-10-29 2018-01-16 无锡华润上华科技有限公司 半导体器件
US10347489B2 (en) * 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
JP2015046502A (ja) 2013-08-28 2015-03-12 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6206339B2 (ja) * 2014-06-23 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP7030515B2 (ja) * 2014-12-23 2022-03-07 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 逆導通半導体装置
JP6363541B2 (ja) * 2015-03-16 2018-07-25 株式会社東芝 半導体装置及びその製造方法
DE102015117286B4 (de) 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
CN105932046B (zh) * 2016-06-01 2019-03-01 清华大学 面向碳化硅高压大功率器件的边缘结终端结构
KR102550521B1 (ko) * 2016-10-21 2023-06-30 한국전기연구원 실리콘 카바이드 반도체 소자의 제조방법
JP2018082025A (ja) * 2016-11-16 2018-05-24 株式会社 日立パワーデバイス 半導体装置、電力変換装置及び半導体装置の製造方法
CN107123669B (zh) * 2017-06-28 2020-03-17 电子科技大学 一种碳化硅功率器件终端结构
CN107275391B (zh) * 2017-07-07 2024-01-02 泰科天润半导体科技（北京）有限公司 用于碳化硅半导体功率器件的复合终端结构及制备方法
CN108493232A (zh) * 2018-03-22 2018-09-04 北京世纪金光半导体有限公司 一种空间剂量调制jte与场线环构成的混合节终端保护结构及其制备方法
CN111755497B (zh) * 2018-06-14 2022-08-19 北京世纪金光半导体有限公司 一种jte和掩埋flr复合终端结构功率器件及其制备方法
CN110164955A (zh) * 2019-05-28 2019-08-23 深圳市桦沣实业有限公司 一种横向变掺杂终端结构
JP2020205295A (ja) * 2019-06-14 2020-12-24 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置
CN110534559B (zh) * 2019-09-03 2021-07-20 深圳第三代半导体研究院 一种碳化硅半导体器件终端及其制造方法
CN110854180B (zh) * 2019-11-27 2024-04-16 吉林华微电子股份有限公司 终端结构的制造方法、终端结构及半导体器件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849620A (en) 1995-10-18 1998-12-15 Abb Research Ltd. Method for producing a semiconductor device comprising an implantation step
JP2001332508A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP4177229B2 (ja) * 2003-10-29 2008-11-05 本田技研工業株式会社 半導体装置とその製造方法
JP4231387B2 (ja) * 2003-11-05 2009-02-25 本田技研工業株式会社 半導体装置とその製造方法
JP2005303010A (ja) * 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
DE112006002377B4 (de) 2005-09-08 2014-04-24 Mitsubishi Denki K.K. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US7541660B2 (en) * 2006-04-20 2009-06-02 Infineon Technologies Austria Ag Power semiconductor device
JP5092385B2 (ja) 2006-12-15 2012-12-05 三菱電機株式会社 炭化珪素半導体装置の製造方法
CN101345254A (zh) * 2007-07-12 2009-01-14 富士电机电子技术株式会社 半导体器件
WO2009099182A1 (ja) * 2008-02-06 2009-08-13 Rohm Co., Ltd. 半導体装置
EP2244297B1 (en) * 2008-02-12 2015-07-01 Mitsubishi Electric Corporation Silicon carbide semiconductor device
CN201163629Y (zh) * 2008-03-18 2008-12-10 苏州硅能半导体科技股份有限公司 带有多晶硅场板的功率mos场效应管
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8513735B2 (en) * 2008-12-25 2013-08-20 Mitsubishi Electric Corporation Power semiconductor device
US7829402B2 (en) * 2009-02-10 2010-11-09 General Electric Company MOSFET devices and methods of making
JP5528424B2 (ja) * 2009-02-24 2014-06-25 三菱電機株式会社 炭化珪素半導体装置
US9105715B2 (en) * 2009-04-30 2015-08-11 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
US8637386B2 (en) * 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
WO2010134344A1 (ja) * 2009-05-20 2010-11-25 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same

Also Published As

Publication number Publication date
US20130309851A1 (en) 2013-11-21
KR20130129342A (ko) 2013-11-28
CN102479807B (zh) 2014-12-10
US8525189B2 (en) 2013-09-03
KR20120057514A (ko) 2012-06-05
JP2012129492A (ja) 2012-07-05
CN102479807A (zh) 2012-05-30
US8932944B2 (en) 2015-01-13
DE102011086500A1 (de) 2012-05-31
US20120132924A1 (en) 2012-05-31
DE102011086500B4 (de) 2023-09-28
KR101413197B1 (ko) 2014-06-27
KR101347224B1 (ko) 2014-01-03

Similar Documents

Publication Publication Date Title
JP5787655B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5639926B2 (ja) 炭化珪素半導体装置及びその製造方法
JP5135879B2 (ja) 炭化珪素半導体装置の製造方法
US10361266B2 (en) Semiconductor device
JP5102411B2 (ja) 半導体装置およびその製造方法
JP6864288B2 (ja) 半導体装置および半導体装置の製造方法
JP5439215B2 (ja) 半導体装置および半導体装置の製造方法
JP4751308B2 (ja) 横型接合型電界効果トランジスタ
JP7182850B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6073719B2 (ja) 半導体装置の製造方法および半導体装置
WO2013077068A1 (ja) 半導体装置の製造方法
JP2012004197A (ja) 半導体装置及びその製造方法
JP6138619B2 (ja) 半導体装置の製造方法および半導体装置
WO2014102994A1 (ja) 炭化珪素半導体装置及びその製造方法
JP2008226997A (ja) 半導体装置およびその製造方法
JP2010182762A (ja) 半導体素子及びこの製造方法
JP5179703B2 (ja) 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
JP6289738B2 (ja) 半導体装置の製造方法
KR101910975B1 (ko) 트렌치 게이트를 포함한 파워 모스 트랜지스터 및 그 제조방법
JP5374923B2 (ja) 半導体装置の製造方法
JP2006294772A (ja) 半導体装置の製造方法
JP5524403B2 (ja) 半導体装置
JP5077185B2 (ja) 横型接合型電界効果トランジスタおよびその製造方法
JP2015018887A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150728

R150 Certificate of patent or registration of utility model

Ref document number: 5787655

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250