JP5092385B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5092385B2 JP5092385B2 JP2006338416A JP2006338416A JP5092385B2 JP 5092385 B2 JP5092385 B2 JP 5092385B2 JP 2006338416 A JP2006338416 A JP 2006338416A JP 2006338416 A JP2006338416 A JP 2006338416A JP 5092385 B2 JP5092385 B2 JP 5092385B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- semiconductor device
- insulating film
- manufacturing
- carbide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 173
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 172
- 239000004065 semiconductor Substances 0.000 title claims description 140
- 238000004519 manufacturing process Methods 0.000 title claims description 92
- 238000000034 method Methods 0.000 title claims description 69
- 230000015556 catabolic process Effects 0.000 claims description 75
- 239000002344 surface layer Substances 0.000 claims description 73
- 230000005684 electric field Effects 0.000 claims description 37
- 239000012535 impurity Substances 0.000 claims description 27
- 239000010410 layer Substances 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 13
- 238000002109 crystal growth method Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
この発明は、炭化珪素半導体装置の製造方法に関する。
炭化珪素（ＳｉＣ）は、従来の珪素（Ｓｉ）に比べ高い耐電圧特性を有する炭化珪素半導体装置が製作可能である。この炭化珪素半導体装置の基本構造を示すものとして、例えば図２７に示すようなｐｎダイオードが広く知られている。図２７において、１はｎ＋型の半導体基板であり、通常、炭化珪素基板からなる。２は半導体基板１の主面上に形成されたｎ−型の炭化珪素層である。３は炭化珪素層２の表面内に選択的に形成されたｐ型のウェル領域である。４は炭化珪素層２の表面内に、ｐｎ接合部の一部に生じる強い電界の緩和のため、ウェル領域３の周囲を囲むように形成された電界緩和領域である。この電界緩和領域４は、ウェル領域３の不純物濃度より相対的に薄い不純物濃度を有するｐ−型であり、通常ＪＴＥ（Junction Termination Extension）と呼ばれる。電界緩和領域４には、他にＦＬＲ（Field Limiting Ring）と呼ばれるものもある。このＦＬＲは、ウェル領域３の周囲を囲むようにして、炭化珪素層２の露出した領域とｐ型の不純物からなる電界緩和領域４を順次複数配置して、全体として、ウェル領域４の不純物濃度より相対的に薄い不純物濃度の領域を実現するものである。５はウェル領域３上に形成されたアルミニウム等の導電性の金属からなるアノード電極である。６はアノード電極５の形成部分を除くウェル領域３、電界緩和領域４および炭化珪素層２を覆うように形成された酸化膜であり、通常、熱酸化膜が用いられる。７は酸化膜６上に形成された絶縁膜であり、通常、ＴＥＯＳ（Tetraethoxysilane）酸化膜が用いられる。８はアノード電極５および絶縁膜７を覆うように形成された保護膜であり、通常、ＢＰＳＧ（Boro-Phospho Silicated Glass）膜が用いられる。９は保護膜８上に形成された封止樹脂であり、通常、熱可塑性樹脂（例えば、ＰＰＳ（Polyphenylene Sulfide））が用いられる。また半導体基板１の裏面にはアルミニウム等の導電性の金属からなるカソード電極１０が形成されている。
図２７に示すｐｎダイオードに代表される炭化珪素半導体装置の耐電圧性能を測るものとして絶縁破壊電圧がある。そしてこの絶縁破壊電圧に影響を与える要因の一つとして、絶縁膜７中に存在する固定電荷がある。この固定電荷は、ｐｎ接合部における空乏層の形成に影響を与え、絶縁破壊電圧を変動させる。
絶縁膜７中に存在する固定電荷を除去し、絶縁破壊電圧の低減を防止する方法としては、例えば、特許文献１における、半導体基板と半導体基板上に形成された絶縁膜（酸化膜）の界面に、電子線照射などにより補正用の電荷を導入して固定電荷などの影響をキャンセルするもの、また特許文献２における、絶縁膜（酸化膜）上にシリコン窒化膜（ＳｉＮ）を形成し、シリコン窒化膜中の電荷量が熱処理温度によって変化することを利用して、絶縁膜中の固定電荷の影響を補償するもの、などが参考となる。
しかしながら、前述した方法を用いた場合、電子線照射やシリコン窒化膜形成などの新たな製造方法を採用しなければならず、そのため製造方法が複雑になる問題がある。また製造方法が複雑になることは、炭化珪素半導体装置に対する耐電圧特性を変動させる要因となる。
この発明は、上記のような課題を解消するためになされたもので、絶縁膜中に存在する耐電圧性能に影響する量の固定電荷の除去を、簡易な方法により可能とする炭化珪素半導体装置の製造方法を提供することを目的とする。この結果、高耐電圧な炭化珪素半導体装置を安定して得ることが可能となる。
この発明に係る炭化珪素半導体装置の製造方法は、第１導電型の炭化珪素ウエハの表面内に第２導電型の電界緩和領域を形成する工程と、この電界緩和領域上に固定電荷が表層部に存在する絶縁膜を形成する工程と、この絶縁膜の表層部を除去する工程とを含むことを特徴とするものである。
この発明によれば、絶縁破壊電圧を低下させる量の固定電荷が存在する絶縁膜７の表層部を除去する工程を含むようにしたので、絶縁膜の表層部の削除という簡易な方法でもって絶縁破壊電圧を低下させる量の固定電荷の除去が可能になり、高耐電圧な炭化珪素半導体装置を安定して得ることが可能となる。
実施の形態１
この発明の実施の形態１の炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置の素子構造を図１に示す。ここでは炭化珪素半導体装置の一例として、ｐｎダイオードの断面構造を示す。また、この発明の実施の形態１の炭化珪素半導体装置の製造方法、具体的にはｐｎダイオードの製造方法を図２〜図６に示す。なお図１〜図６において、従来のｐｎダイオードの素子構造を示した図２７のものと同一又は相当するものについては同一の符号を付してある。
この発明の実施の形態１の炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置の素子構造を図１に示す。ここでは炭化珪素半導体装置の一例として、ｐｎダイオードの断面構造を示す。また、この発明の実施の形態１の炭化珪素半導体装置の製造方法、具体的にはｐｎダイオードの製造方法を図２〜図６に示す。なお図１〜図６において、従来のｐｎダイオードの素子構造を示した図２７のものと同一又は相当するものについては同一の符号を付してある。
図１において、１はｎ＋型（第１導電型）の半導体基板、２はｎ−型（第１導電型）の炭化珪素層、３はｐ型（第２導電型）のウェル領域、４はｐ−型（第２導電型）の電界緩和領域、５はアノード電極（第１の主電極）、６は酸化膜、７´は絶縁膜７の表層部が除去された残余の絶縁膜、１０はカソード電極（第２の主電極）をそれぞれ示す。従来技術との相違部分は、絶縁膜７の表層部を除去した残余の絶縁膜を絶縁膜７’としている点にある。なお従来技術の図２７で示した保護膜８および封止樹脂９は省略している。
この発明の実施の形態１の炭化珪素半導体装置の製造方法、具体的にはｐｎダイオードの製造方法を図２〜図６に基づいて説明する。
まずエピタキシャル結晶成長法により、ｎ＋型の半導体基板１上に炭化珪素からなるｎ−型の炭化珪素層２を形成する（図２）。半導体基板１としては、例えば、ｎ＋型の炭化珪素基板が好適である。通常、この半導体基板１と炭化珪素層２でもって炭化珪素ウエハを構成する。
次に炭化珪素層２の表面内に、レジストをマスクとして不純物をイオン注入して、ｐ型のウェル領域３を形成する。さらにレジストをマスクとして不純物をイオン注入して、ウェル領域３の周囲に、ウェル領域３に接するように、ｐ−型の電界緩和領域４を形成する（図３）。図３に示す電界緩和領域４は、一般的にはＪＴＥ領域と呼ばれる。炭化珪素層２の表面内でｐ型となる不純物としては、例えばボロン（Ｂ）あるいはアルミニウム（Ａｌ）が挙げられる。
次にウエハを高温で熱処理（例えば、アルゴン（Ａｒ）雰囲気で１５００℃，３０分）を行うと、注入イオンが電気的に活性化され、かつイオン注入より形成された結晶欠陥が回復する。
次に熱酸化法によってウエハの全面に、二酸化珪素（ＳｉＯ２）からなる酸化膜６を形成する（図４）。この工程で形成される酸化膜は熱酸化膜である。
次にＴＥＯＳ（Tetraethoxysilane）ガスを用いた化学気相成長法（ＣＶＤ：Chemical Vapor Deposition）によって、酸化膜６の全面に、二酸化珪素（ＳｉＯ２）からなる絶縁膜７を形成する（図４）。この工程で形成される絶縁膜はＴＥＯＳ酸化膜である。なおＴＥＯＳ酸化膜の代わりにＢＰＳＧ（Boro-Phospho Silicated Glass）からなるＢＰＳＧ膜を用いることも可能である。
次にレジストをマスクとして、ウェットあるいはプラズマを用いたエッチング法によって、電界緩和領域１０４が露出しない範囲で、ウェル領域３上に形成された酸化膜６および絶縁膜７を除去する。
次に酸化膜６および絶縁膜７が除去され露出したウェル領域３上に、レジストをマスクとして、スパッタリングなどの物理気相成長法（ＰＶＤ：Physical Vapor Deposition）によって、アノード電極（第１の主電極）５を形成する。続いて同方法によって、半導体基板１の裏面側にカソード電極（第２の主電極）１０を形成する（図５）。アノード電極及びカソード電極となる材料としては、例えばアルミニウム（Ａｌ）またはニッケル（Ｎｉ）が挙げられる。
最後に、レジストをマスクとして、ウェットあるいはプラズマを用いたエッチング法を用いて絶縁膜７の表層部を除去する（図６）。これにより図１に示すような炭化珪素半導体装置の素子構造の主要部が完成する。なお図６では、絶縁膜７の表層部を除去した残余の絶縁膜を絶縁膜７´としてある。除去する表層部の厚さは、耐電圧性能、具体的には絶縁破壊電圧を低下させる量の固定電荷が存在する表層部の厚さである。絶縁膜７の表層部には、後に具体的に示すように、絶縁破壊電圧を低下させる量の固定電荷が存在しており、この絶縁破壊電圧に影響を与える量の固定電荷が存在する表層部を削除することにより、安定しかつ高耐圧な炭化珪素半導体装置が得られるのである。
この発明の実施の形態１に係る炭化珪素半導体装置の製造方法においては、図６に示すように、絶縁破壊電圧を低下させる量の固定電荷が存在する絶縁膜７の表層部を除去する工程を含むものである。この絶縁膜７の表層部を除去する工程は、例えば、アノード電極５を形成する際に用いたウェットエッチング法またはプラズマエッチング法の利用が可能なため同一装置を用いることも可能であり、加えて絶縁膜７の表層部の除去のみでよいため、製造工程が簡易となる。また炭化珪素半導体装置の耐電圧特性の変動要因も少なくなる。以上のことより、高耐圧な炭化珪素半導体装置を安定して得ることができる。
次に、この発明の実施の形態１にかかる炭化珪素半導体装置の製造方法において、絶縁膜７の表層部に絶縁破壊電圧を低下させる程度の固定電荷が存在し、この絶縁破壊電圧を低下させる程度の固定電荷が存在する表層部を除去することで、この固定電荷の存在に起因する炭化珪素半導体装置の絶縁破壊電圧の低下が防止可能でことを、実験およびシミュレーションによる実施例に基づいて説明する。
実施例
この実施例では、炭化珪素半導体装置として図７〜図９に示す３種類の素子構造のｐｎダイオードを製作し、それぞれにおいて絶縁破壊電圧を測定した。図７は図５に示すｐｎダイオード（以下、サンプルＡと記す。）であり、図２７に示した従来技術に係る素子構造を備える。図８は図６に示すｐｎダイオード（以下、サンプルＢと記す。）であり、この発明に係る実施の形態１で示した図１の素子構造を備える。図９は絶縁膜７および酸化膜６を全て除去したｐｎダイオード（以下、サンプルＣと記す。）である。
この実施例では、炭化珪素半導体装置として図７〜図９に示す３種類の素子構造のｐｎダイオードを製作し、それぞれにおいて絶縁破壊電圧を測定した。図７は図５に示すｐｎダイオード（以下、サンプルＡと記す。）であり、図２７に示した従来技術に係る素子構造を備える。図８は図６に示すｐｎダイオード（以下、サンプルＢと記す。）であり、この発明に係る実施の形態１で示した図１の素子構造を備える。図９は絶縁膜７および酸化膜６を全て除去したｐｎダイオード（以下、サンプルＣと記す。）である。
サンプルＡ〜Ｃの主要な諸元および絶縁破壊電圧の測定方法は次の通りである。
まず炭化珪素層２の不純物（キャリア）濃度を１．１３×１０１６ｃｍ−３、膜厚を１１．１５μｍ、酸化膜６の膜厚を約５００Å（０．０５μｍ）、絶縁膜７の膜厚を約１μｍとし、電界緩和領域４の不純物濃度を１×１０１７ｃｍ−３〜４×１０１７ｃｍ−３の範囲で変化させた図７に示すサンプルＡを複数製作し、絶縁破壊電圧を測定した。
次に、サンプルＡの絶縁膜７の表層部を約０．５μｍエッチング除去して、図８に示す絶縁膜７´を有するサンプルＢを複数製作し、絶縁破壊電圧を測定した。
最後に、サンプルＢの絶縁膜７´および酸化膜６を全てエッチング除去して、図９に示すサンプルＣを複数製作し、絶縁破壊電圧を測定した。
絶縁破壊電圧の測定は、カソード電極１０を接地し、アノード電極５に印加する電圧を掃引して、アノード電極５とカソード電極１０の間に流れる電流を測定した。そして所定の電流値に達した際の電圧値を絶縁破壊電圧とした。
図１０〜図１２は、それぞれサンプルＡ〜Ｃの電界緩和領域４の不純物濃度に対する絶縁破壊電圧を示したものである。図中、横軸は不純物濃度（図中、ＪＴＥ濃度と記す。）、縦軸は絶縁破壊電圧（図中、耐圧と記す。）である。また図中、黒丸は測定値を示し、図１１および図１２に示した実線は絶縁膜６および酸化膜７に絶縁破壊電圧に影響を与える固定電荷が存在しない理想的な場合を想定して計算したシミュレーション結果である。
絶縁膜７の表層部の一部または全部を除去した図１１および図１２においては、絶縁破壊電圧の測定結果とシミュレーション結果はほぼ一致している。これに対し絶縁膜７の表層部を除去していない図１０においては、シミュレーション結果を図示していないが、絶縁破壊電圧はシミュレーション結果と一致していないことは明らかであり、絶縁破壊電圧は、不純物濃度の全域において低下している。
そして図１１および図１２の絶縁破壊電圧の測定結果およびシミュレーション結果がほぼ一致することから、絶縁破壊電圧を低下させる量の固定電荷が絶縁膜７の表層部に存在することは明らかである。よって絶縁破壊電圧を低下させる量の固定電荷が存在する絶縁膜７の表層部を除去することにより、高耐圧な炭化珪素半導体装置を安定して得ることができる。この実施例から言えば、除去する絶縁膜７の表層部の厚さは、約０．５μｍであり、絶縁膜７の表層部を少なくとも約０．５μｍ除去するという簡易な製造方法により、高耐圧な炭化珪素半導体装置を安定して得ることができるのである。
なお炭化珪素半導体装置の絶縁破壊電圧は、大体１３００Ｖ以上であることが所望される。この点から見れば、電界緩和領域４の不純物濃度（ＪＴＥ濃度）は、図１１の範囲Ａに示すように、１．６×１０１７〜３．２×１０１７ｃｍ−３の範囲にあることが望ましい。より望ましいのは、図１１の範囲Ｂに示すように、絶縁破壊電圧がほぼピーク値を示す１４５０Ｖである不純物濃度の範囲２．０×１０１７〜２．８×１０１７ｃｍ−３である。さらには不純物濃度の最適値は２．０×１０１７ｃｍ−３となる。
なお、実施の形態１では、電界緩和領域４としてＪＴＥ領域を用いたものを示したが、前述したようにＦＬＲ領域を用いることも可能である。
また、実施の形態１では、絶縁膜７の表層部を全面除去しているが、固定電荷はｐｎ接合部の空乏層の形成に影響を与えて絶縁破壊電圧を変動させるものであるため、ｐｎ接合部の近傍にないウェル領域３上に形成されている絶縁膜７の表層部は、必ずしも除去する必要はない。
実施の形態１では、炭化珪素半導体装置としてｐｎダイオードを例にして説明したが、電界緩和領域４を有する炭化珪素半導体装置であれば、実施の形態１と同じ効果を奏することができる。以下では、このような電界緩和領域４を有する炭化珪素半導体装置の他の例について説明する。
実施の形態２
この発明の実施の形態２の炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置の素子構造を図１３に示す。ここでは炭化珪素半導体装置の一例としてパワーＭＯＳＦＥＴ（Power Metal Oxide Semiconductor Field Effect Transistor）の断面構造を示す。また、この発明の実施の形態２の炭化珪素半導体装置の製造方法、具体的にはパワーＭＯＳＦＥＴの製造方法を図１４〜図２３に示す。なお図１４〜図２３において、実施の形態１の図１〜図６で示したものと同一又は相当するものについては同一の符号を付してある。
この発明の実施の形態２の炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置の素子構造を図１３に示す。ここでは炭化珪素半導体装置の一例としてパワーＭＯＳＦＥＴ（Power Metal Oxide Semiconductor Field Effect Transistor）の断面構造を示す。また、この発明の実施の形態２の炭化珪素半導体装置の製造方法、具体的にはパワーＭＯＳＦＥＴの製造方法を図１４〜図２３に示す。なお図１４〜図２３において、実施の形態１の図１〜図６で示したものと同一又は相当するものについては同一の符号を付してある。
図１３において、１はｎ＋型（第１導電型）の半導体基板、２はｎ−型（第１導電型）の炭化珪素層、３はｐ型（第２導電型）のウェル領域、４はｐ−型（第２導電型）の電界緩和領域、６は酸化膜、７´は絶縁膜７表層部が除去された残余の絶縁膜、１１はｎ型（第１導電型）のソース領域、１２はゲート酸化膜、１３はゲート電極、１４は層間絶縁膜、１５はソース電極（第１の主電極）、１６はドレイン電極（第２の主電極）、１７は電極パッド、をそれぞれ示す。この実施の形態２においても、その特徴的なところは、実施の形態１と同様、絶縁膜７の表層部を除去し絶縁膜７’としている点にある。なお従来技術の図２７で示した保護膜８および封止樹脂９は省略している。
この発明の実施の形態２の炭化珪素半導体装置の製造方法、具体的にはパワーＭＯＳＦＥＴの製造方法を図１４〜図２３に基づいて説明する。
まずエピタキシャル結晶成長法により、ｎ＋型の半導体基板１上に炭化珪素からなるｎ−型の炭化珪素層２を形成する（図１４）。半導体基板１としては、例えば、ｎ＋型の炭化珪素基板が好適である。通常、この半導体基板１と炭化珪素層２でもって炭化珪素ウエハを構成する。
次に炭化珪素層２の表面内の所定の間隔に離間した部位に、レジストをマスクとして不純物をイオン注入して、複数のｐ型のウェル領域３を形成する（図１５）。さらにレジストをマスクとして不純物をイオン注入して、複数のウェル領域３の周囲に、ウェル領域３に接するように、ｐ−型の電界緩和領域４を形成する（図１５）。図１５に示す電界緩和領域は、一般的にはＪＴＥ領域と呼ばれる。炭化珪素層２の表面内でｐ型となる不純物としては、例えばボロン（Ｂ）あるいはアルミニウム（Ａｌ）が挙げられる。さらにそれぞれのウェル領域３の表面内に、レジストをマスクとして不純物をイオン注入して、ｎ型のソース領域１１を形成する（図１５）。ウェル領域３の表面内でｎ型となる不純物としては、例えばリン（Ｐ）あるいは窒素（Ｎ）が挙げられる。
次にウエハを高温で熱処理（例えば、アルゴン（Ａｒ）雰囲気で１５００℃，３０分）を行うと、注入イオンが電気的に活性化され、かつイオン注入より形成された結晶欠陥が回復する。
次に、熱酸化法によってウエハ全面に、二酸化珪素（ＳｉＯ２）からなる酸化膜６を形成する（図１６）。この工程で形成される酸化膜は熱酸化膜である。
次に、ＴＥＯＳガスを用いたＣＶＤなどの化学気相成長法によって酸化膜６の全面に、二酸化珪素（ＳｉＯ２）からなる絶縁膜７を形成する（図１６）。この工程で形成される絶縁膜はＴＥＯＳ酸化膜である。なおＴＥＯＳ酸化膜の代わりＢＰＳＧ膜を用いることも可能である。
次に、レジストをマスクとして、ウェットあるいはプラズマを用いたエッチング法によって、電界緩和領域４が露出しない範囲で、ウェル領域３およびソース領域１１並びにウェル領域３の間の炭化珪素層２の上に形成された酸化膜６および絶縁膜７を除去する（図１７）。
次に、酸化膜６および絶縁膜７が除去され露出したウェル領域３およびソース領域１１並びにウェル領域３の間の炭化珪素層２の上に、熱酸化法によって二酸化珪素（ＳｉＯ２）からなるゲート酸化膜１２を形成する。この工程で形成されるゲート酸化膜１２は熱酸化膜である（図１８）。
次に、化学気相成長法によって、ゲート酸化膜１２上にポリシリコン膜を形成し、その後不要部分を、レジストをマスクとして、ウェットあるいはプラズマを用いたエッチング法により除去してゲート電極１３を形成する（図１９）。このゲート電極１３は、ソース領域１１の間に形成されるＭＯＳチャネル領域を覆うように形成される。
次に、ＴＥＯＳガスを用いた化学気相成長法によってウエハ全面に、二酸化珪素（ＳｉＯ２）からなる層間絶縁膜１４を形成する（図２０）。この工程で形成される層間絶縁膜１４はＴＥＯＳ酸化膜である。なおＴＥＯＳ酸化膜の代わりにＢＰＳＧ膜を用いることも可能である。
次に、レジストをマスクとして、ウェットあるいはプラズマを用いたエッチング法によって、ゲート電極１３を若干覆う範囲の層間絶縁膜１４を残し、かつウェル領域３およびソース領域１１の一部が露出するように、層間絶縁膜１４およびゲート酸化膜１２を除去する（図２１）。
次に、ゲート酸化膜１２および層間絶縁膜１４が除去され露出したウェル領域３およびソース領域１１上に、レジストをマスクとして、スパッタリングなどの物理気相成長法によって、ソース電極（第１の主電極）１５を形成する（図２２）。続いて同方法によって、半導体基板１の裏面側にドレイン電極（第２の主電極）１６を形成する（図２２）。さらに同方法によって、ゲート電極１３を覆う層間絶縁膜１４およびソース電極１５の上に、レジストをマスクとして、電極パッド１７を形成する（図２２）。ソース電極１５、ドレイン電極１６および電極パッド１７となる材料としてはアルミニウム（Ａｌ）またはニッケル（Ｎｉ）が挙げられる。
最後に、レジストをマスクとして、ウェットあるいはプラズマを用いたエッチング法によって、絶縁膜７上の層間絶縁膜１４および絶縁膜７の表層部を除去する（図２３）。これにより、図１３に示すような炭化珪素半導体装置であるパワーＭＯＳＦＥＴの素子構造の主要部が完成する。なお図２３では、絶縁膜７の表層部を除去した残余の絶縁膜を絶縁膜７´としてある。除去する表層部の厚さは、耐電圧性能、具体的には絶縁破壊電圧を低下させる量の固定電荷が存在する表層部の厚さである。絶縁膜７の表層部には、実施の形態１で示したのと同様に、絶縁破壊電圧を低下させる量の固定電荷が存在しており、この絶縁破壊電圧に影響を与える固定電荷が存在する表層部を削除することにより、高耐圧な炭化珪素半導体装置が安定して得られるのである。
この発明の実施の形態２に係る炭化珪素半導体装置の製造方法においては、図２３に示すように、絶縁破壊電圧を低下させる量の固定電荷が存在する絶縁膜７の表層部を除去する工程を含むものである。この絶縁膜７の表層部を除去する工程は、例えば、層間絶縁膜１４およびゲート酸化膜１２を除去する際に用いたウェットエッチング法またはプラズマエッチング法などを用いることが可能なため同一装置を用いることも可能であり、加えて絶縁膜７の表層部の除去のみでよいため、製造方法が簡易となる。また炭化珪素半導体装置の耐電圧特性の変動要因も少なくなる。以上のことより、高耐圧な炭化珪素半導体装置を安定して得ることができる。なお、この実施の形態２において、実施の形態１で示した実施例の結果は、全てにおいて利用可能なものである。
なお、この実施の形態２では、電界緩和領域４としてＪＴＥ領域を用いたものを示したが、前述したようにＦＬＲ領域を用いることも可能である。
また、この実施の形態２では、絶縁膜７の表層部を全面除去しているが、実施の形態１と同様にｐｎ接合部の近傍にないウェル領域３上に形成されている絶縁膜７の表層部は、必ずしも除去する必要はない。
また、この実施の形態２では、絶縁膜７上の層間絶縁膜１４および絶縁膜７の表層部を除去したものを示したが、例えば、図２４に示すように、下層である絶縁膜７と上層である層間絶縁膜１４の二層からなる絶縁膜のうち、層間絶縁膜１４の表層部を除去することにより、層間絶縁膜１４の表層部に存在する、絶縁破壊電圧に影響を与える量の固定電荷は除去される。よってパワーＭＯＳＦＥＴの耐電圧が改善される効果を奏する。なお図２４において、層間絶縁膜１４の表層部を除去した残余の層間絶縁膜を層間絶縁膜１４´としてある。
実施の形態３
この発明の実施の形態３の炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置の素子構造を図２５に示す。ここでは炭化珪素半導体装置の一例としてショットキーダイオードの断面構造を示す。なお図２５において、実施の形態１の図１〜図６で示したものと同一又は相当するものについては同一の符号を付す。
この発明の実施の形態３の炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置の素子構造を図２５に示す。ここでは炭化珪素半導体装置の一例としてショットキーダイオードの断面構造を示す。なお図２５において、実施の形態１の図１〜図６で示したものと同一又は相当するものについては同一の符号を付す。
図２５に示したショットキーダイオードにおいて、実施の形態１の図１に示したｐｎダイオードと素子構造において相違する点は、アノード電極５の代わりに第１の主電極としてショットキー電極１８があること、ウェル領域３がショットキー電極１８の周囲に形成されている点にある。また実施の形態１の図２〜図６に示した製造方法で相違する点は、ショットキー電極１８の周囲に、レジストをマスクとして不純物をイオン注入して、ｐ型のウェル領域３を形成している点にある。その他の素子構造および製造方法は図１〜図６に示したものと同一又は相当する。
この発明の実施の形態３に係る炭化珪素半導体装置の製造方法においては、図２５に示すように、絶縁破壊電圧を低下させる量の固定電荷が存在する絶縁膜７の表層部を除去する工程を含むものであり、これは実施の形態１および２で示したものと同じである。この絶縁膜７の表層部を除去する工程は、例えば、アノード電極５を形成する際に用いたウェットエッチング法またはプラズマエッチング法などを用いることが可能なため同一装置を用いることも可能であり、加えて絶縁膜７の表層部の除去のみでよいため、製造方法が簡易となる。また炭化珪素半導体装置の耐電圧特性の変動要因も少なくなる。以上のことより、高耐圧な炭化珪素半導体装置を安定して得ることができる。なお、この実施の形態３においても、実施の形態１で示した実施例の結果は、全てにおいて利用可能なものである。
なお、この実施の形態３では、電界緩和領域４としてＪＴＥ領域を用いたものを示したが、前述したようにＦＬＲ領域を用いることも可能である。
また、この実施の形態３では、絶縁膜７の表層部を全面除去しているが、実施の形態１と同様にｐｎ接合部の近傍にないウェル領域３上に形成されている絶縁膜７の表層部は、必ずしも除去する必要はない。
実施の形態４
実施の形態１〜３では、絶縁破壊電圧を低下させる量の固定電荷が存在する絶縁膜７の表層部を除去する工程を含む炭化珪素半導体装置の製造方法を提供し、絶縁膜７の表層部分を一定量除去することにより、絶縁膜７に存在する絶縁破壊電圧を低下させる量の固定電荷が除去可能であり、これにより簡易な方法でもって、高耐圧の炭化珪素半導体装置を安定して得ることができることを示した。
実施の形態１〜３では、絶縁破壊電圧を低下させる量の固定電荷が存在する絶縁膜７の表層部を除去する工程を含む炭化珪素半導体装置の製造方法を提供し、絶縁膜７の表層部分を一定量除去することにより、絶縁膜７に存在する絶縁破壊電圧を低下させる量の固定電荷が除去可能であり、これにより簡易な方法でもって、高耐圧の炭化珪素半導体装置を安定して得ることができることを示した。
このように、絶縁膜７の表層部分を一定量除去することにより、絶縁膜７に存在する絶縁破壊電圧を低下させる量の固定電荷が除去可能であるが、通常、絶縁膜７の表層部に存在する絶縁破壊電圧を低下させる量の固定電荷の分布は、炭化珪素半導体装置の製造方法やその製造に用いる製造装置などの要因により一様ではない。例えば、絶縁破壊電圧を低下させる量の固定電荷が絶縁膜７の表面上に存在する場合もあり、表面部に分布して存在する場合もある。また絶縁膜７に絶縁破壊電圧を低下させる量の固定電荷が存在しない場合も考えられる。
また、炭化珪素半導体装置の耐電圧性から見れば、絶縁膜７は厚い方がよい。即ち、絶縁膜７の除去量は極力少ないほうがよく、例えば、前述した絶縁膜に絶縁破壊電圧を低下させる量の固定電荷が存在しないような場合には絶縁膜７の表層部を除去する必要は無い。これを実現するためには、絶縁破壊電圧を監視しながら絶縁膜７の除去量を制御し、絶縁破壊電圧が所定の電圧設定値に到達した時点で絶縁膜７の除去を停止するようにすればよい。これにより絶縁膜７の除去量を極力少なくして、高い耐電圧性を得ることが可能になる。これにより実施の形態１〜３に比して、簡易な方法でもって、より安定性の増した高耐圧の炭化珪素半導体装置を得ることができる。
以下、この発明の実施の形態４の炭化珪素半導体装置の製造方法を図２６に基づいて説明する。
図２６は、絶縁破壊電圧を監視しながら絶縁膜７の除去量を制御する工程を示した工程図である。この工程図は、実施の形態１〜３に示したそれぞれの炭化珪素半導体装置における絶縁膜７の除去工程について示したものであり、その前後の製造工程については、実施の形態１〜３に示した炭化珪素半導体装置の製造方法に示す通りである。以下、図２６に基づいて順を追って説明する。
（工程１）炭化珪素半導体装置の絶縁破壊電圧を測定する。絶縁破壊電圧の測定は、実施の形態１で示した方法、またはこれに相当する方法を用いる。
（工程２）測定した絶縁破壊電圧が、所定の電圧設定値以上か否かを判別する。この所定の電圧設定値は、例えば、実施の形態１の図１１の範囲Ａから１３００Ｖを設定してもよいし、範囲Ｂから１４５０Ｖを設定してもよい。さらには１３００Ｖから１４５０Ｖの間に設定してもよく、任意の値を設定可能である。
（工程３）測定した絶縁破壊電圧が、所定の電圧設定値に満たない場合は、絶縁膜７の表層部をウェットまたはプラズマによるエッチング法を用いて所定量除去する。この所定量は任意に設定可能である。実施の形態１〜３から見れば、所定量は０．５μｍ以下が適当である。その後、工程１に戻る。
（工程４）測定した絶縁破壊電圧が、所定の電圧設定値以上である場合は、絶縁膜７の表層部の除去を終了する。
この実施の形態４によれば、絶縁破壊電圧を監視しながら絶縁膜７の除去量を制御し、所定の電圧設定値に到達した時点で絶縁膜７の除去を停止するようにしたので、絶縁膜７の除去量を極力少なくし、かつ絶縁破壊電圧を所定の電圧設定値にすることが可能となる。これにより、実施の形態１〜３に比して、簡易な方法でもって、より安定性の増した高耐圧の炭化珪素半導体装置を得ることができる。
なおここで示した絶縁膜７の除去工程は、実施の形態２における層間絶縁膜１４の除去に適用することが可能である。
実施の形態１〜４においては、ウエハ全面、詳しくは炭化珪素層２上に酸化膜６を形成したものを示したが、この発明においては、特に必要とするものではなく、ウエハ面上に絶縁膜７を直接形成してもよい。この場合においても、実施の形態１〜４における効果と同等の効果を得ることができる。
また実施の形態１〜４においては、この発明に係る炭化珪素半導体装置の製造方法として、ｐｎダイオード、ＭＯＳＦＥＴおよびショットキーダイオードの素子構造を一例にして、簡易な方法でもって高耐電圧の炭化珪素半導体装置を安定して得るために、絶縁破壊電圧を低下させる量の固定電荷が存在する絶縁膜７の表層部を除去する工程を含む製造方法について示した。この発明に係るこの特徴的な製造方法は実施の形態１〜４に示した炭化珪素半導体装置に限らず、電界緩和領域４を備えた素子構造を有する炭化珪素半導体装置であれば適用可能であり、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタ、ＧＴＯ（Gate Turn Off Thyristor）およびサイリスタなどの製造方法に対しても用いることが可能である。
１ ｎ＋型（第１導電型）の炭化珪素基板、２ ｎ−型（第１導電型）の炭化珪素層、３ ｐ型（第２導電型）のウェル領域、４ ｐ−型（第２導電型）の電界緩和領域、５ アノード電極（第１の主電極）、６ 酸化膜、７ 絶縁膜、７´ 表層部が除去された残余の絶縁膜、８ 保護膜、９ 封止樹脂、１０はカソード電極（第２の主電極）、１１ ｎ型（第１導電型）のソース領域、１２ ゲート酸化膜、１３ ゲート電極、１４ 層間絶縁膜、１５ ソース電極（第１の主電極）、１６ ドレイン電極（第２の主電極）、１７ 電極パッド、１８ ショットキー電極（第１の主電極）
Claims (13)
- 炭化珪素半導体装置の製造方法であって、
第１導電型の炭化珪素ウエハの表面内に第２導電型の電界緩和領域を形成する工程と、
前記電界緩和領域上に固定電荷が表層部に存在する絶縁膜を形成する工程と、
前記絶縁膜の表層部を除去する工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。 - 炭化珪素半導体装置の製造方法であって、
第１導電型の炭化珪素ウエハの表面内に第２導電型のウェル領域を形成する工程と、
前記炭化珪素ウエハの表面内で、かつ前記ウェル領域の周囲に第２導電型の電界緩和領域を形成する工程と、
前記電界緩和領域を覆うように前記炭化珪素ウエハの表面上に固定電荷が表層部に存在する絶縁膜を形成する工程と、
前記ウェル領域上に第１の主電極を形成する工程と、
前記炭化珪素ウエハの裏面上に第２の主電極を形成する工程と、
前記絶縁膜の表層部を除去する工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。 - 炭化珪素半導体装置の製造方法であって、
第１導電型の炭化珪素ウエハの表面内に所定の間隔に離間して複数の第２導電型のウェル領域を形成する工程と、
前記炭化珪素ウエハ表面内で、かつ前記複数のウェル領域の周囲に第２導電型の電界緩和領域を形成する工程と、
前記複数のウェル領域の表面内にそれぞれ第１導電型のソース領域を形成する工程と、
それぞれの前記ソース領域の間で、かつ前記炭化珪素ウエハ上にゲート酸化膜を形成する工程と
前記ゲート酸化膜上にゲート電極を形成する工程と、
前記炭化珪素ウエハ上に前記ソース領域と電気的に接続される第１の主電極を形成する工程と、
前記電界緩和領域を覆うように、前記炭化珪素ウエハの表面上に固定電荷が表層部に存在する絶縁膜を形成する工程と、
前記炭化珪素ウエハの裏面上に第２の主電極を形成する工程と、
前記絶縁膜の表層部を除去する工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。 - 請求項３に記載の炭化珪素装置の製造方法であって、
前記絶縁膜は下層の絶縁膜と上層の層間絶縁膜からなり、前記絶縁膜の表層部の除去は、
前記層間絶縁膜に対して行われることを特徴とする炭化珪素半導体装置の製造方法。 - 炭化珪素半導体装置の製造方法であって、
第１導電型の炭化珪素ウエハの表面内に第１の主電極の周囲に第２導電型のウェル領域を形成する工程と、
前記炭化珪素ウエハ表面内で、かつ前記ウェル領域の周囲に第２導電型の電界緩和領域を形成する工程と、
前記電界緩和領域を覆うように固定電荷が表層部に存在する絶縁膜を形成する工程と、
前記ウェル領域に接し、かつ前記ウェル領域の内側に、かつ前記炭化珪素ウエハ上に第１の主電極を形成する工程と、
前記炭化珪素ウエハの裏面に第２の主電極を形成する工程と、
前記絶縁膜の表層部を除去する工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。 - 請求項２から５のいずれか１項に記載の炭化珪素半導体装置の製造方法であって、
前記絶縁膜の表層部を除去は、前記ウェル領域上に形成された前記絶縁膜の表層部は除去しないことを特徴とする炭化珪素半導体装置の製造方法。 - 請求項１から６のいずれか１項に記載の炭化珪素半導体装置の製造方法であって、
前記電界緩和領域を形成する工程と前記固定電荷が表層部に存在する絶縁膜を形成する工程の間に、熱酸化膜を形成する工程を更に含むことを特徴とする炭化珪素半導体装置の製造方法。 - 請求項１から７のいずれか１項に記載の炭化珪素半導体装置の製造方法であって、
前記絶縁膜はＴＥＯＳ酸化膜からなることを特徴とする炭化珪素半導体装置の製造方法。 - 請求項１から８のいずれか１項に記載の炭化珪素半導体装置の製造方法であって、
前記炭化珪素ウエハは第１導電型の炭化珪素基板上にエピタキシャル結晶成長法により炭化珪素層を形成する工程からなることを特徴とする炭化珪素半導体装置の製造方法。 - 請求項１から９のいずれか１項に記載の炭化珪素半導体装置の製造方法であって、
前記絶縁膜の表層部を除去する工程において削除する前記表層部の厚さは、少なくとも０．５μｍであることを特徴とする炭化珪素半導体装置の製造方法。 - 請求項１０に記載の炭化珪素半導体装置の製造方法であって、
前記電界緩和領域の不純物濃度の範囲は１．６×１０１７〜３．２×１０１７ｃｍ−３であることを特徴とする炭化珪素半導体装置の製造方法。 - 請求項１０に記載の炭化珪素半導体装置の製造方法であって、
前記電界緩和領域の不純物濃度の範囲は２．０×１０１７〜２．８×１０１７ｃｍ−３であることを特徴とする炭化珪素半導体装置の製造方法。 - 請求項１から９のいずれか１項に記載の炭化珪素半導体装置の製造方法であって、
前記絶縁膜の表層部を除去する工程は、
前記炭化珪素半導体装置の絶縁破壊電圧を測定する工程と、
前記絶縁破壊電圧の測定値が所定の電圧設定値以上か否かを判別する工程と、
前記絶縁破壊電圧の測定値が前記所定の電圧設定値に満たない場合は、前記絶縁膜の表層部を所定量除去し、前記炭化珪素半導体装置の絶縁破壊電圧を測定する工程に戻る工程と
前記絶縁破壊電圧の測定値が前記所定の電圧設定値以上の場合は、前記絶縁膜の表層部の除去を停止する工程と、
からなることを特徴とする炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006338416A JP5092385B2 (ja) | 2006-12-15 | 2006-12-15 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006338416A JP5092385B2 (ja) | 2006-12-15 | 2006-12-15 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008153358A JP2008153358A (ja) | 2008-07-03 |
| JP5092385B2 true JP5092385B2 (ja) | 2012-12-05 |
Family
ID=39655241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006338416A Active JP5092385B2 (ja) | 2006-12-15 | 2006-12-15 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5092385B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010262952A (ja) * | 2009-04-29 | 2010-11-18 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| JP5223773B2 (ja) | 2009-05-14 | 2013-06-26 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| CN101887913B (zh) * | 2010-06-04 | 2013-01-02 | 无锡新洁能功率半导体有限公司 | 一种具有改善型集电极结构的igbt |
| JP5787655B2 (ja) | 2010-11-26 | 2015-09-30 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP6079456B2 (ja) | 2013-06-07 | 2017-02-15 | 三菱電機株式会社 | 半導体装置の検査方法 |
| CN116072704B (zh) * | 2023-01-30 | 2023-07-21 | 合肥晶合集成电路股份有限公司 | 肖特基二极管及其形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000114549A (ja) * | 1998-09-30 | 2000-04-21 | Meidensha Corp | 半導体素子 |
| JP2002043297A (ja) * | 2000-07-28 | 2002-02-08 | Hitachi Ltd | 半導体製造装置および半導体集積回路装置の製造方法 |
| JP4209585B2 (ja) * | 2000-09-01 | 2009-01-14 | 独立行政法人産業技術総合研究所 | 炭化珪素半導体装置 |
| JP4872158B2 (ja) * | 2001-03-05 | 2012-02-08 | 住友電気工業株式会社 | ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法 |
| JP4585772B2 (ja) * | 2004-02-06 | 2010-11-24 | 関西電力株式会社 | 高耐圧ワイドギャップ半導体装置及び電力装置 |
-
2006
- 2006-12-15 JP JP2006338416A patent/JP5092385B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008153358A (ja) | 2008-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8748977B2 (en) | Semiconductor device and method for producing same | |
| JP5177151B2 (ja) | 炭化珪素半導体装置 | |
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR101632938B1 (ko) | 밀봉 플러그를 구비한 반도체 트렌치 구조와 방법 | |
| US8564017B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| JP5628462B1 (ja) | 半導体装置およびその製造方法 | |
| US8847238B2 (en) | Semiconductor device which can withstand high voltage or high current and method for fabricating the same | |
| JP5261907B2 (ja) | トレンチゲート型炭化珪素半導体装置 | |
| JP5092385B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5687128B2 (ja) | 半導体装置およびその製造方法 | |
| JP5750948B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2018082114A (ja) | 半導体装置の製造方法 | |
| US8524585B2 (en) | Method of manufacturing semiconductor device | |
| JP2019087635A (ja) | 半導体装置の製造方法および半導体装置 | |
| US8835288B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JP2010034481A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN103681256B (zh) | 一种碳化硅mosfet器件及其制作方法 | |
| US8765617B2 (en) | Method of manufacturing semiconductor device | |
| US9373713B2 (en) | Silicon carbide semiconductor device and method of manufacture thereof | |
| JP2011040431A (ja) | 半導体装置およびその製造方法 | |
| WO2013047085A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US8772139B2 (en) | Method of manufacturing semiconductor device | |
| US20080290348A1 (en) | Semiconductor device | |
| KR20190052971A (ko) | 전력 반도체 소자의 제조 방법 및 그에 따른 전력 반도체 소자 | |
| CN116741816A (zh) | 一种具有集成结构的碳化硅器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120903 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5092385 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |