JP6289738B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6289738B2
JP6289738B2 JP2017507271A JP2017507271A JP6289738B2 JP 6289738 B2 JP6289738 B2 JP 6289738B2 JP 2017507271 A JP2017507271 A JP 2017507271A JP 2017507271 A JP2017507271 A JP 2017507271A JP 6289738 B2 JP6289738 B2 JP 6289738B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
etching
manufacturing
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017507271A
Other languages
English (en)
Other versions
JPWO2016151829A1 (ja
Inventor
大亮 近森
大亮 近森
信明 山中
信明 山中
高道 岩川
高道 岩川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2016151829A1 publication Critical patent/JPWO2016151829A1/ja
Application granted granted Critical
Publication of JP6289738B2 publication Critical patent/JP6289738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、半導体基板上に絶縁膜のパターンを形成する技術に関するものである。
インバータなどの電力用半導体装置（パワー半導体装置）に用いられる素子としては、例えば、ＳＢＤ（Schottky Barrier Diode）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などがある。また近年では、シリコン（Ｓｉ）を半導体材料として用いたパワー半導体装置は、シリコンの理論的物性限界に近づきつつある。そのためシリコンの理論的物性限界を超える半導体材料として、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）等の化合物半導体材料が注目されており、それを材料として用いたパワー半導体装置の開発が進められている。
化合物半導体の中には格子定数がＳｉの格子定数（５．４３Å）に比べて小さいものがある（１Å＝０．１ｎｍ ）。例えば、ＧａＮ（ａ＝３．１８９Å、ｃ＝５．１８５Å）、３Ｃ−ＳｉＣ（４．３６Å）、４Ｈ−ＳｉＣ（ａ＝３．０７Å、ｃ＝１０．０５Å）、６Ｈ−ＳｉＣ（ａ＝３．０８Å、ｃ＝１５．１Å）などである。格子定数の小さい半導体基板では、ドープしたイオンの拡散係数が小さく、また、ドープしたイオンを活性化させる熱処理（活性化アニール）を１５００℃以上の高温で行う必要がある。そのため、半導体基板上に絶縁膜（特にＳｉ系の絶縁膜）のパターンを形成する前に、活性化アニールを実施することが必要となっている。よって、絶縁膜のパターン形成は、先に形成した不純物拡散領域への影響が小さいことが望ましい。
例えば下記の特許文献１には、ＳｉＣ基板上に形成した厚さ１００ｎｍ〜６００ｎｍ程度のフィールド絶縁膜のパターニングにおいて、最初にドライエッチングを行い、フィールド絶縁膜を数１０ｎｍ残したところで、ウェットエッチングに切り換えることが開示されている。
特開２００２−０９３７４２号公報
Ｓｉ系絶縁膜のパターニング方法としては、エッチングマスクを用いたドライエッチングまたはウェットエッチングが一般的である。ドライエッチングによる絶縁膜のパターニングでは、場所ごとにエッチング量（削れ量）がばらつきやすい。それにより半導体基板の表面の削れ量にばらつきが生じると、先に形成した不純物拡散領域の不純物濃度プロファイルにもばらつきを生じさせ、電流経路や電圧保持領域などの電気特性が場所ごとに変化して、半導体装置の信頼性が低下する。この問題は、パワー半導体装置のような大面積を有する半導体装置、特に、半導体基板の表層部にチャネルが形成されるＭＯＳ構造を有する素子で顕著になる。
一方、ウェットエッチングによる絶縁膜のパターニングは等方性が強いため、パターニングの際に絶縁膜の側面が横方向に大きく後退し、微細なパターンの形成が困難である。また、後退量を考慮してパターン設計すると、チップサイズが大きくなる。この問題は、パワー半導体装置のような厚い絶縁膜を有する半導体装置で顕著になる。
本発明は以上のような課題を解決するためになされたものであり、半導体基板への影響が小さく、且つ、微細な絶縁膜パターンを形成可能な半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、半導体層に不純物拡散領域を形成する工程と、前記半導体層上に厚さ０．５μｍ以上の絶縁膜を形成する工程と、前記絶縁膜上にエッチングマスクを形成する工程と、前記エッチングマスクをマスクとして用いたエッチングにより、前記絶縁膜に半導体層の上面に達する平面視で２ｍｍ×２ｍｍの寸法以上の寸法の開口を形成して、前記不純物拡散領域の少なくとも一部を前記絶縁膜から露出させる工程と、を備え、前記開口を形成する工程は、前記エッチングマスクをマスクとして用いるドライエッチングにより、前記絶縁膜の半分以下の厚さが残るように前記絶縁膜を除去する工程と、前記エッチングマスクをマスクとして用いるウェットエッチングにより、前記半導体層の上面に達するまで前記絶縁膜を除去する工程と、を含み、前記絶縁膜は、シリコン酸化膜から成る第１絶縁膜と、前記第１絶縁膜上に形成され前記第１絶縁膜よりも厚いシリコン窒化膜から成る第２絶縁膜とを含んでおり、前記開口を形成する工程は、前記ドライエッチングを行う工程で前記第２絶縁膜を除去し、前記ウェットエッチングを行う工程で前記第１絶縁膜を除去することによって行われるものである。
本発明によれば、厚さ０．５μｍ以上の絶縁膜に２ｍｍ×２ｍｍの寸法以上の寸法の開口を形成する工程が、寸法の制御性が高いドライエッチングで絶縁膜の半分以下の厚さが残るように絶縁膜を除去し、その後、半導体基板表面を削らないウェットエッチングで残りの絶縁膜を除去することによって行われる。それにより、開口の寸法精度を高く維持しつつ、開口の下の不純物拡散領域の表面の削れ量にばらつきが生じることが防止される。高い寸法精度が得られることにより、微細な絶縁膜パターンを形成できるため、半導体装置の小型化に寄与できる。また、不純物拡散領域の表面の削れ量が均一となることで、その不純物濃度プロファイルのばらつきが抑えられ、半導体装置の信頼性が向上する。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態１に係る半導体装置の製造方法を示す工程図である。 実施の形態２に係る半導体装置の製造方法を示す工程図である。 実施の形態２に係る半導体装置の製造方法を示す工程図である。 実施の形態２に係る半導体装置の製造方法を示す工程図である。 実施の形態２に係る半導体装置の製造方法を示す工程図である。 実施の形態２に係る半導体装置の製造方法を示す工程図である。 実施の形態２に係る半導体装置の製造方法を示す工程図である。 実施の形態２に係る半導体装置の製造方法を示す工程図である。 実施の形態２に係る半導体装置の製造方法を示す工程図である。 実施の形態２に係る半導体装置の製造方法を示す工程図である。 実施の形態２に係る半導体装置の製造方法を示す工程図である。 実施の形態２に係る半導体装置の製造方法を示す工程図である。
＜実施の形態１＞
実施の形態１に係る半導体装置の製造方法を説明する。図１〜図１１はその製造方法を示す工程図であり、各工程での半導体装置の断面を示している。本実施の形態では、パワー半導体装置としてｎチャネル型のＭＯＳＦＥＴを例示する。
まず、低抵抗の炭化珪素から成るｎ型の半導体基板１を用意する（図１）。そして、半導体基板１上に、ｎ型の炭化珪素のエピタキシャル層２（半導体層）を成長させる（図２）。
次に、フォトリソグラフィ技術を用いて、ＭＯＳＦＥＴのウェル領域の形成領域上が開口されたフォトレジスト１０１（注入マスク）を、エピタキシャル層２上に形成する（図３）。そして、フォトレジスト１０１をマスクとして用いる選択的なイオン注入によって、エピタキシャル層２にｐ型の不純物を注入する。それにより、エピタキシャル層２の表層部にｐ型の不純物拡散領域であるウェル領域３が形成される（図４）。
さらに、同様の技術を用いた選択的なイオン注入によって、ｎ型の不純物拡散領域であるソース領域４と、ｐ型の不純物拡散領域であるコンタクト領域５とを、ウェル領域３内の上層部に形成する（図５）。なお、ウェル領域３の表層部におけるソース領域４の外側の部分は、ＭＯＳＦＥＴのチャネル領域となる。
その後、ウェル領域３、ソース領域４およびコンタクト領域５に注入した不純物を活性化させる活性化アニールを１５００℃以上の温度で行う。
活性化アニールの後、エピタキシャル層２の表面に、シリコン酸化膜から成る絶縁膜６を０．５μｍ以上の厚さで堆積する（図６）。ここでは、絶縁膜６の厚さを１２００ｎｍ程度にした。
続いて、フォトリソグラフィ技術を用いて、ＭＯＳＦＥＴの形成領域上が開口されたフォトレジスト１０２（エッチングマスク）を、絶縁膜６上に形成する（図７）。フォトレジスト１０２の開口の寸法は、平面視で２ｍｍ□以上（２ｍｍ×２ｍｍの寸法以上）であるとする。そして、フォトレジスト１０２をマスクとして用いて絶縁膜６をエッチングすることにより、絶縁膜６にエピタキシャル層２の上面まで達する開口を形成する。この絶縁膜６のエッチング工程は、ドライエッチングとウェットエッチングとを組み合わせて、以下のように行われる。
まず、フォトレジスト１０２をマスクとして用いるドライエッチングにより、絶縁膜６の半分以下の厚さが残るように絶縁膜６を除去する（図８）。ここでは、平行平板方式のドライエッチング装置を用いて、絶縁膜６を８５０ｎｍ／ｍｉｎのエッチングレートで１分間エッチングした。それにより、絶縁膜６に形成される開口の底に約３００ｎｍの厚さの絶縁膜６を残存させた。
次に、ドライエッチングのときと同じフォトレジスト１０２をマスクとして用いるウェットエッチングにより、開口の底に残る絶縁膜６を除去して、開口をエピタキシャル層２の表面に到達させる（図９）。ここでは、バッファードフッ酸（ＢＨＦ）（ＮＨ４Ｆ：ＨＦ＝１０：１）を用いたウェットエッチングを６分間行った。ウェットエッチングは等方性が強く、絶縁膜６の側面もエッチングされるため、図９のように、絶縁膜６の側面は傾斜状になる。よって、絶縁膜６に形成される開口は上部が広がった形状となる。
絶縁膜６に形成される開口がエピタキシャル層２の表面に達すると、エピタキシャル層２の表層部に形成された不純物拡散領域であるウェル領域３、ソース領域４およびコンタクト領域５が、絶縁膜６から露出される。露出したウェル領域３には、ＭＯＳＦＥＴのチャネル領域が含まれている。
フォトレジスト１０２をＯ２プラズマアッシングにて除去した後、エピタキシャル層２上に、シリコン酸化膜のゲート絶縁膜７、ポリシリコンのゲート電極８を形成する。さらに、それらを覆うように層間絶縁膜９を形成する（図１０）。層間絶縁膜９には、ソース領域４およびコンタクト領域５に到達するコンタクトホールを設ける。
最後に、層間絶縁膜９の上にアルミニウムのソース電極１０を形成し、さらに、半導体基板１の裏面にアルミニウムのドレイン電極１１を形成することで、ＭＯＳＦＥＴが完成する（図１１）。
以上のように、本実施の形態によれば、厚い（０．５μｍ以上）の絶縁膜６に大口径（２ｍｍ×２ｍｍの寸法以上）の開口を形成する工程が、寸法の制御性が高いドライエッチングで絶縁膜６の半分以下の厚さが残るように絶縁膜６を除去し、その後、半導体基板表面を削らないウェットエッチングで残りの絶縁膜６を除去することによって行われる。それにより、開口の寸法精度を高く維持しつつ、開口の下の不純物拡散領域の表面の削れ量にばらつきが生じることが防止される。高い寸法精度が得られることにより、絶縁膜６を用いた微細なパターンを形成できるため、半導体装置の小型化に寄与できる。また、不純物拡散領域（ウェル領域３、ソース領域４およびコンタクト領域５）の表面の削れ量が均一となることで、その不純物濃度プロファイルのばらつきが抑えられ、半導体装置の信頼性が向上する。また、ウェットエッチングによって絶縁膜６の側面が傾斜状になることで、アルミニウムのソース電極１０による絶縁膜６のカバレージ性が改善されるという利点も得られた。
＜実施の形態２＞
実施の形態２に係る半導体装置の製造方法を説明する。図１２〜図２２はその製造方法を示す工程図であり、各工程での半導体装置の断面を示している。本実施の形態では、パワー半導体装置としてｐｎ接合ダイオードを例示する。
まず、低抵抗の炭化珪素から成るｎ型の半導体基板１を用意する（図１２）。そして、半導体基板１上に、ｎ型の炭化珪素のエピタキシャル層２を成長させる（図１３）。
次に、フォトリソグラフィ技術を用いて、ダイオードのアノード領域の形成領域上が開口されたフォトレジスト１０３（注入マスク）を、エピタキシャル層２上に形成する（図１４）。そして、フォトレジスト１０３をマスクとして用いる選択的なイオン注入によって、エピタキシャル層２にｐ型の不純物を注入する。それにより、エピタキシャル層２の表層部にｐ型の不純物拡散領域であるアノード領域１２が形成される（図１５）。
その後、フォトレジスト１０３を除去してから、アノード領域１２に注入した不純物を活性化させる活性化アニールを１５００℃以上の温度で行う（図１６）。
活性化アニールの後、エピタキシャル層２の表面に０．５μｍ以上の厚さの絶縁膜６を形成するが、本実施の形態では、絶縁膜６を第１絶縁膜６１とその上の第２絶縁膜６２との積層構造とする。第２絶縁膜６２の厚さは、第１絶縁膜６１よりも厚くする（つまり、絶縁膜６の厚さの半分以上を第２絶縁膜６２が占めるようにする）。また、第２絶縁膜６２としては、第１絶縁膜６１よりも、後述のドライエッチングでのフォトレジスト１０４に対する選択比が大きいものを用いることが好ましい。また、第１絶縁膜６１としては、第２絶縁膜６２よりも、後述のウェットエッチングでのエッチング速度が小さいものを用いることが好ましい。ここでは、エピタキシャル層２の上に厚さ３００ｎｍのシリコン酸化膜から成る第１絶縁膜６１を堆積し（図１７）、その上に厚さ１２００ｎｍのシリコン窒化膜から成る第２絶縁膜６２を堆積することによって、絶縁膜６を形成した（図１８）。
続いて、フォトリソグラフィ技術を用いて、ダイオードの形成領域上が開口されたフォトレジスト１０４（エッチングマスク）を、絶縁膜６上に形成する（図１９）。フォトレジスト１０４の開口の寸法は、平面視で２ｍｍ□以上（２ｍｍ×２ｍｍの寸法以上）であるとする。そして、フォトレジスト１０４をマスクとして用いて絶縁膜６をエッチングすることにより、絶縁膜６にエピタキシャル層２の上面に達する開口を形成する。この絶縁膜６のエッチング工程は、ドライエッチングとウェットエッチングとを組み合わせて、以下のように行われる。
まず、フォトレジスト１０４をマスクとして用いるドライエッチングにより、第２絶縁膜６２を除去する（図２０）。開口の底には絶縁膜６の半分以下の厚さ（３００ｎｍ）の第１絶縁膜６１が残る。ここでは、平行平板方式のドライエッチング装置を用いて、絶縁膜６を４００ｎｍ／ｍｉｎのエッチングレートで３分間エッチングした。第２絶縁膜６２は第１絶縁膜６１よりも、ドライエッチングでのフォトレジスト１０４に対する選択比が大きいので、この工程でオーバーエッチを行っても第１絶縁膜６１の上面は殆ど除去されない。そのため、ドライエッチングによる絶縁膜６の削れ量のばらつきが抑制される。
次に、第２絶縁膜６２のドライエッチングのときと同じフォトレジスト１０４をマスクとして用いるウェットエッチングにより、開口の底に残る第１絶縁膜６１を除去して、開口をエピタキシャル層２の表面に到達させる（図２１）。ここでは、バッファードフッ酸（ＢＨＦ）（ＮＨ４Ｆ：ＨＦ＝１０：１）を用いたウェットエッチングを６分間行った。ウェットエッチングは等方性が強く、絶縁膜６（第１絶縁膜６１および第２絶縁膜６２）の側面もエッチングされるため、図９のように、絶縁膜６の側面は傾斜状になる。よって、絶縁膜６に形成される開口は上部が広がった形状となる。ただし、第１絶縁膜６１は、第２絶縁膜６２よりも、ウェットエッチングでのエッチング速度が小さいので、第２絶縁膜６２の側面の後退量は比較的少ない。そのため、絶縁膜６の開口の底部の寸法精度を高く維持できる。
絶縁膜６に形成される開口がエピタキシャル層２の表面に達すると、エピタキシャル層２の表層部に形成された不純物拡散領域であるアノード領域１２が、絶縁膜６から露出される。その後、フォトレジスト１０４をＯ２プラズマアッシングにて除去して、エピタキシャル層２上にアルミニウムのアノード電極（不図示）を形成し、さらに、半導体基板１の裏面にアルミニウムのカソード電極（不図示）を形成することで、ダイオードが完成する。
本実施の形態によれば、厚い（０．５μｍ以上）の絶縁膜６に大口径（２ｍｍ×２ｍｍの寸法以上）の開口を形成する工程が、寸法の制御性が高いドライエッチングで絶縁膜６の半分以下の厚さの第１絶縁膜６１が残るように第２絶縁膜６２を除去し、その後、半導体基板表面を削らないウェットエッチングで残りの第２絶縁膜６２を除去することによって行われる。それにより、開口の寸法精度を高く維持しつつ、開口の下の不純物拡散領域の表面の削れ量にばらつきが生じることが防止される。高い寸法精度が得られることにより、絶縁膜６を用いた微細なパターンを形成できるため、半導体装置の小型化に寄与できる。また、不純物拡散領域（アノード領域１２）の表面の削れ量が均一となることで、その不純物濃度プロファイルのばらつきが抑えられ、半導体装置の信頼性が向上する。また、ウェットエッチングによって絶縁膜６の側面が傾斜状になることで、アルミニウムのアノード電極による絶縁膜６のカバレージ性が改善されるという利点も得られた。
本明細書では、半導体装置の例として、実施の形態１ではＭＯＳＦＥＴ、実施の形態２ではｐｎ接合ダイオードを示したが、本発明は、表層部に不純物拡散領域が形成された半導体基板の上に絶縁膜パターンを形成する工程を備える半導体装置の製造方法に広く適応可能である。また、上の説明では半導体基板の材料をＳｉＣとしたが、例えばＧａＮなど、Ｓｉよりも格子定数の小さい材料を用いた場合に適用すれば同様の効果が得られる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１ 半導体基板、２ エピタキシャル層、３ ウェル領域、４ ソース領域、５ コンタクト領域、６ 絶縁膜、６１ 第１絶縁膜、６２ 第２絶縁膜、７ ゲート絶縁膜、８ ゲート電極、９ 層間絶縁膜、１０ ソース電極、１１ ドレイン電極、１２ アノード領域、１０１〜１０４ フォトレジスト。

Claims (5)

  1. 半導体層に不純物拡散領域を形成する工程と、
    前記半導体層上に厚さ０．５μｍ以上の絶縁膜を形成する工程と、
    前記絶縁膜上にエッチングマスクを形成する工程と、
    前記エッチングマスクをマスクとして用いたエッチングにより、前記絶縁膜に半導体層の上面に達する平面視で２ｍｍ×２ｍｍ以上の寸法の開口を形成して、前記不純物拡散領域の少なくとも一部を前記絶縁膜から露出させる工程と、を備え、
    前記開口を形成する工程は、
    前記エッチングマスクをマスクとして用いるドライエッチングにより、前記絶縁膜の半分以下の厚さが残るように前記絶縁膜を除去する工程と、
    前記エッチングマスクをマスクとして用いるウェットエッチングにより、前記半導体層の上面に達するまで前記絶縁膜を除去する工程と、を含み、
    前記絶縁膜は、シリコン酸化膜から成る第１絶縁膜と、前記第１絶縁膜上に形成され前記第１絶縁膜よりも厚いシリコン窒化膜から成る第２絶縁膜とを含んでおり、
    前記開口を形成する工程は、前記ドライエッチングを行う工程で前記第２絶縁膜を除去し、前記ウェットエッチングを行う工程で前記第１絶縁膜を除去することによって行われる
    ことを特徴とする半導体装置の製造方法。
  2. 前記第２絶縁膜は、前記第１絶縁膜よりも前記ドライエッチングでの前記エッチングマスクに対する選択比が大きく、
    前記第１絶縁膜は、前記第２絶縁膜よりも前記ウェットエッチングでのエッチング速度が小さい
    請求項１に記載の半導体装置の製造方法。
  3. 前記開口を形成する工程で前記絶縁膜から露出される前記不純物拡散領域は、トランジスタのチャネル領域を含む
    請求項１に記載の半導体装置の製造方法。
  4. 前記半導体層は、シリコンよりも格子定数の小さい材料で形成されている
    請求項１に記載の半導体装置の製造方法。
  5. 前記半導体層の材料は、炭化珪素または窒化ガリウムである
    請求項４に記載の半導体装置の製造方法。
JP2017507271A 2015-03-26 2015-03-26 半導体装置の製造方法 Active JP6289738B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/059299 WO2016151829A1 (ja) 2015-03-26 2015-03-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2016151829A1 JPWO2016151829A1 (ja) 2017-08-10
JP6289738B2 true JP6289738B2 (ja) 2018-03-07

Family

ID=56978157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017507271A Active JP6289738B2 (ja) 2015-03-26 2015-03-26 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10242876B2 (ja)
JP (1) JP6289738B2 (ja)
CN (1) CN107431009B (ja)
DE (1) DE112015006371T5 (ja)
WO (1) WO2016151829A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887244B2 (ja) * 2016-12-09 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107492484A (zh) * 2017-08-15 2017-12-19 上海华虹宏力半导体制造有限公司 Sab层图形结构的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59104143A (ja) * 1982-12-07 1984-06-15 Sony Corp 配線の形成方法
JPS61259528A (ja) * 1985-05-13 1986-11-17 Matsushita Electronics Corp 半導体装置の製造方法
JPS62118529A (ja) * 1985-11-19 1987-05-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JPS6319823A (ja) * 1986-07-14 1988-01-27 Hitachi Ltd 微細薄膜パタ−ンの形成方法
US4676869A (en) * 1986-09-04 1987-06-30 American Telephone And Telegraph Company At&T Bell Laboratories Integrated circuits having stepped dielectric regions
JPH0922998A (ja) 1995-07-04 1997-01-21 Fujitsu Ltd 半導体装置及びその製造方法
JP4671314B2 (ja) 2000-09-18 2011-04-13 独立行政法人産業技術総合研究所 オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法
JP2005236062A (ja) * 2004-02-20 2005-09-02 Nec Electronics Corp 不揮発性半導体記憶装置の製造方法
JP2008294171A (ja) 2007-05-24 2008-12-04 Oki Electric Ind Co Ltd 半導体デバイス及びその製造方法
JP2013030618A (ja) * 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
CN104157564B (zh) * 2013-05-15 2016-12-28 中芯国际集成电路制造(上海)有限公司 改善刻蚀后关键尺寸均匀性的方法
CN104241114B (zh) * 2013-06-09 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103439862B (zh) * 2013-08-16 2016-04-27 上海华力微电子有限公司 栅极lele双重图形成型方法
CN104078335B (zh) * 2014-06-30 2017-04-19 中国科学院上海微系统与信息技术研究所 一种用于HVPE生长GaN单晶的复合籽晶模板及方法
JP6319823B2 (ja) * 2014-08-25 2018-05-09 エヌエスディ株式会社 センサ装置及びセンサシステム用の機器

Also Published As

Publication number Publication date
DE112015006371T5 (de) 2017-12-14
CN107431009A (zh) 2017-12-01
US20180019130A1 (en) 2018-01-18
WO2016151829A1 (ja) 2016-09-29
JPWO2016151829A1 (ja) 2017-08-10
CN107431009B (zh) 2020-10-27
US10242876B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
JP6105032B2 (ja) トレンチ電極を備えた半導体デバイス
JP6930197B2 (ja) 半導体装置および半導体装置の製造方法
JP5639926B2 (ja) 炭化珪素半導体装置及びその製造方法
US9543395B2 (en) Normally-off power JFET and manufacturing method thereof
US20110057202A1 (en) Semiconductor device and method of fabricating the same
US8653535B2 (en) Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
US9691759B2 (en) Semiconductor device including semiconductor substrate, silicon carbide semiconductor layer, unit cells, source, and gate
JP5509543B2 (ja) 半導体装置の製造方法
JP5677330B2 (ja) 炭化珪素半導体装置およびその製造方法
US8222107B2 (en) Method for producing semiconductor element
JP2015185700A (ja) 半導体装置
JP6269819B2 (ja) 半導体装置及びその製造方法
JP6297172B2 (ja) 炭化珪素半導体装置及びその製造方法
JP5636752B2 (ja) 半導体装置及びその製造方法
TW201947766A (zh) 高電子遷移率電晶體
JP5098293B2 (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
JP2013254826A (ja) 半導体装置およびその製造方法
JP6289738B2 (ja) 半導体装置の製造方法
JP5995701B2 (ja) 炭化珪素半導体装置及びその製造方法
JP6253518B2 (ja) 炭化珪素半導体装置の製造方法
JP5879763B2 (ja) 半導体装置の製造方法
US20210367070A1 (en) Semiconductor device and method for manufacturing same
JP2009088081A (ja) Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
JP6623772B2 (ja) 炭化珪素半導体装置の製造方法
KR101371491B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180206

R150 Certificate of patent or registration of utility model

Ref document number: 6289738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250