JP2005236062A - 不揮発性半導体記憶装置の製造方法 - Google Patents

不揮発性半導体記憶装置の製造方法 Download PDF

Info

Publication number
JP2005236062A
JP2005236062A JP2004043804A JP2004043804A JP2005236062A JP 2005236062 A JP2005236062 A JP 2005236062A JP 2004043804 A JP2004043804 A JP 2004043804A JP 2004043804 A JP2004043804 A JP 2004043804A JP 2005236062 A JP2005236062 A JP 2005236062A
Authority
JP
Japan
Prior art keywords
insulating film
resist
film
etching
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004043804A
Other languages
English (en)
Inventor
Takayuki Onda
貴之 恩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004043804A priority Critical patent/JP2005236062A/ja
Priority to US11/060,319 priority patent/US20050196905A1/en
Publication of JP2005236062A publication Critical patent/JP2005236062A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】シリコン基板にダメージを与えることなく、ウェットエッチングにより剥離することなく、小さい径のトンネル窓を形成できる不揮発性半導体記憶装置の製造方法の提供。
【解決手段】第１に反射防止膜７を介してＫｒＦ線レジスト８を塗布する。これによりレジストの開口寸法自体を小さくすると共に密着性を向上させてウェットエッチング中の剥離を防止する。第２に反射防止膜７のドライエッチングの際に第１の絶縁膜２の途中でエッチングを止める。これにより反射防止膜７を除去すると共に第１の絶縁膜２をドライエッチングにより薄膜化することによってその後のウェットエッチングの時間を短くして基板面方向への広がりを抑制する。第３に第１の絶縁膜２をウェットエッチングにより除去する。これによりシリコン基板１にプラズマダメージが入ることがなくなり、トンネル絶縁膜の信頼性を向上させる。
【選択図】図１

Description

本発明は、不揮発性半導体記憶装置の製造方法に関し、特に、トンネル絶縁膜が形成されるトンネル窓の形成方法に関する。
フラッシュメモリと呼ばれる不揮発性半導体記憶装置では、記憶素子として一般にフローティングゲート（Floating Gate）トランジスタが用いられている。このフローティングゲートトランジスタは、半導体基板主面に設けられたトンネル絶縁膜上に浮遊ゲート電極である第１のゲート電極が形成され、この第１ゲート電極の上部にシリコン酸化膜とシリコン窒化膜の積層膜などからなる層間絶縁膜が設けられ、更にこの層間絶縁膜の上部に制御ゲート電極である第２ゲート電極が形成されて作製される。そして、浮遊ゲート電極に電荷を蓄積することにより情報の記憶が行われる。
上記浮遊ゲート電極に蓄積される電荷は、制御ゲート電極に比較的高い電圧を与えることにより、シリコン基板からトンネル絶縁膜を通して注入されるため、トンネル絶縁膜は情報の記憶時には浮遊ゲート電極とシリコン基板とを絶縁し、情報の書き込み／消去時には電荷を通過させる機能が求められることから、通常、数ｎｍから十数ｎｍ程度に薄膜化される。
このトンネル絶縁膜を薄膜化する方法として、例えば、一旦、シリコン基板全面に第１の絶縁膜（熱酸化膜）を形成した後、薄膜化する部分に開口を有するレジストパターンを形成し、緩衝弗酸などのエッチング液で開口部分の第１の絶縁膜をエッチングして薄くする方法がある。しかしながら、エッチング液で薄膜化する方法では膜厚を正確に制御することができず、また、エッチング面が荒れてしまうために膜質が低下するという問題がある。
そこで、薄いトンネル絶縁膜を形成する部分（以下、トンネル窓と呼ぶ。）の第１の絶縁膜を一旦除去して、その部分に再度薄いトンネル絶縁膜を形成する方法（第１の従来方法）が用いられる。この第１の従来方法について、図４を参照して説明する。
まず、シリコン基板上にシャロートレンチ法やＬＯＣＯＳ法などを用いて素子分離絶縁膜を形成し、素子分離絶縁膜で区画された素子形成領域にイオン打ち込みにより不純物を注入してウェル領域を形成する。なお、素子分離の方法やウェル領域の形成方法などは素子の形態に応じて任意に設定することができるため、以下の図では本発明が関連するトンネル窓近傍の構造のみを示す。
次に、図４（ａ）に示すように、シリコン基板１の全面に、熱酸化法を用いて２０〜３０ｎｍ程度の膜厚の第１の絶縁膜２（熱酸化膜）を形成し、第１の絶縁膜２上にｉ線レジスト９を塗布し、公知のフォトリソグラフィー技術を用いてｉ線露光、現像を行い、ｉ線レジスト９にトンネル窓１０を形成するための所定の形状の開口を形成する。
次に、図４（ｂ）に示すように、ｉ線レジスト９をマスクとして、緩衝弗酸などのエッチング液を用いてウェットエッチングを行い、開口部分の第１の絶縁膜２をエッチングしてトンネル窓１０を形成する。その際、ウェットエッチングではエッチングは等方的に進行するために基板面方向（図の左右方向）にもエッチングが進行し、その結果、ｉ線レジスト９の開口よりも広い領域の第１の絶縁膜２が除去される。また、第１の絶縁膜２を確実に除去するために通常、エッチングレートから算出されるエッチング時間よりも長めにエッチング（オーバーエッチング）が行われるため、基板面方向への広がりがより顕著になる。
次に、図４（ｃ）に示すように、酸素プラズマアッシングや有機剥離液を用いたウェット処理などを用いてｉ線レジスト９を除去した後、図４（ｄ）に示すように、熱酸化法を用いて全面に第２の絶縁膜３（トンネル酸化膜）を形成する。
次に、図４（ｅ）に示すように、第２の絶縁膜３上にポリシリコンを堆積し、不純物を拡散してからパターニングして浮遊ゲート電極４を形成する。次に、浮遊ゲート電極４上にシリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜などからなる層間絶縁膜５を形成した後、再び全面にポリシリコンを堆積し、不純物を拡散してからパターニングして制御ゲート電極６を形成する。そして、イオン打ち込みによりソース／ドレイン領域を形成し、所望の配線、ビアなどを設けてフローティングゲートトランジスタの基本構造が完成する。
上記方法により、膜厚が正確に制御された膜質のよい第２の絶縁膜３（トンネル酸化膜）を形成することができるが、上述したように図４（ｂ）で第１の絶縁膜２をエッチングしてトンネル窓１０を形成する際に、基板面方向のエッチングによりｉ線レジスト９の開口よりも大きい径のトンネル窓１０が形成されてしまう。ここで従来の不揮発性半導体記憶装置ではこの程度の大きさのトンネル窓１０でも十分であったが、不揮発性半導体記憶装置の微細化に伴ってトンネル窓１０の寸法も小さくする必要があり、また、情報の書き込み／消去の信頼性を向上させるためにもトンネル窓１０の寸法を小さくする必要がある。
そこで、トンネル窓１０の基板面方向への広がりを抑制するために、第１の絶縁膜２をドライエッチングで除去する方法（第２の従来方法）も提案されている（例えば、下記特許文献１など）。この方法について図５を参照して説明する。
まず、第１の従来方法と同様に、シリコン基板上に素子分離絶縁膜を形成し、素子分離絶縁膜で区画された素子形成領域にイオン打ち込みにより不純物を注入してウェル領域を形成する。次に、シリコン基板１の全面に熱酸化法を用いて第１の絶縁膜２（熱酸化膜）を形成した後、第１の絶縁膜２上にシリコン窒化膜１１を形成し（図５（ａ）参照）、その上に形成したｉ線レジスト９をマスクとしてＲＩＥ（Reactive ion Etching）などの異方性ドライエッチングを用いてシリコン窒化膜１１及び第１の絶縁膜２を除去してトンネル窓１０を形成する（図５（ｂ）参照）。次に、ｉ線レジスト９を除去してからトンネル窓１０内のシリコン基板表面に犠牲酸化膜１２を形成し（図５（ｃ）参照）、更にシリコン窒化膜１１をマスクとして犠牲酸化膜１２をウェットエッチングにより除去し（図５（ｄ）参照）、その後、再度熱酸化法を用いて第２の絶縁膜３（トンネル絶縁膜）を形成し、その上に浮遊ゲート電極４、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜などからなる層間絶縁膜５、制御ゲート電極６を順次形成する（図５（ｆ）参照）。
特開平３−６００７８号公報（第２−３頁、第２図）
上述した第１の従来方法では、レジストをマスクとしてウェットエッチングを行うため、レジストはウェットエッチングに対する耐性が必要であり、そのため、通常はｉ線（３６５ｎｍ）に感光性を有するｉ線レジスト９が用いられる。しかしながら、ｉ線は波長が長いために小さい開口パターンを形成することができず、ウェットエッチングによる基板面方向の広がりと相まって微細化に対応できる径のトンネル窓１０を形成することができない。
具体的には、ｉ線レジスト９では０．３μｍ以下の開口パターンを形成することができず、図４（ｂ）に示す第１の絶縁膜２のウェットエッチングでｉ線レジスト９の開口寸法よりも更に０．１μｍ程度広がってしまうために、結果的に０．４μｍ以下の寸法のトンネル窓１０を形成することができない。
また、上記特許文献１記載の方法（第２の従来方法）では、図５（ｂ）で異方性のドライエッチングを用いて第１の絶縁膜２をエッチングしているため、第１の絶縁膜２の開口はｉ線レジスト９の開口とほぼ同等となり、第１の従来方法よりもトンネル窓１０を小さくすることができる。しかしながら、第１の絶縁膜２をドライエッチングで除去することによりシリコン基板１にプラズマによるダメージが入ってしまい、その上に形成する第２の絶縁膜３（トンネル酸化膜）の信頼性が低下してしまう。そこで、特許文献１ではトンネル酸化膜を形成する前に、一旦、犠牲酸化膜１２を形成し、この犠牲酸化膜１２をウェットエッチングで除去してから再度トンネル酸化膜を形成する方法を用いているが、犠牲酸化膜１２を形成したとしてもプラズマダメージを完全に取り除くことはできない。また、犠牲酸化膜１２を除去するためにウェットエッチングを用いているため、その際に第１の絶縁膜２が基板面方向にエッチングされてしまい、トンネル窓１０の径はやはり大きくなってしまう。
そこで、トンネル窓１０を小さくする別の方法として、ｉ線レジスト９よりも波長の短い光に感光するレジスト（例えば、ＫｒＦ線（波長２４８ｎｍ）に感光するレジスト、以下、ＫｒＦ線レジストと呼ぶ。）を用いてレジストの開口径を小さくする方法が考えられる。しかしながら、ＫｒＦ線レジストはシリコン酸化膜に対する密着性が悪いため、第１の絶縁膜２上にＫｒＦ線レジストを形成しても、図７に示すように、ウェットエッチング中に剥離が生じてしまい、その結果、歩留まりを著しく低下させてしまう。
このように、トンネル窓１０の寸法を小さくする方法として、マスクとなるレジストの開口自体を小さくする方法と、第１の絶縁膜２をエッチングする際の基板面方向への広がりを抑制する方法とがあるが、レジストの開口を小さくするためにＫｒＦ線レジストを用いるとウェットエッチングで剥離してしまい、また、基板面方向への広がりを抑制するためにドライエッチングを用いるとシリコン基板にプラズマダメージが入ってトンネル酸化膜の信頼性が低下してしまう。
このような問題は不揮発性半導体記憶装置に限らず、他の半導体記憶装置や半導体装置の製造においても同様に生じ、ダメージを与えることなく小さい寸法の開口を形成することができる方法の提案が望まれている。
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、シリコン基板にダメージを与えることなく、また、ウェットエッチングにより剥離することなく、小さい径の開口（トンネル窓）を形成することができる不揮発性半導体記憶装置の製造方法を提供することにある。
上記目的を達成するため、本発明の半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に反射防止膜とＫｒＦ線に感光するレジストとを順次形成する工程と、前記レジストに開口部を形成する工程と、前記レジストをマスクとして、ドライエッチング法を用いて、前記開口部の前記反射防止膜をエッチングすると共に、前記開口部の前記第１の絶縁膜を途中までエッチングする工程と、前記レジストと前記反射防止膜とをマスクとして、ウェットエッチング法を用いて、前記開口部の残りの前記第１の絶縁膜をエッチングする工程と、前記レジストと前記反射防止膜とを除去した後、前記半導体基板上に前記第１の絶縁膜よりも薄い第２の絶縁膜を形成する工程と、を含むものである。
また、本発明の不揮発性半導体記憶装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に反射防止膜とｉ線よりも波長の短い光に感光するレジストとを順次形成する工程と、前記レジストにトンネル窓を形成するための開口部を形成する工程と、前記レジストをマスクとして、ドライエッチング法を用いて、前記開口部の前記反射防止膜をエッチングすると共に、前記開口部の前記第１の絶縁膜を途中までエッチングする工程と、前記レジストと前記反射防止膜とをマスクとして、ウェットエッチング法を用いて、前記開口部の残りの前記第１の絶縁膜をエッチングして前記トンネル窓を形成する工程と、前記レジストと前記反射防止膜とを除去した後、少なくとも前記トンネル窓上に前記第１の絶縁膜よりも薄い第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に浮遊ゲート電極と層間絶縁膜と制御ゲート電極とを順次形成する工程と、を含むものである。
本発明においては、前記レジストとしてＫｒＦ線に感光するレジストを用い、前記トンネル窓を直径略０．４μｍ以下で形成することが好ましい。
このように、本発明では、トンネル窓を形成するためのマスク材としてＫｒＦ線レジストと反射防止膜とを用い、かつ、反射防止膜をドライエッチングした後、第１の絶縁膜をウェットエッチングで除去しているため、反射防止膜によってＫｒＦ線レジストの剥離を防止すると共に、ｉ線（波長３６５ｎｍ）よりも波長の短いＫｒＦ線（波長２４８ｎｍ）を用いることによって開口径の小さいトンネル窓の形成を可能とし、更に、反射防止膜のドライエッチングで第１の絶縁膜を途中までエッチングし、ウェットエッチングで残りの部分を除去することにより、基板へのプラズマダメージを防止することができる。
本発明の不揮発性半導体記憶装置の製造方法によれば、下記記載の効果を奏する。
本発明の第１の効果は、レジストの剥離を防止すると共に、開口径の小さいトンネル窓を形成することができるということである。
その理由は、第１の絶縁膜上に反射防止膜を介してレジストを形成するため、波長２４８ｎｍのＫｒＦ線に感光するＫｒＦ線レジストを使用することができ、これによりレジストの開口径を小さくすることができるからである。
また、本発明の第２の効果は、基板へのプラズマダメージを防止することができるということである。
その理由は、反射防止膜をドライエッチングする際に第１の絶縁膜の途中までエッチングし、残りの部分をウェットエッチングで除去しているため、基板にプラズマダメージが入る恐れがないからである。
従来技術で示したように、不揮発性半導体記憶装置の微細化を図り、情報の書き込み／消去の信頼性を向上させるためには、電荷を浮遊ゲート電極に流し込むトンネル絶縁膜を形成するトンネル窓の寸法を小さくすることが重要である。しかしながら、通常、トンネル窓はｉ線レジストをマスクとしてウェットエッチングで形成されるために、ｉ線レジストの解像度やウェットエッチング時の基板面方向への広がりにより、０．４μｍ以下の径のトンネル窓を形成することができない。
この問題に対して、ｉ線よりも波長の短いＫｒＦ線に感光するレジストを用いる方法もあるが、ＫｒＦ線レジストは密着性が悪いためにウェットエッチング中に剥離してしまい、また、ウェットエッチングに代えてＲＩＥなどの異方性ドライエッチングを用いる方法では基板にプラズマダメージが入ってしまい、トンネル絶縁膜の信頼性が低下してしまうという問題が生じる。
そこで本発明では、シリコン基板にダメージを与えることなく、かつ、小さい寸法のトンネル窓を形成するために、まず、第１に反射防止膜（ＡＲＣ：Anti Refractive Coating）を介してＫｒＦ線レジストを塗布する。これにより、レジストパターンの開口寸法自体を小さくすると共に、ＫｒＦ線レジストの密着性を向上させてウェットエッチング中の剥離を防止する。第２に反射防止膜をドライエッチングにより除去する際に第１の絶縁膜（熱酸化膜）の途中でエッチングがストップするようにする。これにより、反射防止膜を確実に除去することができると共に第１の絶縁膜を多少ドライエッチングにより薄膜化することによってその後のウェットエッチングの時間を短くして基板面方向への広がりを抑制する。第３に第１の絶縁膜をウェットエッチングにより除去する。これによりシリコン基板にプラズマダメージが入ることがなくなり、トンネル絶縁膜の信頼性を向上させることができる。このような処理を行うことにより、基板にダメージを与えることなく微小な寸法のトンネル窓を形成することが可能となり、不揮発性半導体記憶装置の微細化の要求に応えることができる。
なお、ＫｒＦ線レジストを用いたフォトリソグラフィー技術や、ドライエッチング技術、ウェットエッチング技術自体は公知の技術であるが、不揮発性半導体記憶装置の製造に関しては、どの工程でどのような処理を行うかによって素子の特性や歩留まりが大きく変動する。従って、製造方法を決定するためには実験を行ってその効果を検証することが重要であり、実験によって得られた知見に基づく上記方法は、本願発明者のみが案出できる新規な方法である。
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の一実施例に係る不揮発性半導体記憶装置の製造方法について、図１乃至図３を参照して説明する。図１及び図２は、本実施例に係る不揮発性半導体記憶装置の製造方法の一部を模式的に示す工程断面図であり、図３は、本発明の効果を説明するための図であり、トンネル窓形成工程時の断面を拡大した電子顕微鏡写真である。以下、図１及び図２を参照して、本実施例の不揮発性半導体記憶装置の具体的な製造方法について説明する。
まず、Ｐ型シリコン基板１などの半導体基板上に、シャロートレンチ法やＬＯＣＯＳ法などを用いて素子分離のための素子分離絶縁膜を形成し、素子分離絶縁膜で区画された素子形成領域に、イオン打ち込みにより不純物を注入してウェル領域を形成する。なお、本発明はトンネル絶縁膜を設けるためのトンネル窓の形成方法に特徴を有するものであり、素子分離の方法やウェル領域の形成方法などは限定されない。そこで以下ではトンネル窓近傍の構造についてのみ記載する。
次に、図１（ａ）に示すように、熱酸化法を用いて２０〜３０ｎｍ程度の膜厚の第１の絶縁膜２（熱酸化膜）を形成する。次に、トンネル窓を形成するためのレジストを形成するが、本実施例ではトンネル窓の径を小さくするためにＫｒＦ線レジスト８を用いるため、第１の絶縁膜２上にＫｒＦ線レジスト８を直接塗布すると密着性が悪く、その後のウェットエッチングで剥がれてしまう。そこで本実施例では、第１の絶縁膜２上に反射防止膜７を塗布し、乾燥させた後、反射防止膜７の上にＫｒＦ線レジスト８を塗布する。そして、公知のフォトリソグラフィー技術を用いて、ＫｒＦ線露光、現像を行い、ＫｒＦ線レジスト８にトンネル窓を形成するための所定の形状の開口を形成する。このように波長２４８ｎｍのＫｒＦ線に感光するＫｒＦレジスト８を用いることにより０．３μｍ以下の寸法で開口を形成することができ、トンネル窓の寸法を小さくすることができる。なお、上記反射防止膜７としてはポリイミド系のポリマに有機ハロゲン化合物やヒドロキシル化合物、カボロキシル化合物などの染料を混ぜ合わせたものやトリアジン系誘導体をポリマとするものが一般的であるが、第１の絶縁膜２及びＫｒＦレジスト８との密着性がよいものであればその種類は問わない。
次に、図１（ｂ）に示すように、ＫｒＦ線レジスト８をマスクとして、ＲＩＥ法などを用いてドライエッチングを行い、開口部分の反射防止膜７を除去する。その際、ドライエッチングが不十分であると反射防止膜７が残留してしまい、また、エッチング時間が長すぎるとシリコン基板１までエッチングされてプラズマダメージを与えてしまうため、ドライエッチングが第１の絶縁膜２の途中で止まるようにエッチング時間を調整する。なお、ドライエッチングの条件も特に限定されないが、開口径を極力小さくするために異方性が得られる条件でエッチングすることが好ましい。
次に、図１（ｃ）に示すように、ＫｒＦ線レジスト８及び反射防止膜７をマスクとして、緩衝弗酸などのエッチング液を用いてウェットエッチングを行い、開口部分の第１の絶縁膜２をエッチングしてトンネル窓１０を形成する。その際、本実施例ではＫｒＦ線レジスト８と第１の絶縁膜２との間に反射防止膜７が形成されているため、ＫｒＦ線レジスト８がウェットエッチング中に剥離することはない。また、第１の絶縁膜２は反射防止膜７のドライエッチングで多少エッチングされているため、ウェットエッチングの量を減らしてエッチング時間を短縮することができ、その結果、基板面方向への広がりも抑制することができる。更に、ドライエッチングでは一般的に反応性生成物が側壁部分に付着するため、この反応性生成物によって基板面方向のエッチングが抑制されることが期待でき、これによっても基板面方向への広がりを抑制することができる。このような効果により、ウェットエッチングによる基板面方向への広がりも従来と同等以下に抑制することができるため、ＫｒＦ線レジスト８の開口径が０．３μｍ以下であることから、トンネル窓１０の径は０．４μｍ以下となり、不揮発性半導体記憶装置の微細化の要求に応えることが可能となる。
次に、図２（ａ）に示すように、有機剥離液を用いたウェット処理などによりＫｒＦ線レジスト８及び反射防止膜７を除去した後、図２（ｂ）に示すように、熱酸化法を用いて全面に数ｎｍ程度の膜厚の第２の絶縁膜３（トンネル酸化膜）を形成する。その際、本実施例では少なくともシリコン基板１近傍の第１の絶縁膜２はウェットエッチングにより除去しているため、シリコン基板１にプラズマダメージが入ることがなく第１の絶縁膜２の信頼性が低下することはない。また、第２の従来方法のように犠牲酸化膜１２を形成する必要もないため、第２の従来方法に比べて工程を簡略化することもできる。
次に、図２（ｃ）に示すように、第２の絶縁膜３上にポリシリコンを堆積し、不純物を拡散してからパターニングして浮遊ゲート電極４を形成する。次に、浮遊ゲート電極４上にシリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜などからなる層間絶縁膜５を形成した後、再び全面にポリシリコンを堆積し、不純物を拡散してからパターニングして制御ゲート電極６を形成する。なお、浮遊ゲート電極４、層間絶縁膜５、制御ゲート電極６の材料や形成方法は上記記載に限定されない。その後、イオン打ち込みによりソース／ドレイン領域を形成し、所望の配線、ビアなどを設けてフローティングゲートトランジスタの基本構造が完成する。
上記方法による効果を確認するために、不揮発性半導体記憶装置の断面構造を電子顕微鏡で撮影した。その結果、本発明の方法では、図１（ｃ）の第１の絶縁膜２のウェットエッチング後の断面は図３のようになり、トンネル窓１０の開口径は０．４μｍ以下（略０．３５μｍ）とすることができ、また、基板面方向の広がりも各々の側で略０．０５μｍ以下（略０．０４μｍ）とすることができた。これに対して、第１の絶縁膜２上にｉ線レジスト９を塗布してウェットエッチングを行う第１の従来方法で形成した試料では、図６に示すように、トンネル窓１０の開口径は０．４μｍ以上（略０．５０μｍ）であった。このことから本発明の方法が微小な寸法のトンネル窓１０を形成する方法として優れていることが確認できた。
なお、図３ではＫｒＦ線レジスト８の開口径を０．３μｍとしているためにトンネル窓１０の開口径も０．３５μｍ程度となったが、ＫｒＦ線レジスト８では０．２μｍまで解像することができるため、トンネル窓１０も０．３μｍ以下にすることが可能であり、不揮発性半導体記憶装置を更に微細化することができる。
このように本実施例の方法では、反射防止膜７を介在させてＫｒＦ線レジスト８を形成しているため、ＫｒＦ線レジスト８の開口寸法を小さく（０．３μｍ以下）することができると共に、ＫｒＦ線レジスト８の剥離も防止することができる。更に、反射防止膜７をドライエッチングで除去する際に第１の絶縁膜２も途中までエッチングされ、その後ウェットエッチングにより完全に除去されるため、シリコン基板１にプラズマダメージを与えることなくトンネル窓１０を形成できると共に、ウェットエッチングする第１の絶縁膜２の厚さを薄くすることにより基板面方向の広がりを抑制することができるため、トンネル窓１０の寸法を更に小さくすることができる。
なお、上記実施例では、本発明の製造方法を不揮発性半導体記憶装置に適用する場合について記載したが、本発明は上記実施例に限定されるものではなく、基板にダメージを与えることなく微少な開口を形成することが求められる任意の半導体装置に適用することができる。
本発明の一実施例に係る不揮発性半導体記憶装置の製造方法の一部を模式的に示す工程断面図である。 本発明の一実施例に係る不揮発性半導体記憶装置の製造方法の一部を模式的に示す工程断面図である。 本発明の一実施例に係る不揮発性半導体記憶装置の製造方法におけるトンネル窓形成工程の状態を示す電子顕微鏡写真である。 従来の不揮発性半導体記憶装置の製造方法の一部を模式的に示す工程断面図である。 従来の不揮発性半導体記憶装置の製造方法の一部を模式的に示す工程断面図である。 従来の不揮発性半導体記憶装置の構造を示す電子顕微鏡写真である。 従来の不揮発性半導体記憶装置の製造方法におけるｉ線レジストの剥離を示す電子顕微鏡写真である。
符号の説明
１ シリコン基板
２ 第１の絶縁膜（熱酸化膜）
３ 第２の絶縁膜（トンネル酸化膜）
４ 浮遊ゲート電極
５ 層間絶縁膜
６ 制御ゲート絶縁膜
７ 反射防止膜
８ ＫｒＦ線レジスト
９ ｉ線レジスト
１０ トンネル窓
１１ シリコン窒化膜
１２ 犠牲酸化膜

Claims (3)

  1. 半導体基板上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に反射防止膜とＫｒＦ線に感光するレジストとを順次形成する工程と、
    前記レジストに開口部を形成する工程と、
    前記レジストをマスクとして、ドライエッチング法を用いて、前記開口部の前記反射防止膜をエッチングすると共に、前記開口部の前記第１の絶縁膜を途中までエッチングする工程と、
    前記レジストと前記反射防止膜とをマスクとして、ウェットエッチング法を用いて、前記開口部の残りの前記第１の絶縁膜をエッチングする工程と、
    前記レジストと前記反射防止膜とを除去した後、前記半導体基板上に前記第１の絶縁膜よりも薄い第２の絶縁膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 半導体基板上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に反射防止膜とｉ線よりも波長の短い光に感光するレジストとを順次形成する工程と、
    前記レジストにトンネル窓を形成するための開口部を形成する工程と、
    前記レジストをマスクとして、ドライエッチング法を用いて、前記開口部の前記反射防止膜をエッチングすると共に、前記開口部の前記第１の絶縁膜を途中までエッチングする工程と、
    前記レジストと前記反射防止膜とをマスクとして、ウェットエッチング法を用いて、前記開口部の残りの前記第１の絶縁膜をエッチングして前記トンネル窓を形成する工程と、
    前記レジストと前記反射防止膜とを除去した後、少なくとも前記トンネル窓上に前記第１の絶縁膜よりも薄い第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜上に浮遊ゲート電極と層間絶縁膜と制御ゲート電極とを順次形成する工程と、を含むことを特徴とする不揮発性半導体記憶装置の製造方法。
  3. 前記レジストとしてＫｒＦ線に感光するレジストを用い、前記トンネル窓を直径略０．４μｍ以下で形成することを特徴とする請求項２記載の不揮発性半導体記憶装置の製造方法。
JP2004043804A 2004-02-20 2004-02-20 不揮発性半導体記憶装置の製造方法 Pending JP2005236062A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004043804A JP2005236062A (ja) 2004-02-20 2004-02-20 不揮発性半導体記憶装置の製造方法
US11/060,319 US20050196905A1 (en) 2004-02-20 2005-02-18 Semiconductor device featuring fine windows formed in oxide layer of semiconductor substrate thereof, and production method for manufacturing such semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004043804A JP2005236062A (ja) 2004-02-20 2004-02-20 不揮発性半導体記憶装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005236062A true JP2005236062A (ja) 2005-09-02

Family

ID=34908456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004043804A Pending JP2005236062A (ja) 2004-02-20 2004-02-20 不揮発性半導体記憶装置の製造方法

Country Status (2)

Country Link
US (1) US20050196905A1 (ja)
JP (1) JP2005236062A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859484B1 (ko) * 2006-09-08 2008-09-23 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조 방법
KR20100095397A (ko) * 2009-02-20 2010-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 반도체 기억장치 및 그 제작 방법
CN102269724A (zh) * 2011-06-23 2011-12-07 西安交通大学 半导体气敏传感器的定向纳米纤维化三维立体叉指电极的制作方法
JP2016048731A (ja) * 2014-08-27 2016-04-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2016151829A1 (ja) * 2015-03-26 2016-09-29 三菱電機株式会社 半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617111B (zh) * 2015-02-03 2017-08-25 京东方科技集团股份有限公司 基板及其制造方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100420A (en) * 1980-01-17 1981-08-12 Toshiba Corp Plasma etching method for oxidized silicon film
JPH04211177A (ja) * 1990-03-08 1992-08-03 Matsushita Electron Corp 不揮発性半導体記憶装置およびその製造方法
JPH07226396A (ja) * 1994-02-10 1995-08-22 Sony Corp パターン形成方法
JPH1032314A (ja) * 1996-07-15 1998-02-03 Nec Corp 半導体装置の製造方法
JPH10221855A (ja) * 1997-02-06 1998-08-21 Fuji Photo Film Co Ltd 反射防止膜材料組成物及びそれを用いたレジストパターン形成方法
JPH11121433A (ja) * 1997-10-20 1999-04-30 Nec Corp 半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US540614A (en) * 1895-06-04 gates
JPH04330709A (ja) * 1991-04-25 1992-11-18 Matsushita Electric Ind Co Ltd 微細パターン形成材料およびパターン形成方法
JP2694097B2 (ja) * 1992-03-03 1997-12-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 反射防止コーティング組成物
DE69630864T2 (de) * 1996-01-31 2004-11-04 Sgs-Thomson Microelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung nichtflüchtiger Speicheranordnungen mit Tunneloxid
KR100187653B1 (ko) * 1996-02-27 1999-06-01 김주용 메모리 셀 어레이
US6808869B1 (en) * 1996-12-24 2004-10-26 Fuji Photo Film Co., Ltd. Bottom anti-reflective coating material composition and method for forming resist pattern using the same
EP0851300B1 (en) * 1996-12-24 2001-10-24 Fuji Photo Film Co., Ltd. Bottom anti-reflective coating material composition and method of forming resist pattern using the same
KR100241524B1 (ko) * 1996-12-28 2000-02-01 김영환 플래쉬 메모리 셀
US6303488B1 (en) * 1997-02-12 2001-10-16 Micron Technology, Inc. Semiconductor processing methods of forming openings to devices and substrates, exposing material from which photoresist cannot be substantially selectively removed
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6165846A (en) * 1999-03-02 2000-12-26 Zilog, Inc. Method of eliminating gate leakage in nitrogen annealed oxides
JP4009459B2 (ja) * 2000-02-25 2007-11-14 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法及びマスクの作製方法
US6933554B1 (en) * 2000-07-11 2005-08-23 Advanced Micro Devices, Inc. Recessed tunnel oxide profile for improved reliability in NAND devices
JP4390028B2 (ja) * 2000-10-04 2009-12-24 日産化学工業株式会社 ポジ型感光性ポリイミド樹脂組成物
KR100365642B1 (ko) * 2000-10-30 2002-12-26 삼성전자 주식회사 접촉창을 갖는 반도체 장치의 제조 방법
JP3666807B2 (ja) * 2001-12-03 2005-06-29 東京応化工業株式会社 ホトレジストパターンの形成方法およびホトレジスト積層体
JP2003203841A (ja) * 2002-01-07 2003-07-18 Mitsubishi Electric Corp 評価方法、製造条件補正方法及び半導体装置の製造方法
US6852592B2 (en) * 2002-06-03 2005-02-08 Hynix Semiconductor, Inc. Methods for fabricating semiconductor devices
US6884736B2 (en) * 2002-10-07 2005-04-26 Taiwan Semiconductor Manufacturing Co, Ltd. Method of forming contact plug on silicide structure
TW573317B (en) * 2003-04-01 2004-01-21 Mosel Vitelic Inc Coating method of adhesive
US20050045939A1 (en) * 2003-08-27 2005-03-03 Eungjoon Park Split-gate memory cell, memory array incorporating same, and method of manufacture thereof
JP4345889B2 (ja) * 2003-11-07 2009-10-14 Ｏｋｉセミコンダクタ株式会社 Ｆｌｏｔｏｘ型ｅｅｐｒｏｍの製造方法
US20050260804A1 (en) * 2004-05-24 2005-11-24 Tae-Wook Kang Semiconductor device and method of fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100420A (en) * 1980-01-17 1981-08-12 Toshiba Corp Plasma etching method for oxidized silicon film
JPH04211177A (ja) * 1990-03-08 1992-08-03 Matsushita Electron Corp 不揮発性半導体記憶装置およびその製造方法
JPH07226396A (ja) * 1994-02-10 1995-08-22 Sony Corp パターン形成方法
JPH1032314A (ja) * 1996-07-15 1998-02-03 Nec Corp 半導体装置の製造方法
JPH10221855A (ja) * 1997-02-06 1998-08-21 Fuji Photo Film Co Ltd 反射防止膜材料組成物及びそれを用いたレジストパターン形成方法
JPH11121433A (ja) * 1997-10-20 1999-04-30 Nec Corp 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859484B1 (ko) * 2006-09-08 2008-09-23 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조 방법
KR20100095397A (ko) * 2009-02-20 2010-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 반도체 기억장치 및 그 제작 방법
JP2010219511A (ja) * 2009-02-20 2010-09-30 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置およびその作製方法
KR101652088B1 (ko) 2009-02-20 2016-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 반도체 기억장치 및 그 제작 방법
CN102269724A (zh) * 2011-06-23 2011-12-07 西安交通大学 半导体气敏传感器的定向纳米纤维化三维立体叉指电极的制作方法
JP2016048731A (ja) * 2014-08-27 2016-04-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2016151829A1 (ja) * 2015-03-26 2016-09-29 三菱電機株式会社 半導体装置の製造方法
JPWO2016151829A1 (ja) * 2015-03-26 2017-08-10 三菱電機株式会社 半導体装置の製造方法
US10242876B2 (en) 2015-03-26 2019-03-26 Mitsubishi Electric Corporation Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20050196905A1 (en) 2005-09-08

Similar Documents

Publication Publication Date Title
US7384846B2 (en) Method of fabricating semiconductor device
US7202174B1 (en) Method of forming micro pattern in semiconductor device
US8269281B2 (en) Method for forming gate oxide of semiconductor device
US20060281261A1 (en) Method of manufacturing a floating gate of a flash memory device
JP2001196478A (ja) 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法ならびにフラッシュメモリ
JP2009164566A (ja) 半導体メモリ素子の素子分離膜形成方法
US7122443B2 (en) Method of fabricating flash memory device
US7205197B2 (en) Method of fabricating a nonvolatile semiconductor memory
JP2005236062A (ja) 不揮発性半導体記憶装置の製造方法
US6461973B1 (en) Method for forming high quality multiple thickness oxide layers by reducing descum induced defects
US7468298B2 (en) Method of manufacturing flash memory device
KR100831272B1 (ko) 플래시 메모리 소자의 제조 방법
US6306707B1 (en) Double layer hard mask process to improve oxide quality for non-volatile flash memory products
US20080076220A1 (en) Method of fabricating flash memory device
JPH0897302A (ja) 半導体記憶装置の製造方法
US6893977B2 (en) Method of manufacturing a semiconductor device
US6446641B2 (en) Method of manufacturing semiconductor device, and semiconductor device manufactured thereby
KR100591150B1 (ko) 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법
KR100607755B1 (ko) 반도체 소자의 플로팅 게이트 형성 방법
KR100823694B1 (ko) 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법
KR100305214B1 (ko) 플래쉬메모리셀의제조방법
JP2770398B2 (ja) コンタクトホールの形成方法
KR100356478B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100671626B1 (ko) 플래쉬 메모리 소자의 게이트 형성 방법
KR101224140B1 (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090407

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090408

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090518

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090605

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426