JP4345889B2 - Flotox型eepromの製造方法 - Google Patents

Flotox型eepromの製造方法 Download PDF

Info

Publication number
JP4345889B2
JP4345889B2 JP2003378220A JP2003378220A JP4345889B2 JP 4345889 B2 JP4345889 B2 JP 4345889B2 JP 2003378220 A JP2003378220 A JP 2003378220A JP 2003378220 A JP2003378220 A JP 2003378220A JP 4345889 B2 JP4345889 B2 JP 4345889B2
Authority
JP
Japan
Prior art keywords
region
oxide film
tunnel
manufacturing
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003378220A
Other languages
English (en)
Other versions
JP2005142408A (ja
Inventor
正彦 篠澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2003378220A priority Critical patent/JP4345889B2/ja
Priority to US10/797,127 priority patent/US7030025B2/en
Publication of JP2005142408A publication Critical patent/JP2005142408A/ja
Application granted granted Critical
Publication of JP4345889B2 publication Critical patent/JP4345889B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region

Description

本発明は、FLOTOX型EEPROMの製造方法に関し、特にトンネル酸化膜領域の形成方法に関するものである。
従来技術における、FLOTOX(FLOating gate Tunnel OXide)型EEPROMの製造方法が図1乃至図4に示されている。P型シリコン基板1上に、LOCOS法を用いて素子分離領域であるフィールド酸化膜2を形成し、LOCOS工程に用いたシリコン窒化膜を除去した後、選択的にフィールド酸化膜2の直下にホウ素イオンを注入して、チャネルストップ領域3を形成する。そして、選択的にリン等のN型イオンを注入し、アニールを施し、トンネル酸化膜が形成されるN型拡散領域であるトンネルインプラ領域4が形成される(図1)。
続いて、露出したアクティブ領域を含む基板全面を30nm程度酸化しゲート酸化膜5を形成し、レジスト6を塗布した後、レジストパターニングをおこない、トンネルインプラ領域4上にトンネルウィンドウ開口部7を形成する(図2)。弗酸等のウエットエッチング液によりトンネルウィンドウ開口部7のゲート酸化膜5をエッチングし、トンネルインプラ領域4の一部を露出した後、レジスト7を除去する。
そして、全面を10nm程度酸化し、トンネルウインド領域8に、局所的に薄い10nm程度のトンネル酸化膜9、及び、再酸化されたゲート酸化膜10が形成される(図3)。その後、ポリシリコンを堆積し、さらにパターニングしてフローティングゲート電極11をトンネルウインド領域8を覆うように形成する(図4)。そして、図示はしないが、その後、コントロールゲート電極、配線等を形成し、FLOTOX型EEPROMが完成する。
特開昭61−228672 特開平4−145666 特開平4−207084 特開2001−210730
しかしながら、従来技術の製造方法では、トンネル酸化膜形成のためのトンネルウィンドウ領域エッチング工程において、厚いゲート酸化膜をウェットエッチング液を用いて処理していたので、レジストのパターンに比べて実際のトンネルウィンド領域の開口部が大きくなってしまい、このためセルサイズ縮小化に対する大きな阻害要素となっていた。
また、トンネルウィンドウ領域の開口をドライエッチング法によっておこなう場合、ドライエッチング特有の問題であるエッチングダメージが発生し、その後のトンネル酸化膜膜質が劣化するといった問題があった。さらには、トンネルウィンドウ領域の開口面積は小さいため、ドライエッチングの終点検出が難しいという問題があった。
EEPROMメモリセルのトンネルインプラ領域及び周辺アクティブ領域を同時酸化し、トンネルインプラ領域の増速酸化により、トンネルインプラ領域上の酸化膜厚がトンネルインプラ領域以外のアクティブ領域上の酸化膜厚より厚くなるようにする。そして、全面にレジストを塗布しトンネルインプラ領域上の一部分のトンネルウィンドウ領域、及び、メモリセル以外の周辺トランジスタ形成領域のアクティブ領域部のレジストを開口し、ドライエッチングにより周辺トランジスタアクティブ領域の酸化膜が完全に除去されるまでエッチングする。その後、メモリセルのトンネルインプラ領域に残存する酸化膜をウエットエッチングにより除去することにより、局所的に薄い酸化膜の形成領域であるトンネルウィンドウ領域を開口形成する。

メモリセル部のトンネルインプラ領域上のトンネルウィンドウ領域と周辺アクティブ領域の酸化膜は同時にドライエッチングされるため、エッチング面積の増大に伴いエッチング終点検出の制御が容易になる。そして、酸化膜は、増速酸化を利用し、同時形成される周辺アクティブ領域の酸化膜より厚く形成されているため、周辺アクティブ領域のドライエッチングの終点検出時において、トンネルウィンドウ部には酸化膜が残存しており、基板エッチングダメージを低減することが可能となる。したがって、ドライエッチングを用いることにより、トンネルウィンドウ部の微細化を、エッチングダメージを回避しながら実現できる。
図5乃至図8は本発明の実施の形態を示す工程断面図である。従来技術と同様な方法で、P型シリコン基板21上に、フィールド酸化膜22、チャンネルストップ領域23及びトンネルインプラ領域24が形成される(図1参照)。
そして、露出したアクティブ領域を含む基板全面を30nm程度酸化しEEPROMセル部のゲート酸化膜25及び周辺アクティブ領域の酸化膜26を形成する(図5)。この時、トンネルインプラ領域24は予めアニールを施さずに酸化するため、増速酸化の効果によりトンネルインプラ領域24の酸化膜27の膜厚はアクティブ領域の他の酸化膜25及び26の部分に比べて厚く形成される。
次に、レジストを全面に塗布しレジストパターン28を形成し、トンネルウィンドウ開口部29とメモリセル領域以外の周辺トランジスタ領域を露出させる。そして、レジストパターン28をマスクとして、周辺トランジスタ部のフィールド酸化膜22以外のアクティブ領域となる部分のシリコン基板が露出するまで、ドライエッチングを行なう(図6)。
このとき、トンネルウィンドウ開口部29においては、ゲート酸化膜膜厚が他の部分より厚いため、周辺トランジスタ領域の酸化膜26がすべて除去されて、シリコン基板が露出することはない。つまり、トンネルウィンドウ開口部29のトンネルインプラ領域25はドライエッチングのダメージに晒されることはない。また、トンネルウィンドウ開口部29の酸化膜27のみならず、周辺トランジスタ領域の酸化膜26もドライエッチングが行なわれるため、エッチング終点の検出が容易となる。
続けて、ウェットエッチングを行ない、トンネルウィンドウ開口部29のシリコン基板を露出させ、トンネルウィンドウ領域30が形成される(図7)。レジスト28を除去した後10nm程度酸化し、トンネル酸化膜31及び周辺アクティブ領域に酸化膜32を形成する(図8)。その後は図示しないが、従来技術と同様な方法により、フローティングゲート電極、コントロールゲート電極、配線等を形成しFLOTOX型EEPROMが完成する。
以上のように本実施例の形態によれば、トンネルインプラ領域の増速酸化を利用し、かつ、周辺アクティブ部も同時にドライエッチング開口することにより、ドライエッチングの終点検出を制御することが可能となったため、トンネルウィンドウ部のゲート酸化膜の残膜を一定にすることができる。そして、この残膜をウェットエッチングで開口するようにしたので、従来技術に比べて、ウェットエッチング量が小さくできるようになり、トンネルウィンドウ開口部の径の寸法ばらつきを小さくできるようになった。
従来技術のFLOTOX型EEPROMの製造方法を示す工程断面図。 図1に引き続き、従来技術におけるFLOTOX型EEPROMの製造方法を示す工程断面図。 図2に引き続き、従来技術におけるFLOTOX型EEPROMの製造方法を示す工程断面図。 図3に引き続き、従来技術におけるFLOTOX型EEPROMの製造方法を示す工程断面図。 本発明の実施の形態におけるFLOTOX型EEPROMの製造方法を示す工程断面図。 図5に引き続き、本発明の実施の形態におけるFLOTOX型EEPROMの製造方法を示す工程断面図。 図6に引き続き、本発明の実施の形態におけるFLOTOX型EEPROMの製造方法を示す工程断面図。 図7に引き続き、本発明の実施の形態におけるFLOTOX型EEPROMの製造方法を示す工程断面図。
符号の説明
1、21 シリコン基板
2、22 フィールド酸化膜
3、23 チャンネルストップ領域
4、24 トンネルインプラ領域
5、10、25 ゲート酸化膜
6、28 レジスト
7、29 トンネルウィンドウ開口部
8、30 トンネルウィンドウ領域
9、31 トンネル酸化膜
26,27、32 酸化膜

Claims (4)

  1. シリコン基板上のアクティブ領域のメモリセルの一部分に拡散領域を形成し、酸化処理により前記拡散領域上の酸化膜厚が前記拡散領域以外のアクティブ領域上の酸化膜厚より厚くなるように形成し、レジストを塗布し前記拡散領域上の一部分及び前記メモリセル以外の周辺トランジスタ形成領域のアクティブ領域を開口し、ドライエッチング法により前記周辺トランジスタ領域の酸化膜が除去されるまでエッチングし、前記メモリセルの開口部に残存する酸化膜をウエットエッチング法により除去し、前記レジストを除去することを特徴とする局所的に薄い酸化膜を有するEEPROMの製造方法。
  2. 前記局所的に薄い酸化膜を有するEEPROMはFLOTOX型であることを特徴とする請求項1記載のEEPROMの製造方法。
  3. 前記拡散領域上の酸化及び前記拡散領域以外のアクティブ領域上の酸化は同時に行なわれることを特徴とする請求項1記載のEEPROMの製造方法。
  4. 前記拡散領域上の酸化は増速酸化であることを特徴とする請求項3記載のEEPROMの製造方法。
JP2003378220A 2003-11-07 2003-11-07 Flotox型eepromの製造方法 Expired - Fee Related JP4345889B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003378220A JP4345889B2 (ja) 2003-11-07 2003-11-07 Flotox型eepromの製造方法
US10/797,127 US7030025B2 (en) 2003-11-07 2004-03-11 Method of manufacturing flotox type eeprom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003378220A JP4345889B2 (ja) 2003-11-07 2003-11-07 Flotox型eepromの製造方法

Publications (2)

Publication Number Publication Date
JP2005142408A JP2005142408A (ja) 2005-06-02
JP4345889B2 true JP4345889B2 (ja) 2009-10-14

Family

ID=34544454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003378220A Expired - Fee Related JP4345889B2 (ja) 2003-11-07 2003-11-07 Flotox型eepromの製造方法

Country Status (2)

Country Link
US (1) US7030025B2 (ja)
JP (1) JP4345889B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236062A (ja) * 2004-02-20 2005-09-02 Nec Electronics Corp 不揮発性半導体記憶装置の製造方法
JP2006228873A (ja) * 2005-02-16 2006-08-31 Oki Electric Ind Co Ltd 不揮発性半導体メモリの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4477825A (en) 1981-12-28 1984-10-16 National Semiconductor Corporation Electrically programmable and erasable memory cell
US4701776A (en) 1983-08-29 1987-10-20 Seeq Technology, Inc. MOS floating gate memory cell and process for fabricating same
JPS61228672A (ja) 1985-04-02 1986-10-11 Nec Corp 絶縁ゲ−ト型不揮発性半導体メモリ及びその製造方法
JPH04145666A (ja) 1990-10-08 1992-05-19 Nec Corp 電気的に消去書込み可能な不揮発性半導体記憶装置
JP2672189B2 (ja) 1990-11-30 1997-11-05 シャープ株式会社 不揮発性ランダムアクセスメモリ及びメモリセルアレイ
EP0655778A3 (en) * 1993-11-25 1996-01-03 Matsushita Electronics Corp Method of manufacturing semiconductor memory devices.
US6165846A (en) * 1999-03-02 2000-12-26 Zilog, Inc. Method of eliminating gate leakage in nitrogen annealed oxides
US6372525B1 (en) * 1999-12-20 2002-04-16 Taiwan Semiconductor Manufacturing Company Wafer-level antenna effect detection pattern for VLSI
JP2001210730A (ja) 2000-01-25 2001-08-03 Oki Electric Ind Co Ltd 不揮発性半導体記憶装置の製造方法

Also Published As

Publication number Publication date
JP2005142408A (ja) 2005-06-02
US7030025B2 (en) 2006-04-18
US20050101152A1 (en) 2005-05-12

Similar Documents

Publication Publication Date Title
JP4027446B2 (ja) 不揮発性メモリ製造方法
JP2008504679A (ja) ナノクラスタ電荷蓄積デバイスを形成する方法
JPH0414880A (ja) 不揮発性半導体メモリ装置の製造方法
JPH0575117A (ja) 半導体装置及びその製造方法
JP5526742B2 (ja) 半導体装置の製造方法
JP2004349377A (ja) 半導体装置及びその製造方法
JP3746907B2 (ja) 半導体装置の製造方法
US20050245015A1 (en) Method for manufacturing a semiconductor device having a dual-gate structure
JP4345889B2 (ja) Flotox型eepromの製造方法
JP3916419B2 (ja) 半導体記憶装置の製造方法
JP4836730B2 (ja) 半導体装置、およびその製造方法
US7439106B2 (en) Gate CD trimming beyond photolithography
JPH11330262A (ja) 半導体装置の製造方法
JP2001176983A (ja) 半導体装置及びその製造方法
JP2003258245A (ja) 半導体装置およびその製造方法
JPH10229178A (ja) 半導体装置の製造方法
JPH0563206A (ja) 不揮発性半導体記憶装置の製造方法
TWI669786B (zh) 半導體積體電路裝置之製造方法
US20070161189A1 (en) Method of fabricating the floating gate of flash memory device
JP2006135075A (ja) 半導体装置及びその製造方法
KR101128698B1 (ko) 고전압 트랜지스터 및 이를 구비한 반도체 소자의 제조방법
JP2006024605A (ja) 半導体集積回路装置の製造方法
JPH08321607A (ja) 半導体装置およびその製造方法
JP2005209836A (ja) 半導体装置の製造方法
JP2001102570A (ja) 半導体トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees