CN107431009A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN107431009A
CN107431009A CN201580078307.6A CN201580078307A CN107431009A CN 107431009 A CN107431009 A CN 107431009A CN 201580078307 A CN201580078307 A CN 201580078307A CN 107431009 A CN107431009 A CN 107431009A
Authority
CN
China
Prior art keywords
dielectric film
semiconductor device
manufacture method
etching
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580078307.6A
Other languages
English (en)
Other versions
CN107431009B (zh
Inventor
近森大亮
山中信明
岩川高道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107431009A publication Critical patent/CN107431009A/zh
Application granted granted Critical
Publication of CN107431009B publication Critical patent/CN107431009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

在形成有杂质扩散区域即阱区域(3)、源极区域(4)及接触区域(5)的外延层(2)之上形成厚度大于或等于0.5μm的绝缘膜(6)，在绝缘膜(6)形成俯视观察时大于或等于2mm×2mm的尺寸的开口，使杂质扩散区域的至少一部分从绝缘膜(6)露出。在绝缘膜(6)形成开口的工序分为下述工序而进行，即：通过将光致抗蚀剂(102)作为掩模使用的干蚀刻，以残留小于或等于绝缘膜(6)的一半厚度的方式去除绝缘膜(6)；以及通过将与前面相同的光致抗蚀剂(102)作为掩模使用的湿蚀刻，直到到达外延层2的上表面为止地去除绝缘膜(6)。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法，特别涉及在半导体基板之上形成绝缘膜的图案的技术。
背景技术
作为逆变器等电力用半导体装置(功率半导体装置)所使用的元件，例如存在SBD(Schottky Barrier Diode)、MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor)、IGBT(Insulated Gate Bipolar Transistor)等。另外，近年来，将硅(Si)作为半导体材料使用的功率半导体装置逐渐接近硅的理论物理性质极限。因此，作为超越硅的理论物理极限的半导体材料，碳化硅(SiC)、氮化镓(GaN)等化合物半导体材料受到瞩目，不断进行将它们作为材料使用的功率半导体装置的开发。
在化合物半导体中，存在晶格常数比Si的晶格常数小的化合物半导体例如GaN3C-SiC4H-SiC6H-SiC 等。就晶格常数小的半导体基板而言，掺杂的离子的扩散系数小，另外，需要在大于或等于1500℃的高温下进行将所掺杂的离子激活的热处理(激活退火)。因此，需要在半导体基板之上形成绝缘膜(特别是Si类的绝缘膜)的图案之前实施激活退火。因此，期望绝缘膜的图案的形成针对先形成的杂质扩散区域的影响小。
例如在下述专利文献1中，公开了在形成于SiC基板之上的厚度100nm至600nm左右的场绝缘膜的图案化中，最先进行干蚀刻，将场绝缘膜残留几十nm，然后切换为湿蚀刻。
专利文献1：日本特开2002-093742号公报
发明内容
作为Si类绝缘膜的图案化方法，通常是使用了蚀刻掩模的干蚀刻或湿蚀刻。在基于干蚀刻进行的绝缘膜的图案化中，蚀刻量(削去量)容易根据各个位置而波动。由此，如果半导体基板的表面的削去量产生波动，则使先形成的杂质扩散区域的杂质浓度分布也产生波动，电流路径、电压保持区域等的电学特性根据各个位置而变化，半导体装置的可靠性下降。该问题在诸如功率半导体装置之类的具有大面积的半导体装置中，特别在具有在半导体基板的表层部形成沟道的MOS构造的元件中变得显著。
另一方面，基于湿蚀刻进行的绝缘膜的图案化的各向同性强，因此图案化时绝缘膜的侧面沿横向大幅后退，难以形成细微的图案。另外，如果考虑到后退量而进行图案设计，则芯片尺寸变大。该问题在诸如功率半导体装置之类的具有厚绝缘膜的半导体装置中变得显著。
本发明就是为了解决上述课题而提出的，其目的在于，提供一种半导体装置的制造方法，该半导体装置的制造方法对半导体基板的影响小，且可以形成细微的绝缘膜图案。
本发明涉及的半导体装置的制造方法具有下述工序：在半导体层形成杂质扩散区域；在所述半导体层之上形成厚度大于或等于0.5μm的绝缘膜；在所述绝缘膜之上形成蚀刻掩模；以及通过将所述蚀刻掩模作为掩模使用的蚀刻，在所述绝缘膜形成开口，将所述杂质扩散区域的至少一部分从所述绝缘膜露出，其中，该开口到达半导体层的上表面，在俯视观察时尺寸大于或等于2mm×2mm，形成所述开口的工序包含下述工序，即：通过将所述蚀刻掩模作为掩模使用的干蚀刻，以残留小于或等于所述绝缘膜的一半厚度的方式去除所述绝缘膜；以及通过将所述蚀刻掩模作为掩模使用的湿蚀刻，直到到达所述半导体层的上表面为止地去除所述绝缘膜。
发明的效果
根据本发明，在厚度大于或等于0.5μm的绝缘膜形成大于或等于2mm×2mm的尺寸的开口的工序是通过下述方法进行的，即，通过尺寸的控制性高的干蚀刻以残留小于或等于绝缘膜的一半厚度的方式去除绝缘膜，之后，通过不削去半导体基板表面的湿蚀刻将残留的绝缘膜去除。由此，将开口的尺寸精度维持得高，且防止开口之下的杂质扩散区域的表面的削去量产生波动。通过得到高尺寸精度，从而能够形成细微的绝缘膜图案，因此能够对半导体装置的小型化做出贡献。另外，杂质扩散区域的表面的削去量变得均均匀，从而该杂质浓度分布的波动得到抑制，半导体装置的可靠性提高。
本发明的目的、特征、方案、及优点，通过下面的详细说明和附图会变得更加清楚。
附图说明
图1是表示实施方式1涉及的半导体装置的制造方法的工序图。
图2是表示实施方式1涉及的半导体装置的制造方法的工序图。
图3是表示实施方式1涉及的半导体装置的制造方法的工序图。
图4是表示实施方式1涉及的半导体装置的制造方法的工序图。
图5是表示实施方式1涉及的半导体装置的制造方法的工序图。
图6是表示实施方式1涉及的半导体装置的制造方法的工序图。
图7是表示实施方式1涉及的半导体装置的制造方法的工序图。
图8是表示实施方式1涉及的半导体装置的制造方法的工序图。
图9是表示实施方式1涉及的半导体装置的制造方法的工序图。
图10是表示实施方式1涉及的半导体装置的制造方法的工序图。
图11是表示实施方式1涉及的半导体装置的制造方法的工序图。
图12是表示实施方式2涉及的半导体装置的制造方法的工序图。
图13是表示实施方式2涉及的半导体装置的制造方法的工序图。
图14是表示实施方式2涉及的半导体装置的制造方法的工序图。
图15是表示实施方式2涉及的半导体装置的制造方法的工序图。
图16是表示实施方式2涉及的半导体装置的制造方法的工序图。
图17是表示实施方式2涉及的半导体装置的制造方法的工序图。
图18是表示实施方式2涉及的半导体装置的制造方法的工序图。
图19是表示实施方式2涉及的半导体装置的制造方法的工序图。
图20是表示实施方式2涉及的半导体装置的制造方法的工序图。
图21是表示实施方式2涉及的半导体装置的制造方法的工序图。
图22是表示实施方式2涉及的半导体装置的制造方法的工序图。
具体实施方式
<实施方式1>
对实施方式1涉及的半导体装置的制造方法进行说明。图1至11是表示该制造方法的工序图，示出了各工序中半导体装置的剖面。在本实施方式中，作为功率半导体装置，例示n沟道型的MOSFET。
首先，准备由低电阻的碳化硅构成的n型的半导体基板1(图1)。然后，在半导体基板1之上，生长n型的碳化硅的外延层2(半导体层)(图2)。
接下来，使用光刻技术，将在MOSFET的阱区域的形成区域之上有开口的光致抗蚀剂101(注入掩模)形成在外延层2之上(图3)。然后，通过将光致抗蚀剂101作为掩模使用的选择性的离子注入，将p型的杂质注入至外延层2。由此，在外延层2的表层部形成p型的杂质扩散区域即阱区域3(图4)。
然后，通过使用同样的技术进行的选择性的离子注入，将n型的杂质扩散区域即源极区域4和p型的杂质扩散区域即接触区域5形成在阱区域3内的上层部(图5)。此外，阱区域3的表层部处的源极区域4的外侧的部分成为MOSFET的沟道区域。
之后，在大于或等于1500℃的温度下进行将注入至阱区域3、源极区域4及接触区域5的杂质激活的激活退火。
在激活退火之后，在外延层2的表面，以大于或等于0.5μm的厚度堆积由氧化硅膜构成的绝缘膜6(图6)。在这里，将绝缘膜6的厚度设为1200nm左右。
接着，使用光刻技术，将在MOSFET的形成区域之上有开口的光致抗蚀剂102(蚀刻掩模)形成在绝缘膜6之上(图7)。将光致抗蚀剂102的开口的尺寸设为在俯视观察时大于或等于2mm□(大于或等于2mm×2mm的尺寸)。然后，将光致抗蚀剂102作为掩模使用而对绝缘膜6进行蚀刻，从而在绝缘膜6形成到达外延层2的上表面为止的开口。该绝缘膜6的蚀刻工序是将干蚀刻与湿蚀刻组合而通过下述方式进行的。
首先，通过将光致抗蚀剂102作为掩模使用的干蚀刻，以残留小于或等于绝缘膜6的一半厚度的方式去除绝缘膜6(图8)。在这里，使用平行平板方式的干蚀刻装置，以850nm/min的蚀刻速率对绝缘膜6进行1分钟的蚀刻。由此，在形成于绝缘膜6的开口的底部，残存大约300nm厚度的绝缘膜6。
接下来，通过将与干蚀刻时相同的光致抗蚀剂102作为掩模使用的湿蚀刻，去除残留于开口底部的绝缘膜6，使开口到达外延层2的表面(图9)。在这里，进行6分钟使用了缓冲氢氟酸(BHF)(NH4F:HF＝10:1)的湿蚀刻。湿蚀刻的各向同性强，绝缘膜6的侧面也受到蚀刻，因此如图9所示，绝缘膜6的侧面成为倾斜状。由此，形成于绝缘膜6的开口呈上部扩宽的形状。
如果形成于绝缘膜6的开口到达外延层2的表面，则在外延层2的表层部形成的杂质扩散区域即阱区域3、源极区域4及接触区域5从绝缘膜6露出。所露出的阱区域3包含MOSFET的沟道区域。
在通过O2等离子灰化去除光致抗蚀剂102之后，在外延层2之上形成氧化硅膜的栅极绝缘膜7、多晶硅的栅极电极8。然后，以将它们覆盖的方式形成层间绝缘膜9(图10)。在层间绝缘膜9设置到达源极区域4及接触区域5的接触孔。
最后，在层间绝缘膜9之上形成铝的源极电极10，然后，在半导体基板1的背面形成铝的漏极电极11，从而完成MOSFET(图11)。
如上所述，根据本实施方式，在厚(大于或等于0.5μm)的绝缘膜6形成大口径(大于或等于2mm×2mm的尺寸)的开口的工序是通过下述方法进行的，即，通过尺寸的控制性高的干蚀刻以残留小于或等于绝缘膜6的一半厚度的方式去除绝缘膜6，之后，通过不削去半导体基板表面的湿蚀刻将残留的绝缘膜6去除。由此，将开口的尺寸精度维持得高，且防止开口之下的杂质扩散区域的表面的削去量产生波动。通过得到高尺寸精度，从而能够形成使用了绝缘膜6的细微的图案，因此能够对半导体装置的小型化做出贡献。另外，杂质扩散区域(阱区域3、源极区域4及接触区域5)的表面的削去量变得均匀，从而抑制其杂质浓度分布的波动，半导体装置的可靠性提高。另外，由于湿蚀刻，绝缘膜6的侧面成为倾斜状，从而也得到了改善铝的源极电极10对绝缘膜6的覆盖性这一优点。
<实施方式2>
对实施方式2涉及的半导体装置的制造方法进行说明。图12至图22是表示该制造方法的工序图，示出了各工序中的半导体装置的剖面。在本实施方式中，作为功率半导体装置，例示pn结二极管。
首先，准备由低电阻的碳化硅构成的n型的半导体基板1(图12)。然后，在半导体基板1之上生长n型的碳化硅的外延层2(图13)。
接下来，使用光刻技术，将在二极管的阳极区域的形成区域之上有开口的光致抗蚀剂103(注入掩模)形成在外延层2之上(图14)。然后，通过将光致抗蚀剂103作为掩模使用的选择性的离子注入，将p型的杂质注入至外延层2。由此，在外延层2的表层部形成p型的杂质扩散区域即阳极区域12(图15)。
之后，去除光致抗蚀剂103，然后在大于或等于1500℃的温度下进行将注入至阳极区域12的杂质激活的激活退火(图16)。
在激活退火之后，在外延层2的表面形成大于或等于0.5μm的厚度的绝缘膜6，在本实施方式中，将绝缘膜6设为第1绝缘膜61与其上的第2绝缘膜62的层叠构造。将第2绝缘膜62的厚度设为比第1绝缘膜61厚(即，使第2绝缘膜62占有绝缘膜6的厚度的一半以上)。另外，作为第2绝缘膜62，优选使用在后述的干蚀刻中的相对于光致抗蚀剂104的选择比大于第1绝缘膜61的绝缘膜。另外，作为第1绝缘膜61，优选使用在后述的湿蚀刻中的蚀刻速度小于第2绝缘膜62的绝缘膜。在这里，在外延层2之上堆积由厚度为300nm的氧化硅膜构成的第1绝缘膜61(图17)，在其上堆积由厚度为1200nm的氮化硅膜构成的第2绝缘膜62，从而形成了绝缘膜6(图18)。
接着，使用光刻技术，将在二极管的形成区域之上有开口的光致抗蚀剂104(蚀刻掩模)形成在绝缘膜6之上(图19)。将光致抗蚀剂104的开口的尺寸设为在俯视观察时大于或等于2mm□(大于或等于2mm×2mm的尺寸)。然后，将光致抗蚀剂104作为掩模使用而对绝缘膜6进行蚀刻，从而在绝缘膜6形成到达外延层2的上表面的开口。该绝缘膜6的蚀刻工序是将干蚀刻与湿蚀刻组合而通过下述方式进行的。
首先，通过将光致抗蚀剂104作为掩模使用的干蚀刻，去除第2绝缘膜62(图20)。在开口的底部残留有小于或等于绝缘膜6的一半厚度(300nm)的第1绝缘膜61。在这里，使用平行平板方式的干蚀刻装置，以400nm/min的蚀刻速率对绝缘膜6进行了3分钟的蚀刻。与第1绝缘膜61相比，第2绝缘膜62在干蚀刻中的相对于光致抗蚀剂104的选择比大，因此即使在该工序中进行过蚀刻，也几乎不会去除第1绝缘膜61的上表面。因此，由干蚀刻导致的绝缘膜6的削去量的波动得到抑制。
接下来，通过将与第2绝缘膜62的干蚀刻时相同的光致抗蚀剂104作为掩模使用的湿蚀刻，去除残留于开口底部的第1绝缘膜61，使开口到达外延层2的表面(图21)。在这里，进行6分钟使用了缓冲氢氟酸(BHF)(NH4F:HF＝10:1)的湿蚀刻。湿蚀刻的各向同性强，绝缘膜6(第1绝缘膜61及第2绝缘膜62)的侧面也受到蚀刻，因此如图9所示，绝缘膜6的侧面成为倾斜状。由此，形成于绝缘膜6的开口呈上部扩宽的形状。但是，与第2绝缘膜62相比，第1绝缘膜61在湿蚀刻中的蚀刻速度小，因此第2绝缘膜62的侧面的后退量比较少。因此，能够将绝缘膜6的开口的底部的尺寸精度维持得高。
如果形成于绝缘膜6的开口到达外延层2的表面，则在外延层2的表层部形成的杂质扩散区域即阳极区域12从绝缘膜6露出。之后，通过O2等离子灰化去除光致抗蚀剂104，在外延层2之上形成铝的阳极电极(未图示)，然后，在半导体基板1的背面形成铝的阴极电极(未图示)，从而完成二极管。
根据本实施方式，在厚(大于或等于0.5μm)的绝缘膜6形成大口径(大于或等于2mm×2mm的尺寸)的开口的工序是通过下述方法进行的，即，通过尺寸的控制性高的干蚀刻以残留小于或等于绝缘膜6的一半厚度的第1绝缘膜61的方式去除第2绝缘膜62，之后，通过不削去半导体基板表面的湿蚀刻将残留的第2绝缘膜62去除。由此，将开口的尺寸精度维持得高，且防止开口之下的杂质扩散区域的表面的削去量产生波动。通过得到高尺寸精度，从而能够形成使用了绝缘膜6的细微的图案，因此能够对半导体装置的小型化做出贡献。另外，杂质扩散区域(阳极区域12)的表面的削去量变得均匀，从而该杂质浓度分布的波动得到抑制，半导体装置的可靠性提高。另外，由于湿蚀刻，绝缘膜6的侧面成为倾斜状，从而也得到了改善铝的阳极电极对绝缘膜6的覆盖性这一优点。
在本说明书中，作为半导体装置的例子，在实施方式1中示出了MOSFET，在实施方式2中示出了pn结二极管，但本发明能够广泛应用于具有在半导体基板之上形成绝缘膜图案这一工序的半导体装置的制造方法，其中，该半导体基板在表层部形成有杂质扩散区域。另外，在上述说明中将半导体基板的材料设为SiC，但如果应用于例如使用GaN等与Si相比晶格常数小的材料的情况，也会得到同样的效果。
此外，本发明可以在其发明的范围内，将各实施方式自由地进行组合，或对各实施方式进行适当的变形、省略。
虽然对本发明详细地进行了说明，但上述的说明在所有方面都仅是例示，本发明并不限定于此。可以理解为在不脱离本发明的范围的情况下能够设想出未例示的无数的变形例。
符号的说明
1半导体基板，2外延层，3阱区域，4源极区域，5接触区域，6绝缘膜，61第1绝缘膜，62第2绝缘膜，7栅极绝缘膜，8栅极电极，9层间绝缘膜，10源极电极，11漏极电极，12阳极区域，101至104光致抗蚀剂。

Claims (6)

1.一种半导体装置的制造方法，其特征在于，
具有下述工序：
在半导体层形成杂质扩散区域；
在所述半导体层之上形成厚度大于或等于0.5μm的绝缘膜；
在所述绝缘膜之上形成蚀刻掩模；以及
通过将所述蚀刻掩模作为掩模使用的蚀刻，在所述绝缘膜形成开口，将所述杂质扩散区域的至少一部分从所述绝缘膜露出，其中，该开口到达半导体层的上表面，在俯视观察时尺寸大于或等于2mm×2mm，
形成所述开口的工序包含下述工序，即：
通过将所述蚀刻掩模作为掩模使用的干蚀刻，以残留小于或等于所述绝缘膜的一半厚度的方式去除所述绝缘膜；以及
通过将所述蚀刻掩模作为掩模使用的湿蚀刻，直到到达所述半导体层的上表面为止地去除所述绝缘膜。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述绝缘膜包含第1绝缘膜和第2绝缘膜，该第2绝缘膜形成于所述第1绝缘膜之上，比所述第1绝缘膜厚，
形成所述开口的工序是通过下述方式进行的，即，在进行所述干蚀刻的工序中去除所述第2绝缘膜，在进行所述湿蚀刻的工序中去除所述第1绝缘膜。
3.根据权利要求2所述的半导体装置的制造方法，其中，
与所述第1绝缘膜相比，所述第2绝缘膜在所述干蚀刻中的相对于所述蚀刻掩模的选择比大，
与所述第2绝缘膜相比，所述第1绝缘膜在所述湿蚀刻中的蚀刻速度小。
4.根据权利要求1所述的半导体装置的制造方法，其中，
在形成所述开口的工序中从所述绝缘膜露出的所述杂质扩散区域包含晶体管的沟道区域。
5.根据权利要求1所述的半导体装置的制造方法，其中，
所述半导体层由与硅相比晶格常数小的材料形成。
6.根据权利要求5所述的半导体装置的制造方法，其中，
所述半导体层的材料是碳化硅或氮化镓。
CN201580078307.6A 2015-03-26 2015-03-26 半导体装置的制造方法 Active CN107431009B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/059299 WO2016151829A1 (ja) 2015-03-26 2015-03-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107431009A true CN107431009A (zh) 2017-12-01
CN107431009B CN107431009B (zh) 2020-10-27

Family

ID=56978157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580078307.6A Active CN107431009B (zh) 2015-03-26 2015-03-26 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US10242876B2 (zh)
JP (1) JP6289738B2 (zh)
CN (1) CN107431009B (zh)
DE (1) DE112015006371T5 (zh)
WO (1) WO2016151829A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887244B2 (ja) * 2016-12-09 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107492484A (zh) * 2017-08-15 2017-12-19 上海华虹宏力半导体制造有限公司 Sab层图形结构的制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676869A (en) * 1986-09-04 1987-06-30 American Telephone And Telegraph Company At&T Bell Laboratories Integrated circuits having stepped dielectric regions
JPS6319823A (ja) * 1986-07-14 1988-01-27 Hitachi Ltd 微細薄膜パタ−ンの形成方法
JP2002093742A (ja) * 2000-09-18 2002-03-29 National Institute Of Advanced Industrial & Technology オーミック電極構造体、その製造方法、半導体装置及び半導体装置の製造方法
US20050196905A1 (en) * 2004-02-20 2005-09-08 Nec Electronics Corporation Semiconductor device featuring fine windows formed in oxide layer of semiconductor substrate thereof, and production method for manufacturing such semiconductor device
CN103439862A (zh) * 2013-08-16 2013-12-11 上海华力微电子有限公司 栅极lele双重图形成型方法
CN104078335A (zh) * 2014-06-30 2014-10-01 中国科学院上海微系统与信息技术研究所 一种用于HVPE生长GaN单晶的复合籽晶模板及方法
CN104157564A (zh) * 2013-05-15 2014-11-19 中芯国际集成电路制造(上海)有限公司 改善刻蚀后关键尺寸均匀性的方法
CN104241114A (zh) * 2013-06-09 2014-12-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59104143A (ja) * 1982-12-07 1984-06-15 Sony Corp 配線の形成方法
JPS61259528A (ja) * 1985-05-13 1986-11-17 Matsushita Electronics Corp 半導体装置の製造方法
JPS62118529A (ja) * 1985-11-19 1987-05-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH0922998A (ja) 1995-07-04 1997-01-21 Fujitsu Ltd 半導体装置及びその製造方法
JP2008294171A (ja) * 2007-05-24 2008-12-04 Oki Electric Ind Co Ltd 半導体デバイス及びその製造方法
JP2013030618A (ja) * 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
WO2016030949A1 (ja) * 2014-08-25 2016-03-03 株式会社エスジー センサ装置及びセンサシステム用の機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319823A (ja) * 1986-07-14 1988-01-27 Hitachi Ltd 微細薄膜パタ−ンの形成方法
US4676869A (en) * 1986-09-04 1987-06-30 American Telephone And Telegraph Company At&T Bell Laboratories Integrated circuits having stepped dielectric regions
JPS63107119A (ja) * 1986-09-04 1988-05-12 アメリカン　テレフォン　アンド　テレグラフ　カムパニー ステップ絶縁層を有する集積回路の製造方法
JP2002093742A (ja) * 2000-09-18 2002-03-29 National Institute Of Advanced Industrial & Technology オーミック電極構造体、その製造方法、半導体装置及び半導体装置の製造方法
US20050196905A1 (en) * 2004-02-20 2005-09-08 Nec Electronics Corporation Semiconductor device featuring fine windows formed in oxide layer of semiconductor substrate thereof, and production method for manufacturing such semiconductor device
CN104157564A (zh) * 2013-05-15 2014-11-19 中芯国际集成电路制造(上海)有限公司 改善刻蚀后关键尺寸均匀性的方法
CN104241114A (zh) * 2013-06-09 2014-12-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103439862A (zh) * 2013-08-16 2013-12-11 上海华力微电子有限公司 栅极lele双重图形成型方法
CN104078335A (zh) * 2014-06-30 2014-10-01 中国科学院上海微系统与信息技术研究所 一种用于HVPE生长GaN单晶的复合籽晶模板及方法

Also Published As

Publication number Publication date
JP6289738B2 (ja) 2018-03-07
JPWO2016151829A1 (ja) 2017-08-10
CN107431009B (zh) 2020-10-27
DE112015006371T5 (de) 2017-12-14
US20180019130A1 (en) 2018-01-18
WO2016151829A1 (ja) 2016-09-29
US10242876B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
US8658503B2 (en) Semiconductor device and method of fabricating the same
JP6472776B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN104769723B (zh) 沟槽栅功率半导体场效应晶体管
JP5102411B2 (ja) 半導体装置およびその製造方法
JP2006228901A (ja) 炭化珪素半導体素子の製造方法
JP2009182271A (ja) 炭化珪素半導体装置
CN104067384A (zh) 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统
KR101339265B1 (ko) 반도체 소자의 제조 방법
US11094790B2 (en) Silicon carbide semiconductor device
WO2012137412A1 (ja) 半導体装置およびその製造方法
US8835288B2 (en) Method of manufacturing silicon carbide semiconductor device
JP6269819B2 (ja) 半導体装置及びその製造方法
JP4948784B2 (ja) 半導体装置及びその製造方法
CN106684146B (zh) 一种栅自对准型碳化硅mosfet及其制备方法
JP2008112774A (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
CN107431009A (zh) 半导体装置的制造方法
WO2014102994A1 (ja) 炭化珪素半導体装置及びその製造方法
JP6253518B2 (ja) 炭化珪素半導体装置の製造方法
KR20100034440A (ko) 선택적 에피성장법을 이용한 실리콘 카바이드 반도체 소자의 제작방법
US9543427B2 (en) Semiconductor device and method for fabricating the same
JP6421476B2 (ja) 半導体装置及びその製造方法
JP2009088081A (ja) Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
KR101643338B1 (ko) 트렌치 게이트형 모스트랜지스터의 제조방법
JP2013021219A (ja) 半導体装置およびその製造方法
JP2008034449A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant