JP2002093742A - オーミック電極構造体、その製造方法、半導体装置及び半導体装置の製造方法 - Google Patents
オーミック電極構造体、その製造方法、半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2002093742A JP2002093742A JP2000282532A JP2000282532A JP2002093742A JP 2002093742 A JP2002093742 A JP 2002093742A JP 2000282532 A JP2000282532 A JP 2000282532A JP 2000282532 A JP2000282532 A JP 2000282532A JP 2002093742 A JP2002093742 A JP 2002093742A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- field insulating
- region
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 117
- 238000004519 manufacturing process Methods 0.000 title claims description 93
- 239000000758 substrate Substances 0.000 claims abstract description 171
- 239000004020 conductor Substances 0.000 claims abstract description 137
- 238000006243 chemical reaction Methods 0.000 claims abstract description 114
- 238000010438 heat treatment Methods 0.000 claims abstract description 113
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 316
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 311
- 238000000034 method Methods 0.000 claims description 135
- 238000005530 etching Methods 0.000 claims description 101
- 239000000463 material Substances 0.000 claims description 53
- 229920002120 photoresistant polymer Polymers 0.000 claims description 50
- 239000012535 impurity Substances 0.000 claims description 40
- 239000012298 atmosphere Substances 0.000 claims description 39
- 230000003647 oxidation Effects 0.000 claims description 32
- 238000007254 oxidation reaction Methods 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 26
- 239000001301 oxygen Substances 0.000 claims description 26
- 229910052760 oxygen Inorganic materials 0.000 claims description 26
- 230000001590 oxidative effect Effects 0.000 claims description 18
- 239000004215 Carbon black (E152) Substances 0.000 claims description 16
- 229930195733 hydrocarbon Natural products 0.000 claims description 16
- 150000002430 hydrocarbons Chemical class 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 16
- 238000004140 cleaning Methods 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 claims description 13
- 230000036961 partial effect Effects 0.000 claims description 10
- 230000005684 electric field Effects 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 9
- 229910021642 ultra pure water Inorganic materials 0.000 claims description 6
- 239000012498 ultrapure water Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims 4
- 238000000576 coating method Methods 0.000 claims 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 55
- 229910004298 SiO 2 Inorganic materials 0.000 description 47
- 230000008569 process Effects 0.000 description 38
- 239000007769 metal material Substances 0.000 description 30
- 230000002829 reductive effect Effects 0.000 description 29
- 238000000206 photolithography Methods 0.000 description 27
- 238000005468 ion implantation Methods 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 26
- 239000002184 metal Substances 0.000 description 26
- 230000003071 parasitic effect Effects 0.000 description 24
- 239000000243 solution Substances 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 21
- 238000001312 dry etching Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 239000007789 gas Substances 0.000 description 12
- 230000008021 deposition Effects 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000001771 vacuum deposition Methods 0.000 description 7
- 238000007738 vacuum evaporation Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- -1 aluminum-copper-silicon Chemical compound 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 238000006722 reduction reaction Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052799 carbon Chemical group 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 229910021334 nickel silicide Inorganic materials 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000010561 standard procedure Methods 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910017758 Cu-Si Inorganic materials 0.000 description 2
- 229910017931 Cu—Si Inorganic materials 0.000 description 2
- 206010061217 Infestation Diseases 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910018575 Al—Ti Inorganic materials 0.000 description 1
- 101100116283 Arabidopsis thaliana DD11 gene Proteins 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101001024616 Homo sapiens Neuroblastoma breakpoint family member 9 Proteins 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical group [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 102100037013 Neuroblastoma breakpoint family member 9 Human genes 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 238000000862 absorption spectrum Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000001198 high resolution scanning electron microscopy Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 １０−7Ωｃｍ２台程度の低いコンタクト抵
抗を有する微細且つ信頼性の高いオーミック電極構造体
を提供する。 【解決手段】 ＳｉＣ基板１、ＳｉＣ基板１の表面に形
成されたｎ型ＳｉＣ領域３２、ＳｉＣ基板１の上に載置
されたフィールド絶縁膜５、フィールド絶縁膜５中にｎ
型ＳｉＣ領域３２を露出するように開口された開口部の
内部において、フィールド絶縁膜５から一定の間隙（側
壁ギャップ）７７を隔てて配置された電極膜７、電極膜
７とｎ型ＳｉＣ領域３２の間に配置された加熱反応層
８、フィールド絶縁膜５の開口部の内部において、電極
膜７の表面に接し、且つフィールド絶縁膜５の上部にま
で伸延された配線導体素片９とから構成されている。側
壁ギャップ７７を構成している一定の間隙は、フィール
ド絶縁膜５の厚みより小さい値に制御されている。
抗を有する微細且つ信頼性の高いオーミック電極構造体
を提供する。 【解決手段】 ＳｉＣ基板１、ＳｉＣ基板１の表面に形
成されたｎ型ＳｉＣ領域３２、ＳｉＣ基板１の上に載置
されたフィールド絶縁膜５、フィールド絶縁膜５中にｎ
型ＳｉＣ領域３２を露出するように開口された開口部の
内部において、フィールド絶縁膜５から一定の間隙（側
壁ギャップ）７７を隔てて配置された電極膜７、電極膜
７とｎ型ＳｉＣ領域３２の間に配置された加熱反応層
８、フィールド絶縁膜５の開口部の内部において、電極
膜７の表面に接し、且つフィールド絶縁膜５の上部にま
で伸延された配線導体素片９とから構成されている。側
壁ギャップ７７を構成している一定の間隙は、フィール
ド絶縁膜５の厚みより小さい値に制御されている。
Description
【０００１】
【発明の属する技術分野】本発明は、炭化珪素（Ｓｉ
Ｃ）基板を使用した半導体装置、及び半導体装置の製造
方法に係り、更に、このＳｉＣ半導体装置に利用される
ｎ型ＳｉＣ領域に対するオーミック電極構造体及びその
製造方法に関するものである。
Ｃ）基板を使用した半導体装置、及び半導体装置の製造
方法に係り、更に、このＳｉＣ半導体装置に利用される
ｎ型ＳｉＣ領域に対するオーミック電極構造体及びその
製造方法に関するものである。
【０００２】
【従来の技術】ＳｉＣは、ｐｎ接合の形成が可能で、珪
素（Ｓｉ）や砒化ガリウム（ＧａＡｓ）等の他の半導体
材料に比べて禁制帯幅Ｅｇが広く３Ｃ−ＳｉＣで２．２
３ｅＶ、６Ｈ−ＳｉＣで２．９３ｅＶ、４Ｈ−ＳｉＣで
３．２６ｅＶ程度の値が報告されている。また、ＳｉＣ
は、熱的、化学的、機械的に安定で、耐放射線性にも優
れているので、発光素子や高周波デバイスは勿論のこ
と、高温、大電力、放射線照射等の過酷な条件で、高い
信頼性と安定性を示す電力用半導体装置（パワーデバイ
ス）として様々な産業分野での適用が期待されている。
素（Ｓｉ）や砒化ガリウム（ＧａＡｓ）等の他の半導体
材料に比べて禁制帯幅Ｅｇが広く３Ｃ−ＳｉＣで２．２
３ｅＶ、６Ｈ−ＳｉＣで２．９３ｅＶ、４Ｈ−ＳｉＣで
３．２６ｅＶ程度の値が報告されている。また、ＳｉＣ
は、熱的、化学的、機械的に安定で、耐放射線性にも優
れているので、発光素子や高周波デバイスは勿論のこ
と、高温、大電力、放射線照射等の過酷な条件で、高い
信頼性と安定性を示す電力用半導体装置（パワーデバイ
ス）として様々な産業分野での適用が期待されている。
【０００３】特に、ＳｉＣを用いた高耐圧のＭＯＳＦＥ
Ｔは、Ｓｉを用いたパワーデバイスよりもオン抵抗が低
いことが報告されている。また、ＳｉＣを用いたショッ
トキーダイオードの順方向降下電圧が低くなることが報
告されている。良く知られているように、パワーデバイ
スのオン抵抗とスイッチング速度とは、トレード・オフ
関係にある。しかし、ＳｉＣを用いたパワーデバイスに
よれば、低オン抵抗化と高速スイッチング速度化が同時
に達成出来る可能性がある。
Ｔは、Ｓｉを用いたパワーデバイスよりもオン抵抗が低
いことが報告されている。また、ＳｉＣを用いたショッ
トキーダイオードの順方向降下電圧が低くなることが報
告されている。良く知られているように、パワーデバイ
スのオン抵抗とスイッチング速度とは、トレード・オフ
関係にある。しかし、ＳｉＣを用いたパワーデバイスに
よれば、低オン抵抗化と高速スイッチング速度化が同時
に達成出来る可能性がある。
【０００４】このＳｉＣを用いたパワーデバイスの低オ
ン抵抗化には、オーミック・コンタクトに対するコンタ
クト抵抗ρｃの低減が重要な要素である。特に、低オン
抵抗化のためには、パワーデバイスの主電極領域を細分
化し、高密度にＳｉＣ基板上に配列する方法も採用され
る。このような、微細寸法化されたパワーデバイスの低
オン抵抗化には、微細な開口部（コンタクト・ウィンド
ウ）の内部において、低いコンタクト抵抗ρｃを得るこ
とが極めて重要となってくる。また、パワーデバイスの
高速スイッチング速度化のためにも、ＳｉＣ領域に対す
るオーミック・コンタクトのコンタクト抵抗ρｃは大き
な問題である。
ン抵抗化には、オーミック・コンタクトに対するコンタ
クト抵抗ρｃの低減が重要な要素である。特に、低オン
抵抗化のためには、パワーデバイスの主電極領域を細分
化し、高密度にＳｉＣ基板上に配列する方法も採用され
る。このような、微細寸法化されたパワーデバイスの低
オン抵抗化には、微細な開口部（コンタクト・ウィンド
ウ）の内部において、低いコンタクト抵抗ρｃを得るこ
とが極めて重要となってくる。また、パワーデバイスの
高速スイッチング速度化のためにも、ＳｉＣ領域に対す
るオーミック・コンタクトのコンタクト抵抗ρｃは大き
な問題である。
【０００５】ＳｉＣ青色発光素子が既に実用化され量産
されているのとは対称的に、パワーデバイス、高周波デ
バイスとしてのＳｉＣの応用は甚だ遅れている。この原
因の一つは、これらデバイスの構造及び作製プロセスに
適合した実用的な低抵抗のオーミック・コンタクトを形
成する技術が未だに確立されていないからである。
されているのとは対称的に、パワーデバイス、高周波デ
バイスとしてのＳｉＣの応用は甚だ遅れている。この原
因の一つは、これらデバイスの構造及び作製プロセスに
適合した実用的な低抵抗のオーミック・コンタクトを形
成する技術が未だに確立されていないからである。
【０００６】ｎ型ＳｉＣに低抵抗オーミック・コンタク
トを形成する方法として広く活用されている従来技術
は、ニッケル（Ｎｉ）、タングステン（Ｗ）、チタン
（Ｔｉ）のような電極膜をｎ型ＳｉＣに被着させて形成
したオーミック電極構造体を８００℃〜１２００℃の高
温で熱処理する方法である。なかでもＮｉを用いたオー
ミック・コンタクトでは１０−６Ω・ｃｍ２台の実用的
なコンタクト抵抗値ρｃが得られており、極めて有望な
オーミック・コンタクトである。
トを形成する方法として広く活用されている従来技術
は、ニッケル（Ｎｉ）、タングステン（Ｗ）、チタン
（Ｔｉ）のような電極膜をｎ型ＳｉＣに被着させて形成
したオーミック電極構造体を８００℃〜１２００℃の高
温で熱処理する方法である。なかでもＮｉを用いたオー
ミック・コンタクトでは１０−６Ω・ｃｍ２台の実用的
なコンタクト抵抗値ρｃが得られており、極めて有望な
オーミック・コンタクトである。
【０００７】図２４はパワーデバイスや高周波デバイス
などで使用されるＮｉ膜を用いたオーミック電極構造体
の構造（以下において、「第１の従来技術」という。）
を簡略化して示したものである。単結晶ＳｉＣ基板１の
表面に高不純物密度のｎ型ＳｉＣ領域３２が形成されて
いる。この単結晶ＳｉＣ基板１の表面には、更に熱酸化
膜３及び上部絶縁膜４からなるフィールド絶縁膜５が形
成されている。このフィールド絶縁膜５を貫通し、ｎ型
ＳｉＣ領域３２の表面を露出するように、開口部が配置
されている。フィールド絶縁膜５の開口部の内部には、
ｎ型ＳｉＣ領域３２の表面に接した加熱反応層８と、こ
の加熱反応層８の上部の電極膜（Ｎｉ膜素片）４７が配
置されている。加熱反応層８は、Ｎｉ膜を全面蒸着し、
フォトリソグラフィとエッチングを用いて、図２４に示
す形状に、パターニングした後、熱処理することにより
形成される。即ち、電極膜（Ｎｉ膜素片）４７を設けた
ＳｉＣ基板１を、１０００℃〜１２００℃で高温処理す
ることにより、Ｎｉ−Ｓｉ−Ｃが混合した導電性の加熱
反応層８が形成される。電極膜（Ｎｉ膜素片）４７の上
部には、フィールド絶縁膜５の上部に延伸するように配
線導体素片９が配置されている。
などで使用されるＮｉ膜を用いたオーミック電極構造体
の構造（以下において、「第１の従来技術」という。）
を簡略化して示したものである。単結晶ＳｉＣ基板１の
表面に高不純物密度のｎ型ＳｉＣ領域３２が形成されて
いる。この単結晶ＳｉＣ基板１の表面には、更に熱酸化
膜３及び上部絶縁膜４からなるフィールド絶縁膜５が形
成されている。このフィールド絶縁膜５を貫通し、ｎ型
ＳｉＣ領域３２の表面を露出するように、開口部が配置
されている。フィールド絶縁膜５の開口部の内部には、
ｎ型ＳｉＣ領域３２の表面に接した加熱反応層８と、こ
の加熱反応層８の上部の電極膜（Ｎｉ膜素片）４７が配
置されている。加熱反応層８は、Ｎｉ膜を全面蒸着し、
フォトリソグラフィとエッチングを用いて、図２４に示
す形状に、パターニングした後、熱処理することにより
形成される。即ち、電極膜（Ｎｉ膜素片）４７を設けた
ＳｉＣ基板１を、１０００℃〜１２００℃で高温処理す
ることにより、Ｎｉ−Ｓｉ−Ｃが混合した導電性の加熱
反応層８が形成される。電極膜（Ｎｉ膜素片）４７の上
部には、フィールド絶縁膜５の上部に延伸するように配
線導体素片９が配置されている。
【０００８】第１の従来技術は、後述するような問題点
を有している。そこで、この第１の従来技術の問題を解
決するため、特開平８−６４８０１号公報では、イオン
注入で形成したｎ型ＳｉＣ領域３２に対するオーミック
電極の形成法を開示している（以下において、「第２の
従来技術」という。）。第２の従来技術に記載の方法
は、 （イ）図２５（ａ）に示すように第１金属膜（Ｎｉ膜）
４２をＳｉ酸化膜（フィールド絶縁膜）４３と隔絶する
ように開口部内に配置する； （ロ）その後、高温熱処理を実施し、図２５（ｂ）に示
すようにオーミック接触片４５を生成する； （ハ）最後に、図２５（ｃ）に示すように、オーミック
接触片４５及び露出したｎ型ＳｉＣ領域３２の表面に対
して、第２金属膜を接続する、という手順による方法で
ある。
を有している。そこで、この第１の従来技術の問題を解
決するため、特開平８−６４８０１号公報では、イオン
注入で形成したｎ型ＳｉＣ領域３２に対するオーミック
電極の形成法を開示している（以下において、「第２の
従来技術」という。）。第２の従来技術に記載の方法
は、 （イ）図２５（ａ）に示すように第１金属膜（Ｎｉ膜）
４２をＳｉ酸化膜（フィールド絶縁膜）４３と隔絶する
ように開口部内に配置する； （ロ）その後、高温熱処理を実施し、図２５（ｂ）に示
すようにオーミック接触片４５を生成する； （ハ）最後に、図２５（ｃ）に示すように、オーミック
接触片４５及び露出したｎ型ＳｉＣ領域３２の表面に対
して、第２金属膜を接続する、という手順による方法で
ある。
【０００９】
【発明が解決しようとする課題】先ず、図２４に示す第
１の従来技術によるｎ型ＳｉＣ領域３２に対するオーミ
ック電極構造体にあっては、 １）Ｎｉ膜４７とフィールド絶縁膜５の接着力が弱く、
しばしば蒸着後にＮｉ膜４７が剥落するため、製造歩留
まりが悪い； ２）Ｎｉ膜４７との接触面にあるフィールド絶縁膜（Ｓ
ｉＯ２膜）５が、高温熱処理でＮｉ膜４７と反応し（還
元され）、ＳｉＯ２膜５が浸食され、薄くなる。ＳｉＯ
２膜５が、もともと薄い場合は、ＳｉＯ２膜５の絶縁性
が損なわれ、はなはだしい場合は、ＳｉＯ２膜５が貫通
する； ３）Ｎｉ−ＳｉＣ−ＳｉＯ２が共存し、３元系の反応が
生じる加熱反応層８の外縁コーナ部Ｓ１，Ｓ２直下にお
いては、高温熱処理により、寄生のショットキー接合が
形成され、水平方向の電流の流れを阻害する； ４）高温熱処理で電極膜（Ｎｉ膜素片）４７の表面が激
しく荒れ、表面モホロジーが低下する。このため、フォ
トリソグラフィ工程用のアライメント・マークが、同様
なＮｉ膜４７を有する構造であれば、その形成が困難と
なる。従って、後続の工程において高精度なフォトリソ
グラフィならびにエッチングが出来ない； ５）高温熱処理で電極膜（Ｎｉ膜素片）４７表面に、Ｎ
ｉＯやＳｉＯ２等の酸化膜やハイドロ・カーボンが生
じ、電極膜（Ｎｉ膜素片）４７と配線導体素片９間のコ
ンタクト抵抗が実質的に、上昇するという問題があっ
た。
１の従来技術によるｎ型ＳｉＣ領域３２に対するオーミ
ック電極構造体にあっては、 １）Ｎｉ膜４７とフィールド絶縁膜５の接着力が弱く、
しばしば蒸着後にＮｉ膜４７が剥落するため、製造歩留
まりが悪い； ２）Ｎｉ膜４７との接触面にあるフィールド絶縁膜（Ｓ
ｉＯ２膜）５が、高温熱処理でＮｉ膜４７と反応し（還
元され）、ＳｉＯ２膜５が浸食され、薄くなる。ＳｉＯ
２膜５が、もともと薄い場合は、ＳｉＯ２膜５の絶縁性
が損なわれ、はなはだしい場合は、ＳｉＯ２膜５が貫通
する； ３）Ｎｉ−ＳｉＣ−ＳｉＯ２が共存し、３元系の反応が
生じる加熱反応層８の外縁コーナ部Ｓ１，Ｓ２直下にお
いては、高温熱処理により、寄生のショットキー接合が
形成され、水平方向の電流の流れを阻害する； ４）高温熱処理で電極膜（Ｎｉ膜素片）４７の表面が激
しく荒れ、表面モホロジーが低下する。このため、フォ
トリソグラフィ工程用のアライメント・マークが、同様
なＮｉ膜４７を有する構造であれば、その形成が困難と
なる。従って、後続の工程において高精度なフォトリソ
グラフィならびにエッチングが出来ない； ５）高温熱処理で電極膜（Ｎｉ膜素片）４７表面に、Ｎ
ｉＯやＳｉＯ２等の酸化膜やハイドロ・カーボンが生
じ、電極膜（Ｎｉ膜素片）４７と配線導体素片９間のコ
ンタクト抵抗が実質的に、上昇するという問題があっ
た。
【００１０】第２の従来技術では、この第１の従来技術
の問題点のうち、２）と３）の問題を解決する方法であ
る。即ち、オーミック接触片４５がＳｉ酸化膜（フィー
ルド絶縁膜）４３と隔絶しており、露出したｎ型ＳｉＣ
領域３２の表面に接している第２金属膜は、熱処理しな
いので、第１の従来技術のＮｉ−ＳｉＣ−ＳｉＯ２の共
存に起因した寄生のショットキー接合が形成されないと
いう特徴を有する。
の問題点のうち、２）と３）の問題を解決する方法であ
る。即ち、オーミック接触片４５がＳｉ酸化膜（フィー
ルド絶縁膜）４３と隔絶しており、露出したｎ型ＳｉＣ
領域３２の表面に接している第２金属膜は、熱処理しな
いので、第１の従来技術のＮｉ−ＳｉＣ−ＳｉＯ２の共
存に起因した寄生のショットキー接合が形成されないと
いう特徴を有する。
【００１１】しかし、第２の従来技術は、図２５（ａ）
に示す開口部内に、第１金属膜（Ｎｉ膜）４２をＳｉ酸
化膜（フィールド絶縁膜）４３と隔絶してパターニング
する具体的な方法がなんら開示されていない。通例、こ
のような場合、用いられる方法は、ＳｉＣ基板１全面に
Ｎｉ膜を全面蒸着し、フォトリソグラフィとＮｉのエッ
チングを用いて、開口部の内部に選択的に第１金属膜
（Ｎｉ膜）４２を配設する方法である。しかし、第２の
従来技術とこの方法の組み合わせでは基本的に１）、
４）、５）の問題を解決することは出来ない。
に示す開口部内に、第１金属膜（Ｎｉ膜）４２をＳｉ酸
化膜（フィールド絶縁膜）４３と隔絶してパターニング
する具体的な方法がなんら開示されていない。通例、こ
のような場合、用いられる方法は、ＳｉＣ基板１全面に
Ｎｉ膜を全面蒸着し、フォトリソグラフィとＮｉのエッ
チングを用いて、開口部の内部に選択的に第１金属膜
（Ｎｉ膜）４２を配設する方法である。しかし、第２の
従来技術とこの方法の組み合わせでは基本的に１）、
４）、５）の問題を解決することは出来ない。
【００１２】更に、第１金属膜（Ｎｉ膜）４２のパター
ニング工法において独立したフォトリソグラフィ工程を
用いているために、露光装置（マスクアライナー）の合
わせ精度及び第１金属膜（Ｎｉ膜）４２のエッチング加
工精度を考慮すると、オーミック接触片４５とＳｉ酸化
膜（フィールド絶縁膜）４３の開口部側壁との間隔のト
レランスを十分大きくとらなければならないという問題
がある。これは、集積密度が高く、微細なオーミック電
極構造体の製作を困難にするという問題に結びつく。ひ
いては、デバイス寸法やチップ面積が増大する、半導体
装置の生産コスト（チップ単価）が上昇するという問題
に連鎖する。
ニング工法において独立したフォトリソグラフィ工程を
用いているために、露光装置（マスクアライナー）の合
わせ精度及び第１金属膜（Ｎｉ膜）４２のエッチング加
工精度を考慮すると、オーミック接触片４５とＳｉ酸化
膜（フィールド絶縁膜）４３の開口部側壁との間隔のト
レランスを十分大きくとらなければならないという問題
がある。これは、集積密度が高く、微細なオーミック電
極構造体の製作を困難にするという問題に結びつく。ひ
いては、デバイス寸法やチップ面積が増大する、半導体
装置の生産コスト（チップ単価）が上昇するという問題
に連鎖する。
【００１３】本発明はこのような従来のｎ型ＳｉＣ領域
に対するオーミック電極構造体、及びこれを用いた半導
体装置の問題点をそれぞれ、或いは、同時に解決するた
めになされたものである。
に対するオーミック電極構造体、及びこれを用いた半導
体装置の問題点をそれぞれ、或いは、同時に解決するた
めになされたものである。
【００１４】具体的には、本発明は、１０−7Ωｃｍ２
台程度の実用的なコンタクト抵抗を有するｎ型ＳｉＣ領
域に対する微細なオーミック電極構造体の新規な構造を
提供することを目的とする。
台程度の実用的なコンタクト抵抗を有するｎ型ＳｉＣ領
域に対する微細なオーミック電極構造体の新規な構造を
提供することを目的とする。
【００１５】本発明の他の目的は、表面金属配線（配線
導体素片）とフィールド絶縁膜の接着力が良好で、信頼
性の高いオーミック電極構造体の新規な構造を提供する
ことである。
導体素片）とフィールド絶縁膜の接着力が良好で、信頼
性の高いオーミック電極構造体の新規な構造を提供する
ことである。
【００１６】本発明の更に他の目的は、フィールド絶縁
膜の絶縁性が維持出来、高耐圧、低リーク電流のオーミ
ック電極構造体の新規な構造を提供することである。
膜の絶縁性が維持出来、高耐圧、低リーク電流のオーミ
ック電極構造体の新規な構造を提供することである。
【００１７】本発明の更に他の目的は、オーミック電極
の外縁部に寄生ショットキー接合が存在しないオーミッ
ク電極構造体の新規な構造を提供することである。
の外縁部に寄生ショットキー接合が存在しないオーミッ
ク電極構造体の新規な構造を提供することである。
【００１８】本発明の更に他の目的は、電極膜の表面モ
ホロジーが良好なオーミック電極構造体の新規な構造を
提供することである。
ホロジーが良好なオーミック電極構造体の新規な構造を
提供することである。
【００１９】本発明の更に他の目的は、微細な寸法精度
を有したオーミック電極構造体を提供することである。
を有したオーミック電極構造体を提供することである。
【００２０】本発明の更に他の目的は、導体膜堆積後に
表面金属配線の剥落等の不良が抑制され、製造歩留まり
の高いオーミック電極構造体の製造方法を提供すること
である。
表面金属配線の剥落等の不良が抑制され、製造歩留まり
の高いオーミック電極構造体の製造方法を提供すること
である。
【００２１】本発明の更に他の目的は、オーミック電極
の母材となる導体膜とフィールド絶縁膜との浸食反応
（還元反応）が有効に回避出来るオーミック電極構造体
の製造方法を提供することである。
の母材となる導体膜とフィールド絶縁膜との浸食反応
（還元反応）が有効に回避出来るオーミック電極構造体
の製造方法を提供することである。
【００２２】本発明の更に他の目的は、オーミック電極
の母材となる導体膜、ＳｉＣ及びフィールド絶縁膜との
３元系の反応が回避されるオーミック電極構造体の製造
方法を提供することである。
の母材となる導体膜、ＳｉＣ及びフィールド絶縁膜との
３元系の反応が回避されるオーミック電極構造体の製造
方法を提供することである。
【００２３】本発明の更に他の目的は、高温熱処理を経
た後でも、電極膜の表面モホロジーが良好なオーミック
電極構造体の製造方法を提供することである。
た後でも、電極膜の表面モホロジーが良好なオーミック
電極構造体の製造方法を提供することである。
【００２４】本発明の更に他の目的は、フォトリソグラ
フィ工程用のアライメント・マークの形態に影響を与え
ず、後続の工程において高精度なフォトリソグラフィな
らびにエッチングを容易にするなオーミック電極構造体
の製造方法を提供することである。
フィ工程用のアライメント・マークの形態に影響を与え
ず、後続の工程において高精度なフォトリソグラフィな
らびにエッチングを容易にするなオーミック電極構造体
の製造方法を提供することである。
【００２５】本発明の更に他の目的は、高温熱処理を経
た後でも、電極膜の表面に、酸化膜やハイドロ・カーボ
ンが生じず、電極膜と配線導体素片間のコンタクト抵抗
を低く維持出来るオーミック電極構造体の製造方法を提
供することである。
た後でも、電極膜の表面に、酸化膜やハイドロ・カーボ
ンが生じず、電極膜と配線導体素片間のコンタクト抵抗
を低く維持出来るオーミック電極構造体の製造方法を提
供することである。
【００２６】本発明の更に他の目的は、フォトリソグラ
フィ工程における露光装置の合わせ精度及びエッチング
加工精度に影響されずに、電極膜（オーミック接触片）
とフィールド絶縁膜の開口部側壁との間隔を十分に微細
化することが可能なオーミック電極構造体の製造方法を
提供することである。
フィ工程における露光装置の合わせ精度及びエッチング
加工精度に影響されずに、電極膜（オーミック接触片）
とフィールド絶縁膜の開口部側壁との間隔を十分に微細
化することが可能なオーミック電極構造体の製造方法を
提供することである。
【００２７】本発明の更に他の目的は、微細な寸法精度
を有したオーミック電極構造体が簡単に製造出来るオー
ミック電極構造体の製造方法を提供することである。
を有したオーミック電極構造体が簡単に製造出来るオー
ミック電極構造体の製造方法を提供することである。
【００２８】本発明の更に他の目的は、高耐圧且つ高速
動作可能な半導体装置を提供することである。
動作可能な半導体装置を提供することである。
【００２９】本発明の更に他の目的は、オン抵抗が低
く、且つ高速スイッチング可能な半導体装置を提供する
ことである。
く、且つ高速スイッチング可能な半導体装置を提供する
ことである。
【００３０】本発明の更に他の目的は、チップ占有面積
が小さく、チップ単価が低く、且つ信頼性の高い半導体
装置を提供することである。
が小さく、チップ単価が低く、且つ信頼性の高い半導体
装置を提供することである。
【００３１】本発明の更に他の目的は、表面金属配線の
剥落等の不良が抑制され、製造歩留まりの高い半導体装
置の製造方法を提供することである。
剥落等の不良が抑制され、製造歩留まりの高い半導体装
置の製造方法を提供することである。
【００３２】本発明の更に他の目的は、オーミック電極
の母材となる導体膜とフィールド絶縁膜との高温熱処理
での浸食反応（還元反応）が有効に回避出来、且つ導体
膜、ＳｉＣ及びフィールド絶縁膜との３元系の反応をも
回避出来る半導体装置の製造方法を提供することであ
る。
の母材となる導体膜とフィールド絶縁膜との高温熱処理
での浸食反応（還元反応）が有効に回避出来、且つ導体
膜、ＳｉＣ及びフィールド絶縁膜との３元系の反応をも
回避出来る半導体装置の製造方法を提供することであ
る。
【００３３】本発明の更に他の目的は、高温熱処理を経
た後でも、電極膜の表面モホロジーが良好で、フォトリ
ソグラフィ工程用のアライメント・マークの形態に影響
を与えず、後続の工程において高精度なフォトリソグラ
フィならびにエッチングが可能な半導体装置の製造方法
を提供することである。
た後でも、電極膜の表面モホロジーが良好で、フォトリ
ソグラフィ工程用のアライメント・マークの形態に影響
を与えず、後続の工程において高精度なフォトリソグラ
フィならびにエッチングが可能な半導体装置の製造方法
を提供することである。
【００３４】本発明の更に他の目的は、高温熱処理を経
た後でも、電極膜の表面に、酸化膜やハイドロ・カーボ
ンが生じず、電極膜と配線導体素片間のコンタクト抵抗
を低く維持出来る半導体装置の製造方法を提供すること
である。
た後でも、電極膜の表面に、酸化膜やハイドロ・カーボ
ンが生じず、電極膜と配線導体素片間のコンタクト抵抗
を低く維持出来る半導体装置の製造方法を提供すること
である。
【００３５】本発明の更に他の目的は、電極膜（オーミ
ック接触片）とフィールド絶縁膜の開口部側壁との間隔
を十分に微細化し、微細な寸法精度を有したオーミック
電極構造体が簡単に製造出来る半導体装置の製造方法を
提供することである。
ック接触片）とフィールド絶縁膜の開口部側壁との間隔
を十分に微細化し、微細な寸法精度を有したオーミック
電極構造体が簡単に製造出来る半導体装置の製造方法を
提供することである。
【００３６】本発明の更に他の目的は、チップ面積の縮
小が可能で、チップ単価が低く出来る半導体装置の製造
方法を提供することである。
小が可能で、チップ単価が低く出来る半導体装置の製造
方法を提供することである。
【００３７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、（イ）ＳｉＣ基板と、
（ロ）ＳｉＣ基板の表面に選択的に形成されたｎ型Ｓｉ
Ｃ領域と、（ハ）ＳｉＣ基板の上に載置されたフィール
ド絶縁膜と、（ニ）フィールド絶縁膜中にｎ型ＳｉＣ領
域の表面を露出するように開口された開口部（コンタク
ト・ウィンドウ）の内部において、フィールド絶縁膜か
ら一定の間隙を隔てて配置された電極膜と、（ホ）フィ
ールド絶縁膜の開口部の内部において、フィールド絶縁
膜から一定の間隙を隔て、且つ電極膜とｎ型ＳｉＣ領域
の間に配置された加熱反応層と、（ヘ）フィールド絶縁
膜の開口部の内部において、電極膜の表面に接し、且つ
フィールド絶縁膜の上部にまで伸延された配線導体素片
とからなるオーミック電極構造体であることを要旨とす
る。請求項１記載の発明によれば、電極膜及び加熱反応
層が共に、フィールド絶縁膜の開口部の内部において、
フィールド絶縁膜から一定の間隙を隔て配置されている
ので、電極膜及び加熱反応層を構成する金属材料が、フ
ィールド絶縁膜と反応することが防止出来る。更に、加
熱反応層の底部外縁部における金属−ＳｉＣ−ＳｉＯ２
の３元系共存反応による寄生のショットキー接合の生成
も回避出来る。
に、請求項１記載の発明は、（イ）ＳｉＣ基板と、
（ロ）ＳｉＣ基板の表面に選択的に形成されたｎ型Ｓｉ
Ｃ領域と、（ハ）ＳｉＣ基板の上に載置されたフィール
ド絶縁膜と、（ニ）フィールド絶縁膜中にｎ型ＳｉＣ領
域の表面を露出するように開口された開口部（コンタク
ト・ウィンドウ）の内部において、フィールド絶縁膜か
ら一定の間隙を隔てて配置された電極膜と、（ホ）フィ
ールド絶縁膜の開口部の内部において、フィールド絶縁
膜から一定の間隙を隔て、且つ電極膜とｎ型ＳｉＣ領域
の間に配置された加熱反応層と、（ヘ）フィールド絶縁
膜の開口部の内部において、電極膜の表面に接し、且つ
フィールド絶縁膜の上部にまで伸延された配線導体素片
とからなるオーミック電極構造体であることを要旨とす
る。請求項１記載の発明によれば、電極膜及び加熱反応
層が共に、フィールド絶縁膜の開口部の内部において、
フィールド絶縁膜から一定の間隙を隔て配置されている
ので、電極膜及び加熱反応層を構成する金属材料が、フ
ィールド絶縁膜と反応することが防止出来る。更に、加
熱反応層の底部外縁部における金属−ＳｉＣ−ＳｉＯ２
の３元系共存反応による寄生のショットキー接合の生成
も回避出来る。
【００３８】なお、請求項１に規定する「ＳｉＣ基板の
表面に選択的に形成されたｎ型ＳｉＣ領域」は、ＳｉＣ
基板の表面に、直接ｎ型ＳｉＣ領域が形成される場合の
みに限定されないことは勿論である。例えば、ＳｉＣ基
板の表面の一部に、ｎ型ＳｉＣ領域よりも平面上の面積
の大きい他の半導体領域をウェル形状に配置し、そのウ
ェル形状の半導体領域の内部の位置において、本発明の
ｎ型ＳｉＣ領域が形成されていても良い。或いは、Ｓｉ
Ｃ基板の表面の全面に他の半導体領域をエピタキシャル
成長し、そのエピタキシャル成長した他の半導体領域の
表面の一部において、本発明のｎ型ＳｉＣ領域を形成す
るような場合も許容される。このように、請求項１記載
に係る発明においては、ｎ型ＳｉＣ領域が他の半導体領
域を介して、間接的に形成される場合を許容することに
留意すべきである。
表面に選択的に形成されたｎ型ＳｉＣ領域」は、ＳｉＣ
基板の表面に、直接ｎ型ＳｉＣ領域が形成される場合の
みに限定されないことは勿論である。例えば、ＳｉＣ基
板の表面の一部に、ｎ型ＳｉＣ領域よりも平面上の面積
の大きい他の半導体領域をウェル形状に配置し、そのウ
ェル形状の半導体領域の内部の位置において、本発明の
ｎ型ＳｉＣ領域が形成されていても良い。或いは、Ｓｉ
Ｃ基板の表面の全面に他の半導体領域をエピタキシャル
成長し、そのエピタキシャル成長した他の半導体領域の
表面の一部において、本発明のｎ型ＳｉＣ領域を形成す
るような場合も許容される。このように、請求項１記載
に係る発明においては、ｎ型ＳｉＣ領域が他の半導体領
域を介して、間接的に形成される場合を許容することに
留意すべきである。
【００３９】請求項２記載の発明は、請求項１記載のオ
ーミック電極構造体において、一定の間隙は、フィール
ド絶縁膜の厚みより小なることを要旨とする。
ーミック電極構造体において、一定の間隙は、フィール
ド絶縁膜の厚みより小なることを要旨とする。
【００４０】請求項３記載の発明は、請求項１又は２記
載のオーミック電極構造体において、フィールド絶縁膜
は、ＳｉＣの熱酸化膜と、この熱酸化膜とは組成若しく
は密度の異なる絶縁膜からなる上部絶縁膜との積層絶縁
膜からなることを要旨とする。
載のオーミック電極構造体において、フィールド絶縁膜
は、ＳｉＣの熱酸化膜と、この熱酸化膜とは組成若しく
は密度の異なる絶縁膜からなる上部絶縁膜との積層絶縁
膜からなることを要旨とする。
【００４１】請求項４記載の発明は、請求項１〜３のい
ずれか１項記載のオーミック電極構造体において、上部
絶縁膜の絶縁破壊電界強度は、熱酸化膜の絶縁破壊電界
強度よりも低いことを要旨とする。
ずれか１項記載のオーミック電極構造体において、上部
絶縁膜の絶縁破壊電界強度は、熱酸化膜の絶縁破壊電界
強度よりも低いことを要旨とする。
【００４２】請求項５記載の発明は、請求項１〜４のい
ずれか１項記載のオーミック電極構造体において、上部
絶縁膜の緩衝フッ酸溶液（ＢＨＦ溶液）によるエッチン
グ速度が、熱酸化膜の緩衝フッ酸溶液によるエッチング
速度よりも速いことを要旨とする。「ＢＨＦ溶液」と
は、フッ化アンモニウム（ＮＨ４Ｆ）：フッ酸（ＨＦ）
＝７：１の溶液からなる当業者周知のシリコン酸化膜
（ＳｉＯ2膜)のエッチング液（エッチャント）である。
ずれか１項記載のオーミック電極構造体において、上部
絶縁膜の緩衝フッ酸溶液（ＢＨＦ溶液）によるエッチン
グ速度が、熱酸化膜の緩衝フッ酸溶液によるエッチング
速度よりも速いことを要旨とする。「ＢＨＦ溶液」と
は、フッ化アンモニウム（ＮＨ４Ｆ）：フッ酸（ＨＦ）
＝７：１の溶液からなる当業者周知のシリコン酸化膜
（ＳｉＯ2膜)のエッチング液（エッチャント）である。
【００４３】請求項６記載の発明は、（イ）ＳｉＣ基板
の表面の少なくとも一部に高不純物密度を有するｎ型Ｓ
ｉＣ領域を形成する工程と、（ロ）ＳｉＣ基板の表面を
洗浄する工程と、（ハ）ＳｉＣ基板の表面をフィールド
絶縁膜で被覆する工程と、（ニ）フィールド絶縁膜の上
部にフィールド絶縁膜とはエッチング速度の異なるマス
ク材を形成する工程と、（ホ）マスク材に窓部を設け、
マスクパターンを形成する工程と、（ヘ）このマスクパ
ターンを用い、フィールド絶縁膜をｎ型ＳｉＣ領域の表
面が露出するまでエッチングし開口部を形成する工程
と、（ト）ｎ型ＳｉＣ領域の表面が露出後、更にフィー
ルド絶縁膜をオーバーエッチングし、窓部近傍のマスク
材の下部にアンダーカット部を形成する工程と、（チ）
マスク材の上部及び開口部の内部のｎ型ＳｉＣ領域の表
面に、第１の導体膜を堆積する工程と、（リ）マスク材
を除去することにより、開口部の内部のｎ型ＳｉＣ領域
の表面に、フィールド絶縁膜とは一定の間隙を隔て、第
１の導体膜の素片を残留させる工程と、（ヌ）非酸化性
雰囲気中において、ＳｉＣ基板を熱処理し、第１の導体
膜の素片とｎ型ＳｉＣ領域との間に加熱反応層を生成す
る工程とを有するオーミック電極構造体の製造方法であ
ることを要旨とする。請求項６記載の発明によれば、フ
ィールド絶縁膜の「オーバーエッチング（スライト・エ
ッチング）」のエッチング量の制御により、窓部近傍の
マスク材の下部に形成されるアンダーカット部の深さが
制御出来る。また、このアンダーカット部の深さによ
り、第１の導体膜の素片とフィールド絶縁膜との一定の
間隙を自己整合的に決定出来る。請求項１と同様に、請
求項６に規定する「ＳｉＣ基板の表面の少なくとも一部
に高不純物密度を有するｎ型ＳｉＣ領域を形成する工
程」は、ＳｉＣ基板の表面に、直接ｎ型ＳｉＣ領域を形
成する場合のみに限定されない。例えば、ＳｉＣ基板の
表面の一部に他の半導体領域をウェル形状に形成し、そ
のウェル形状の半導体領域の内部にｎ型ＳｉＣ領域を形
成しても良い。或いは、ＳｉＣ基板の表面の全面に他の
半導体領域をエピタキシャル成長し、そのエピタキシャ
ル成長した半導体領域の表面の一部にｎ型ＳｉＣ領域を
形成するような工程も許容される。
の表面の少なくとも一部に高不純物密度を有するｎ型Ｓ
ｉＣ領域を形成する工程と、（ロ）ＳｉＣ基板の表面を
洗浄する工程と、（ハ）ＳｉＣ基板の表面をフィールド
絶縁膜で被覆する工程と、（ニ）フィールド絶縁膜の上
部にフィールド絶縁膜とはエッチング速度の異なるマス
ク材を形成する工程と、（ホ）マスク材に窓部を設け、
マスクパターンを形成する工程と、（ヘ）このマスクパ
ターンを用い、フィールド絶縁膜をｎ型ＳｉＣ領域の表
面が露出するまでエッチングし開口部を形成する工程
と、（ト）ｎ型ＳｉＣ領域の表面が露出後、更にフィー
ルド絶縁膜をオーバーエッチングし、窓部近傍のマスク
材の下部にアンダーカット部を形成する工程と、（チ）
マスク材の上部及び開口部の内部のｎ型ＳｉＣ領域の表
面に、第１の導体膜を堆積する工程と、（リ）マスク材
を除去することにより、開口部の内部のｎ型ＳｉＣ領域
の表面に、フィールド絶縁膜とは一定の間隙を隔て、第
１の導体膜の素片を残留させる工程と、（ヌ）非酸化性
雰囲気中において、ＳｉＣ基板を熱処理し、第１の導体
膜の素片とｎ型ＳｉＣ領域との間に加熱反応層を生成す
る工程とを有するオーミック電極構造体の製造方法であ
ることを要旨とする。請求項６記載の発明によれば、フ
ィールド絶縁膜の「オーバーエッチング（スライト・エ
ッチング）」のエッチング量の制御により、窓部近傍の
マスク材の下部に形成されるアンダーカット部の深さが
制御出来る。また、このアンダーカット部の深さによ
り、第１の導体膜の素片とフィールド絶縁膜との一定の
間隙を自己整合的に決定出来る。請求項１と同様に、請
求項６に規定する「ＳｉＣ基板の表面の少なくとも一部
に高不純物密度を有するｎ型ＳｉＣ領域を形成する工
程」は、ＳｉＣ基板の表面に、直接ｎ型ＳｉＣ領域を形
成する場合のみに限定されない。例えば、ＳｉＣ基板の
表面の一部に他の半導体領域をウェル形状に形成し、そ
のウェル形状の半導体領域の内部にｎ型ＳｉＣ領域を形
成しても良い。或いは、ＳｉＣ基板の表面の全面に他の
半導体領域をエピタキシャル成長し、そのエピタキシャ
ル成長した半導体領域の表面の一部にｎ型ＳｉＣ領域を
形成するような工程も許容される。
【００４４】請求項７記載の発明は、請求項６記載のオ
ーミック電極構造体の製造方法において、フィールド絶
縁膜で被覆する工程は、熱酸化により、ＳｉＣ基板の表
面に熱酸化膜を成長する工程と、この熱酸化膜の上部
に、熱酸化以外の方法で、絶縁膜を堆積する工程とから
なることを要旨とする。
ーミック電極構造体の製造方法において、フィールド絶
縁膜で被覆する工程は、熱酸化により、ＳｉＣ基板の表
面に熱酸化膜を成長する工程と、この熱酸化膜の上部
に、熱酸化以外の方法で、絶縁膜を堆積する工程とから
なることを要旨とする。
【００４５】請求項８記載の発明は、請求項６記載のオ
ーミック電極構造体の製造方法において、フィールド絶
縁膜で被覆する工程は、熱酸化以外の方法で、ＳｉＣ基
板の表面に酸素透過性絶縁膜を堆積する工程と、この酸
素透過性絶縁膜の堆積後に、熱酸化により、ＳｉＣ基板
の表面と酸素透過性絶縁膜との界面に、熱酸化膜を成長
する工程とからなることを要旨とする。
ーミック電極構造体の製造方法において、フィールド絶
縁膜で被覆する工程は、熱酸化以外の方法で、ＳｉＣ基
板の表面に酸素透過性絶縁膜を堆積する工程と、この酸
素透過性絶縁膜の堆積後に、熱酸化により、ＳｉＣ基板
の表面と酸素透過性絶縁膜との界面に、熱酸化膜を成長
する工程とからなることを要旨とする。
【００４６】請求項９記載の発明は、請求項６〜８のい
ずれか１項記載のオーミック電極構造体の製造方法にお
いて、マスク材を形成する工程は、フォトレジストを塗
布する工程であることを要旨とする。
ずれか１項記載のオーミック電極構造体の製造方法にお
いて、マスク材を形成する工程は、フォトレジストを塗
布する工程であることを要旨とする。
【００４７】請求項１０記載の発明は、請求項９記載の
オーミック電極構造体の製造方法が、フィールド絶縁膜
に開口部を形成する工程において、ｎ型ＳｉＣ領域の表
面が露出するに直前のステップは、ウェットエッチング
と超純水によるリンスで完結されることを要旨とする。
オーミック電極構造体の製造方法が、フィールド絶縁膜
に開口部を形成する工程において、ｎ型ＳｉＣ領域の表
面が露出するに直前のステップは、ウェットエッチング
と超純水によるリンスで完結されることを要旨とする。
【００４８】請求項１１記載の発明は、請求項６〜１０
のいずれか１項記載のオーミック電極構造体の製造方法
において、第１の導体膜の厚みは、ｎ型ＳｉＣ領域の
厚みの１／２より薄いことを要旨とする。請求項１１記
載の発明によれば、加熱反応層を形成する前の第１の導
体膜の素片の厚みが、その下部にあるｎ型ＳｉＣ領域の
厚みの１／２より薄くなるように、予め設定されている
ので、ＳｉＣ基板の熱処理により、仮に第１の導体膜の
素片が完全に加熱反応層に転化したとしても、ｎ型Ｓｉ
Ｃ領域が消失することはない。
のいずれか１項記載のオーミック電極構造体の製造方法
において、第１の導体膜の厚みは、ｎ型ＳｉＣ領域の
厚みの１／２より薄いことを要旨とする。請求項１１記
載の発明によれば、加熱反応層を形成する前の第１の導
体膜の素片の厚みが、その下部にあるｎ型ＳｉＣ領域の
厚みの１／２より薄くなるように、予め設定されている
ので、ＳｉＣ基板の熱処理により、仮に第１の導体膜の
素片が完全に加熱反応層に転化したとしても、ｎ型Ｓｉ
Ｃ領域が消失することはない。
【００４９】請求項１２記載の発明は、請求項６〜１１
のいずれか１項記載のオーミック電極構造体の製造方法
において、加熱反応層を生成する工程は、酸素（Ｏ2）
及び水（Ｈ2Ｏ）の分圧が共に１×１０-３Ｐａ〜１×１
０-１０Ｐａの非酸化性雰囲気中でＳｉＣ基板を熱処理
することを要旨とする。請求項１２記載の発明によれ
ば、酸素及び水の分圧が共に１×１０-３Ｐａ〜１×１
０-１０Ｐａに制御された非酸化性雰囲気中で熱処理し
て、加熱反応層を生成しているので、加熱反応層生成の
ための高温熱処理で、第１の導体膜の素片の表面に酸化
膜が生じることを防止出来る。
のいずれか１項記載のオーミック電極構造体の製造方法
において、加熱反応層を生成する工程は、酸素（Ｏ2）
及び水（Ｈ2Ｏ）の分圧が共に１×１０-３Ｐａ〜１×１
０-１０Ｐａの非酸化性雰囲気中でＳｉＣ基板を熱処理
することを要旨とする。請求項１２記載の発明によれ
ば、酸素及び水の分圧が共に１×１０-３Ｐａ〜１×１
０-１０Ｐａに制御された非酸化性雰囲気中で熱処理し
て、加熱反応層を生成しているので、加熱反応層生成の
ための高温熱処理で、第１の導体膜の素片の表面に酸化
膜が生じることを防止出来る。
【００５０】請求項１３記載の発明は、請求項６〜１１
のいずれか１項記載のオーミック電極構造体の製造方法
において、第１の導体膜の素片に接し、且つ、フィー
ルド絶縁膜の開口部を被覆するように、フィールド絶縁
膜の上部に第２の導体膜を形成する工程を更に有するこ
とを要旨とする。
のいずれか１項記載のオーミック電極構造体の製造方法
において、第１の導体膜の素片に接し、且つ、フィー
ルド絶縁膜の開口部を被覆するように、フィールド絶縁
膜の上部に第２の導体膜を形成する工程を更に有するこ
とを要旨とする。
【００５１】請求項１４記載の発明は、請求項１３記載
のオーミック電極構造体の製造方法において、第２の導
体膜を形成する直前に、第１の導体膜の素片の表面に生
成された酸化膜或いは付着したハイドロ・カーボンを除
去する工程を付加したことを要旨とする。
のオーミック電極構造体の製造方法において、第２の導
体膜を形成する直前に、第１の導体膜の素片の表面に生
成された酸化膜或いは付着したハイドロ・カーボンを除
去する工程を付加したことを要旨とする。
【００５２】請求項１５記載の発明は、（イ）ＳｉＣ基
板と、（ロ）ＳｉＣ基板の表面に選択的に形成されたｎ
型ＳｉＣ領域からなる主電極領域と、（ハ）ＳｉＣ基板
の上に載置されたフィールド絶縁膜と、（ニ）フィール
ド絶縁膜中に主電極領域の表面を露出するように開口さ
れた開口部の内部において、フィールド絶縁膜から一定
の間隙を隔てて配置された電極膜と、（ホ）フィールド
絶縁膜の開口部の内部において、フィールド絶縁膜から
一定の間隙を隔て、且つ電極膜と主電極領域の間に配置
された加熱反応層と、（ヘ）フィールド絶縁膜の開口部
の内部において、電極膜の表面に接し、且つフィールド
絶縁膜の上部にまで伸延された主電極配線とからなる半
導体装置であることを要旨とする。請求項１５記載の発
明において、「主電極領域」とは半導体装置の主電流の
通路の両端にそれぞれ位置し、互いに対向した半導体領
域の少なくとも一方である。請求項１５記載の発明によ
れば、主電極領域に対するオーミック電極を構成する電
極膜及び加熱反応層が共に、フィールド絶縁膜の開口部
の内部において、フィールド絶縁膜から一定の間隙を隔
て配置されているので、電極膜及び加熱反応層を構成す
る金属材料が、フィールド絶縁膜と反応することが防止
出来る。更に、オーミック電極の底部外縁部における金
属−ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生のシ
ョットキー接合の生成も回避出来る。請求項１において
説明したように、請求項１５に規定する「ＳｉＣ基板の
表面に選択的に形成されたｎ型ＳｉＣ領域からなる主電
極領域」は、ＳｉＣ基板の表面に、直接ｎ型ＳｉＣ領域
からなる主電極領域が形成される場合のみに限定されな
い。例えば、ＳｉＣ基板の表面の一部に他の半導体領域
をウェル形状に配置し、そのウェル形状の半導体領域の
内部に主電極領域が形成されていても良い。或いは、Ｓ
ｉＣ基板の表面の全面に他の半導体領域をエピタキシャ
ル成長し、そのエピタキシャル成長した半導体領域の表
面の一部に主電極領域を形成するような場合も許容され
る。
板と、（ロ）ＳｉＣ基板の表面に選択的に形成されたｎ
型ＳｉＣ領域からなる主電極領域と、（ハ）ＳｉＣ基板
の上に載置されたフィールド絶縁膜と、（ニ）フィール
ド絶縁膜中に主電極領域の表面を露出するように開口さ
れた開口部の内部において、フィールド絶縁膜から一定
の間隙を隔てて配置された電極膜と、（ホ）フィールド
絶縁膜の開口部の内部において、フィールド絶縁膜から
一定の間隙を隔て、且つ電極膜と主電極領域の間に配置
された加熱反応層と、（ヘ）フィールド絶縁膜の開口部
の内部において、電極膜の表面に接し、且つフィールド
絶縁膜の上部にまで伸延された主電極配線とからなる半
導体装置であることを要旨とする。請求項１５記載の発
明において、「主電極領域」とは半導体装置の主電流の
通路の両端にそれぞれ位置し、互いに対向した半導体領
域の少なくとも一方である。請求項１５記載の発明によ
れば、主電極領域に対するオーミック電極を構成する電
極膜及び加熱反応層が共に、フィールド絶縁膜の開口部
の内部において、フィールド絶縁膜から一定の間隙を隔
て配置されているので、電極膜及び加熱反応層を構成す
る金属材料が、フィールド絶縁膜と反応することが防止
出来る。更に、オーミック電極の底部外縁部における金
属−ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生のシ
ョットキー接合の生成も回避出来る。請求項１において
説明したように、請求項１５に規定する「ＳｉＣ基板の
表面に選択的に形成されたｎ型ＳｉＣ領域からなる主電
極領域」は、ＳｉＣ基板の表面に、直接ｎ型ＳｉＣ領域
からなる主電極領域が形成される場合のみに限定されな
い。例えば、ＳｉＣ基板の表面の一部に他の半導体領域
をウェル形状に配置し、そのウェル形状の半導体領域の
内部に主電極領域が形成されていても良い。或いは、Ｓ
ｉＣ基板の表面の全面に他の半導体領域をエピタキシャ
ル成長し、そのエピタキシャル成長した半導体領域の表
面の一部に主電極領域を形成するような場合も許容され
る。
【００５３】請求項１６記載の発明は、請求項１５記載
の半導体装置において、一定の間隙は、フィールド絶縁
膜の厚みより小なることを要旨とする。
の半導体装置において、一定の間隙は、フィールド絶縁
膜の厚みより小なることを要旨とする。
【００５４】請求項１７記載の発明は、（イ）ＳｉＣ基
板の表面の少なくとも一部に高不純物密度のｎ型ＳｉＣ
領域からなる主電極領域を形成する工程と、（ロ）Ｓｉ
Ｃ基板の表面を洗浄する工程と、（ハ）ＳｉＣ基板の表
面をフィールド絶縁膜で被覆する工程と、（ニ）フィー
ルド絶縁膜の上部にフィールド絶縁膜とはエッチング速
度の異なるマスク材を形成する工程と、（ホ）マスク材
に窓部を設け、マスクパターンを形成する工程と、
（ヘ）このマスクパターンを用い、フィールド絶縁膜を
主電極領域の表面が露出するまでエッチングし開口部を
形成する工程と、（ト）主電極領域の表面が露出後、更
にフィールド絶縁膜をオーバーエッチングし、窓部近傍
のマスク材の下部にアンダーカット部を形成する工程
と、（チ）マスク材の上部及び開口部の内部の主電極領
域の表面に、第１の導体膜を堆積する工程と、（リ）マ
スク材を除去することにより、開口部の内部の主電極領
域の表面に、フィールド絶縁膜とは一定の間隙を隔て、
第１の導体膜の素片を残留させる工程と、（ヌ）非酸化
性雰囲気中において、ＳｉＣ基板を熱処理し、第１の導
体膜の素片と主電極領域との加熱反応層を生成する工程
とを有する半導体装置の製造方法であることを要旨とす
る。請求項１７記載の発明の「主電極領域」とは、請求
項１５記載の発明で定義したように、半導体装置の主電
流の通路の両端に位置する半導体領域である。請求項１
７記載の発明によれば、半導体装置の主電極領域に対す
るオーミック電極を形成する際に、フィールド絶縁膜の
オーバーエッチング（スライト・エッチング）のエッチ
ング量の制御により、窓部近傍のマスク材の下部に形成
されるアンダーカット部の深さが制御出来る。また、こ
のアンダーカット部の深さにより、第１の導体膜の素片
とフィールド絶縁膜との一定の間隙を自己整合的に決定
出来る。請求項１５と同様に、請求項１７に規定する
「ＳｉＣ基板の表面の少なくとも一部に高不純物密度の
ｎ型ＳｉＣ領域からなる主電極領域を形成する工程」
は、ＳｉＣ基板の表面に、直接ｎ型ＳｉＣ領域からなる
主電極領域を形成する場合のみに限定されない。例え
ば、ＳｉＣ基板の表面の一部に、他の半導体領域をウェ
ル形状に形成し、そのウェル形状の半導体領域の内部に
主電極領域を形成しても良い。或いは、ＳｉＣ基板の表
面の全面に他の半導体領域をエピタキシャル成長し、そ
の半導体領域の表面の一部に主電極領域を形成するよう
な工程でも良い。
板の表面の少なくとも一部に高不純物密度のｎ型ＳｉＣ
領域からなる主電極領域を形成する工程と、（ロ）Ｓｉ
Ｃ基板の表面を洗浄する工程と、（ハ）ＳｉＣ基板の表
面をフィールド絶縁膜で被覆する工程と、（ニ）フィー
ルド絶縁膜の上部にフィールド絶縁膜とはエッチング速
度の異なるマスク材を形成する工程と、（ホ）マスク材
に窓部を設け、マスクパターンを形成する工程と、
（ヘ）このマスクパターンを用い、フィールド絶縁膜を
主電極領域の表面が露出するまでエッチングし開口部を
形成する工程と、（ト）主電極領域の表面が露出後、更
にフィールド絶縁膜をオーバーエッチングし、窓部近傍
のマスク材の下部にアンダーカット部を形成する工程
と、（チ）マスク材の上部及び開口部の内部の主電極領
域の表面に、第１の導体膜を堆積する工程と、（リ）マ
スク材を除去することにより、開口部の内部の主電極領
域の表面に、フィールド絶縁膜とは一定の間隙を隔て、
第１の導体膜の素片を残留させる工程と、（ヌ）非酸化
性雰囲気中において、ＳｉＣ基板を熱処理し、第１の導
体膜の素片と主電極領域との加熱反応層を生成する工程
とを有する半導体装置の製造方法であることを要旨とす
る。請求項１７記載の発明の「主電極領域」とは、請求
項１５記載の発明で定義したように、半導体装置の主電
流の通路の両端に位置する半導体領域である。請求項１
７記載の発明によれば、半導体装置の主電極領域に対す
るオーミック電極を形成する際に、フィールド絶縁膜の
オーバーエッチング（スライト・エッチング）のエッチ
ング量の制御により、窓部近傍のマスク材の下部に形成
されるアンダーカット部の深さが制御出来る。また、こ
のアンダーカット部の深さにより、第１の導体膜の素片
とフィールド絶縁膜との一定の間隙を自己整合的に決定
出来る。請求項１５と同様に、請求項１７に規定する
「ＳｉＣ基板の表面の少なくとも一部に高不純物密度の
ｎ型ＳｉＣ領域からなる主電極領域を形成する工程」
は、ＳｉＣ基板の表面に、直接ｎ型ＳｉＣ領域からなる
主電極領域を形成する場合のみに限定されない。例え
ば、ＳｉＣ基板の表面の一部に、他の半導体領域をウェ
ル形状に形成し、そのウェル形状の半導体領域の内部に
主電極領域を形成しても良い。或いは、ＳｉＣ基板の表
面の全面に他の半導体領域をエピタキシャル成長し、そ
の半導体領域の表面の一部に主電極領域を形成するよう
な工程でも良い。
【００５５】請求項１８記載の発明は、請求項１７記載
の半導体装置の製造方法において、フィールド絶縁膜で
被覆する工程は、熱酸化により、ＳｉＣ基板の表面に熱
酸化膜を成長する工程と、この熱酸化膜の上部に、熱酸
化以外の方法で、絶縁膜を堆積する工程とからなること
を要旨とする。
の半導体装置の製造方法において、フィールド絶縁膜で
被覆する工程は、熱酸化により、ＳｉＣ基板の表面に熱
酸化膜を成長する工程と、この熱酸化膜の上部に、熱酸
化以外の方法で、絶縁膜を堆積する工程とからなること
を要旨とする。
【００５６】請求項１９記載の発明は、請求項１８記載
の半導体装置の製造方法において、熱酸化膜を成長する
工程の後に、熱酸化膜の上部に、ゲート電極を形成する
工程を更に有することを要旨とする。
の半導体装置の製造方法において、熱酸化膜を成長する
工程の後に、熱酸化膜の上部に、ゲート電極を形成する
工程を更に有することを要旨とする。
【００５７】請求項２０記載の発明は、請求項１７〜１
９のいずれか１項記載の半導体装置の製造方法におい
て、第１の導体膜の厚みは、主電極領域の厚みの１／２
より薄いことを要旨とする。
９のいずれか１項記載の半導体装置の製造方法におい
て、第１の導体膜の厚みは、主電極領域の厚みの１／２
より薄いことを要旨とする。
【００５８】
【発明の効果】請求項１記載の発明によれば、電極膜及
び加熱反応層を構成する金属材料が、フィールド絶縁膜
と反応することが防止され、金属材料との接触面にある
フィールド絶縁膜が高温熱処理で還元（浸食）されるこ
とがないので、フィールド絶縁膜の絶縁性が維持出来
る。また、電極膜を構成する金属材料がフィールド絶縁
膜に接していないので、電極膜とフィールド絶縁膜の接
着力が弱いという問題は、本来的に存在しない。このた
め、製造プロセス終了後に電極膜が剥落することはな
く、製造歩留まりが高くなる。更に、加熱反応層の底部
外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系共存反
応による寄生のショットキー接合の生成も回避出来るの
で、低いコンタクト抵抗が達成出来る。また、寄生のシ
ョットキー接合の生成に伴うｎ型ＳｉＣ領域の水平方向
の電流の流れの阻害もない。
び加熱反応層を構成する金属材料が、フィールド絶縁膜
と反応することが防止され、金属材料との接触面にある
フィールド絶縁膜が高温熱処理で還元（浸食）されるこ
とがないので、フィールド絶縁膜の絶縁性が維持出来
る。また、電極膜を構成する金属材料がフィールド絶縁
膜に接していないので、電極膜とフィールド絶縁膜の接
着力が弱いという問題は、本来的に存在しない。このた
め、製造プロセス終了後に電極膜が剥落することはな
く、製造歩留まりが高くなる。更に、加熱反応層の底部
外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系共存反
応による寄生のショットキー接合の生成も回避出来るの
で、低いコンタクト抵抗が達成出来る。また、寄生のシ
ョットキー接合の生成に伴うｎ型ＳｉＣ領域の水平方向
の電流の流れの阻害もない。
【００５９】請求項２記載の発明によれば、電極膜及び
加熱反応層の周縁部と開口部側壁との間の間隙を、フィ
ールド絶縁膜の厚みより小さい微細寸法としたため、オ
ーミック電極構造体の占有面積を小さく出来る。
加熱反応層の周縁部と開口部側壁との間の間隙を、フィ
ールド絶縁膜の厚みより小さい微細寸法としたため、オ
ーミック電極構造体の占有面積を小さく出来る。
【００６０】請求項３記載の発明によれば、フィールド
絶縁膜の下部に、ＳｉＣの酸化膜を有している。ＳｉＣ
の熱酸化膜は、Ｓｉの熱酸化膜に近いシリコン酸化膜
（ＳｉＯ2膜)であり、ＳｉＣとの界面準位が少なく、高
い絶縁破壊電界強度が維持出来る。また、熱酸化膜とは
組成若しくは密度の異なる絶縁膜からなる上部絶縁膜と
熱酸化膜との積層構造にしているので、熱酸化膜の厚さ
を薄く設定できる。このため、過剰な熱酸化による表面
モホロジーの低下もない。表面モホロジーが良好である
ため、良好な金属・半導体接合が保証できる。従って、
界面準位に起因した寄生トランジスタの生成が抑制さ
れ、信頼性の高いフィールド絶縁膜の開口部に、低いコ
ンタクト抵抗のオーミック電極構造体を構成出来る。
絶縁膜の下部に、ＳｉＣの酸化膜を有している。ＳｉＣ
の熱酸化膜は、Ｓｉの熱酸化膜に近いシリコン酸化膜
（ＳｉＯ2膜)であり、ＳｉＣとの界面準位が少なく、高
い絶縁破壊電界強度が維持出来る。また、熱酸化膜とは
組成若しくは密度の異なる絶縁膜からなる上部絶縁膜と
熱酸化膜との積層構造にしているので、熱酸化膜の厚さ
を薄く設定できる。このため、過剰な熱酸化による表面
モホロジーの低下もない。表面モホロジーが良好である
ため、良好な金属・半導体接合が保証できる。従って、
界面準位に起因した寄生トランジスタの生成が抑制さ
れ、信頼性の高いフィールド絶縁膜の開口部に、低いコ
ンタクト抵抗のオーミック電極構造体を構成出来る。
【００６１】ＳｉＣの熱酸化膜の絶縁破壊電界強度は、
厚さ１０ｎｍで１４ＭＶ／ｃｍ程度である。熱酸化以外
の方法で形成したＳｉＯ2膜の絶縁破壊電界強度は、こ
の値よりも小さい。即ち、請求項４記載に係る発明によ
れば、ＳｉＣの熱酸化膜以外の種々の絶縁膜を、ＳｉＣ
の熱酸化膜の上部に形成して、半導体装置の仕様として
要求される耐圧を確保しつつ、低い界面準位と良好な表
面モホロジーを有したフィールド絶縁膜の開口部に、オ
ーミック電極構造体を構成出来る。
厚さ１０ｎｍで１４ＭＶ／ｃｍ程度である。熱酸化以外
の方法で形成したＳｉＯ2膜の絶縁破壊電界強度は、こ
の値よりも小さい。即ち、請求項４記載に係る発明によ
れば、ＳｉＣの熱酸化膜以外の種々の絶縁膜を、ＳｉＣ
の熱酸化膜の上部に形成して、半導体装置の仕様として
要求される耐圧を確保しつつ、低い界面準位と良好な表
面モホロジーを有したフィールド絶縁膜の開口部に、オ
ーミック電極構造体を構成出来る。
【００６２】上記のように、ＳｉＣの熱酸化膜は、Ｓｉ
熱酸化膜に近いＳｉＯ2膜であるので、ＢＨＦ溶液に対
するエッチング速度は１００ｎｍ／分程度である。これ
に比し、ＣＶＤで堆積したＳｉＯ2膜に対するエッチン
グ速度は１．５倍から３倍位高い。即ち、請求項５記載
に係る発明によれば、ＳｉＣの熱酸化膜以外の種々のＳ
ｉＯ2膜を、ＳｉＣの熱酸化膜の上部に形成しているの
で、要求される耐圧、低い界面準位、表面の安定性、良
好な表面モホロジーを有したフィールド絶縁膜の開口部
に、所望のオーミック電極構造体を構成出来る。また、
ＢＨＦ溶液に対するエッチング速度の相違を利用して、
種々の半導体プロセスを採用出来るので、多様なオーミ
ック電極構造体を構成出来る。
熱酸化膜に近いＳｉＯ2膜であるので、ＢＨＦ溶液に対
するエッチング速度は１００ｎｍ／分程度である。これ
に比し、ＣＶＤで堆積したＳｉＯ2膜に対するエッチン
グ速度は１．５倍から３倍位高い。即ち、請求項５記載
に係る発明によれば、ＳｉＣの熱酸化膜以外の種々のＳ
ｉＯ2膜を、ＳｉＣの熱酸化膜の上部に形成しているの
で、要求される耐圧、低い界面準位、表面の安定性、良
好な表面モホロジーを有したフィールド絶縁膜の開口部
に、所望のオーミック電極構造体を構成出来る。また、
ＢＨＦ溶液に対するエッチング速度の相違を利用して、
種々の半導体プロセスを採用出来るので、多様なオーミ
ック電極構造体を構成出来る。
【００６３】請求項６記載の発明によれば、フィールド
絶縁膜に対するオーバーエッチングのエッチング時間の
制御により、窓部近傍のマスク材の下部に形成されるア
ンダーカット部の深さが制御出来るので、寸法制御が容
易である。また、このアンダーカット部の深さにより、
第１の導体膜の素片とフィールド絶縁膜との一定の間隙
を自己整合的に決定出来るので、第１の導体膜の素片と
フィールド絶縁膜との一定の間隙を制御するためのフォ
トリソグラフィ工程は不要である。このため、電極膜と
なる第１の導体膜の素片とフィールド絶縁膜の開口部側
壁との間隔を十分に小さく出来、占有面積の小さく、微
細寸法を有したオーミック電極構造体を製造出来る。更
に、フォトリソグラフィ工程が省略出来るため、工程数
が減少し、製造歩留まりが高くなる。更に、請求項６記
載の発明は、標準的なＳｉ半導体デバイス製造方法が適
用可能なので、容易且つ信頼性が高い。更に、第１の導
体膜の素片が、フィールド絶縁膜と反応することが防止
出来るので、第１の導体膜の素片を構成する金属材料と
の接触面にあるフィールド絶縁膜が高温熱処理で還元
（浸食）されることがなく、フィールド絶縁膜の絶縁性
が維持出来る。また、第１の導体膜の素片を構成する金
属材料がフィールド絶縁膜に接していないので、第１の
導体膜の素片から生成された電極膜とフィールド絶縁膜
の接着力が弱いという問題は、本来的に存在しない。こ
のため、プロセス終了後に電極膜が剥落することはな
く、製造歩留まりが高くなる。更に、加熱反応層を生成
する工程において、第１の導体膜の素片の底部外縁部に
おける金属−ＳｉＣ−ＳｉＯ２の３元系の共存する状態
が存在しないので、３元系の反応による寄生のショット
キー接合の生成も回避出来、低いコンタクト抵抗が達成
出来る。また、寄生のショットキー接合の生成に伴うｎ
型ＳｉＣ領域の水平方向の電流の流れの阻害もない。
絶縁膜に対するオーバーエッチングのエッチング時間の
制御により、窓部近傍のマスク材の下部に形成されるア
ンダーカット部の深さが制御出来るので、寸法制御が容
易である。また、このアンダーカット部の深さにより、
第１の導体膜の素片とフィールド絶縁膜との一定の間隙
を自己整合的に決定出来るので、第１の導体膜の素片と
フィールド絶縁膜との一定の間隙を制御するためのフォ
トリソグラフィ工程は不要である。このため、電極膜と
なる第１の導体膜の素片とフィールド絶縁膜の開口部側
壁との間隔を十分に小さく出来、占有面積の小さく、微
細寸法を有したオーミック電極構造体を製造出来る。更
に、フォトリソグラフィ工程が省略出来るため、工程数
が減少し、製造歩留まりが高くなる。更に、請求項６記
載の発明は、標準的なＳｉ半導体デバイス製造方法が適
用可能なので、容易且つ信頼性が高い。更に、第１の導
体膜の素片が、フィールド絶縁膜と反応することが防止
出来るので、第１の導体膜の素片を構成する金属材料と
の接触面にあるフィールド絶縁膜が高温熱処理で還元
（浸食）されることがなく、フィールド絶縁膜の絶縁性
が維持出来る。また、第１の導体膜の素片を構成する金
属材料がフィールド絶縁膜に接していないので、第１の
導体膜の素片から生成された電極膜とフィールド絶縁膜
の接着力が弱いという問題は、本来的に存在しない。こ
のため、プロセス終了後に電極膜が剥落することはな
く、製造歩留まりが高くなる。更に、加熱反応層を生成
する工程において、第１の導体膜の素片の底部外縁部に
おける金属−ＳｉＣ−ＳｉＯ２の３元系の共存する状態
が存在しないので、３元系の反応による寄生のショット
キー接合の生成も回避出来、低いコンタクト抵抗が達成
出来る。また、寄生のショットキー接合の生成に伴うｎ
型ＳｉＣ領域の水平方向の電流の流れの阻害もない。
【００６４】請求項７記載の発明によれば、ＳｉＣ基板
表面にフィールド絶縁膜を形成する工程は、ＳｉＣ表面
を薄く熱酸化させた後、熱酸化膜の上部に、熱酸化以外
の方法で厚い絶縁膜を堆積することによって達成してい
るので、ＳｉＣの表面モホロジーを、過度な熱酸化によ
り荒らすことない。また、熱酸化以外の方法は、ＣＶＤ
法やスパッタリング法等の周知の物理的或いは化学的手
段が採用可能であるが、これらの、熱酸化以外の方法に
固有な自然酸化膜やハイドロ・カーボンのＳｉＣ界面
（表面）への生成を、熱酸化により効果的に除去、若し
くは抑制出来る。つまり、加熱反応層の形成の障害とな
るＳｉＣ表面の自然酸化膜とハイドロカーボンを除去す
ることが可能であるので、１０-7Ωｃｍ2台程度の低い
コンタクト抵抗が簡単に実現出来る。
表面にフィールド絶縁膜を形成する工程は、ＳｉＣ表面
を薄く熱酸化させた後、熱酸化膜の上部に、熱酸化以外
の方法で厚い絶縁膜を堆積することによって達成してい
るので、ＳｉＣの表面モホロジーを、過度な熱酸化によ
り荒らすことない。また、熱酸化以外の方法は、ＣＶＤ
法やスパッタリング法等の周知の物理的或いは化学的手
段が採用可能であるが、これらの、熱酸化以外の方法に
固有な自然酸化膜やハイドロ・カーボンのＳｉＣ界面
（表面）への生成を、熱酸化により効果的に除去、若し
くは抑制出来る。つまり、加熱反応層の形成の障害とな
るＳｉＣ表面の自然酸化膜とハイドロカーボンを除去す
ることが可能であるので、１０-7Ωｃｍ2台程度の低い
コンタクト抵抗が簡単に実現出来る。
【００６５】請求項８記載の発明によれば、熱酸化以外
の方法でＳｉＣ基板の表面に酸素透過性絶縁膜を堆積す
る工程を先に行い、この酸素透過性絶縁膜の堆積後に、
熱酸化によりＳｉＣ基板の表面と酸素透過性絶縁膜との
界面に熱酸化膜を成長して、フィールド絶縁膜を形成し
ている。この場合も、請求項７記載に係る発明と同様
に、過度の熱酸化によるＳｉＣ基板の表面モホロジーの
劣化を抑制することが出来る。また、ＣＶＤ法やスパッ
タリング法等の周知の物理的或いは化学的手段に固有な
自然酸化膜やハイドロ・カーボンの生成を、熱酸化膜の
生成により効果的に除去、若しくは抑制出来る。このた
め、加熱反応層とｎ型ＳｉＣ領域との界面のモホロジー
が良好となり、均一且つ均質な加熱反応層を生成出来
る。従って、１０-7Ωｃｍ2台程度の低いコンタクト抵
抗ρｃを簡単に得ることが出来る。
の方法でＳｉＣ基板の表面に酸素透過性絶縁膜を堆積す
る工程を先に行い、この酸素透過性絶縁膜の堆積後に、
熱酸化によりＳｉＣ基板の表面と酸素透過性絶縁膜との
界面に熱酸化膜を成長して、フィールド絶縁膜を形成し
ている。この場合も、請求項７記載に係る発明と同様
に、過度の熱酸化によるＳｉＣ基板の表面モホロジーの
劣化を抑制することが出来る。また、ＣＶＤ法やスパッ
タリング法等の周知の物理的或いは化学的手段に固有な
自然酸化膜やハイドロ・カーボンの生成を、熱酸化膜の
生成により効果的に除去、若しくは抑制出来る。このた
め、加熱反応層とｎ型ＳｉＣ領域との界面のモホロジー
が良好となり、均一且つ均質な加熱反応層を生成出来
る。従って、１０-7Ωｃｍ2台程度の低いコンタクト抵
抗ρｃを簡単に得ることが出来る。
【００６６】請求項９記載の発明によれば、半導体製造
プロセスで周知のフォトレジストを使うことが出来るの
で、フォトリソグラフィ工程で簡単に、フィールド絶縁
膜に開口部を形成するためのマスクパターンを形成出来
る。更に、このマスクパターンをそのまま用いて、フォ
トレジストの上部に第１の導体膜を堆積すれば、その
後、フォトレジストを剥離剤等で簡単に除去出来るの
で、リフトオフ工程も簡単に実施出来る。
プロセスで周知のフォトレジストを使うことが出来るの
で、フォトリソグラフィ工程で簡単に、フィールド絶縁
膜に開口部を形成するためのマスクパターンを形成出来
る。更に、このマスクパターンをそのまま用いて、フォ
トレジストの上部に第１の導体膜を堆積すれば、その
後、フォトレジストを剥離剤等で簡単に除去出来るの
で、リフトオフ工程も簡単に実施出来る。
【００６７】請求項１０記載に係る発明によれば、フィ
ールド絶縁膜中に設ける開口部（凹部）の底面がｎ型Ｓ
ｉＣ領域の表面に到達する最終ステップが、ウェット・
エッチングと超純水によるリンスで完結されるので、ド
ライ・エッチングの反応生成物であるハイドロ・カーボ
ンのｎ型ＳｉＣ領域の表面への再付着や、過剰なプラズ
マエネルギによるエッチング損傷が防止出来る。このた
め、開口部に露出したｎ型ＳｉＣ領域の表面の汚染やｎ
型ＳｉＣ領域の表面の粗面化が有効に防止出来る。加え
て、ドライ・エッチングが使用出来るため、微細な開口
部寸法を有したオーミック・コンタクトが形成出来る。
このため、半導体集積回路の高集積密度化や、電力用半
導体装置のオン抵抗の低減等に好適なオーミック電極構
造体の製造が可能になる。
ールド絶縁膜中に設ける開口部（凹部）の底面がｎ型Ｓ
ｉＣ領域の表面に到達する最終ステップが、ウェット・
エッチングと超純水によるリンスで完結されるので、ド
ライ・エッチングの反応生成物であるハイドロ・カーボ
ンのｎ型ＳｉＣ領域の表面への再付着や、過剰なプラズ
マエネルギによるエッチング損傷が防止出来る。このた
め、開口部に露出したｎ型ＳｉＣ領域の表面の汚染やｎ
型ＳｉＣ領域の表面の粗面化が有効に防止出来る。加え
て、ドライ・エッチングが使用出来るため、微細な開口
部寸法を有したオーミック・コンタクトが形成出来る。
このため、半導体集積回路の高集積密度化や、電力用半
導体装置のオン抵抗の低減等に好適なオーミック電極構
造体の製造が可能になる。
【００６８】請求項１１記載の発明によれば、加熱反応
層を形成する前の第１の導体膜の素片の厚みが制御され
ているので、仮に第１の導体膜の素片が完全に加熱反応
層に転化したとしても、ｎ型ＳｉＣ領域が消失したり、
加熱反応層がｎ型ＳｉＣ領域を突き抜けることが確実に
防止出来る。従って、ｎ型ＳｉＣ領域の消失に伴うコン
タクト抵抗の急増や、ｎ型ＳｉＣ領域の突き抜けに伴う
リーク電流の増大を有効に防止出来る。更に、加熱反応
層形成のためのＳｉＣ基板の熱処理工程のプロセス・マ
ージンが十分に取れ、十分な熱処理が可能で、より低い
コンタクト抵抗の実現を可能にする。
層を形成する前の第１の導体膜の素片の厚みが制御され
ているので、仮に第１の導体膜の素片が完全に加熱反応
層に転化したとしても、ｎ型ＳｉＣ領域が消失したり、
加熱反応層がｎ型ＳｉＣ領域を突き抜けることが確実に
防止出来る。従って、ｎ型ＳｉＣ領域の消失に伴うコン
タクト抵抗の急増や、ｎ型ＳｉＣ領域の突き抜けに伴う
リーク電流の増大を有効に防止出来る。更に、加熱反応
層形成のためのＳｉＣ基板の熱処理工程のプロセス・マ
ージンが十分に取れ、十分な熱処理が可能で、より低い
コンタクト抵抗の実現を可能にする。
【００６９】請求項１２記載の発明によれば、酸素及び
水の分圧が制御された非酸化性雰囲気中で熱処理し、加
熱反応層を生成しているので、加熱反応層生成のための
高温熱処理で第１の導体膜の素片の表面に酸化膜が生じ
ることを防止出来る。このため、第１の導体膜の素片か
ら構成された電極膜と、この電極膜に接続される上層の
第２の導体膜との間のコンタクト抵抗が低減出来る。更
に、酸素及び水の分圧が制御された非酸化性雰囲気中で
熱処理することにより、高温熱処理中に、酸素或いは酸
素含有雰囲気が原因で起こる第１の導体膜の素片の表面
の荒れが防止出来る。このため、同様な工程と構造で形
成されるアライメント・マークの表面モホロジーも良好
であるので、後続の工程において高精度なフォトリソグ
ラフィならびにエッチングが可能となる。
水の分圧が制御された非酸化性雰囲気中で熱処理し、加
熱反応層を生成しているので、加熱反応層生成のための
高温熱処理で第１の導体膜の素片の表面に酸化膜が生じ
ることを防止出来る。このため、第１の導体膜の素片か
ら構成された電極膜と、この電極膜に接続される上層の
第２の導体膜との間のコンタクト抵抗が低減出来る。更
に、酸素及び水の分圧が制御された非酸化性雰囲気中で
熱処理することにより、高温熱処理中に、酸素或いは酸
素含有雰囲気が原因で起こる第１の導体膜の素片の表面
の荒れが防止出来る。このため、同様な工程と構造で形
成されるアライメント・マークの表面モホロジーも良好
であるので、後続の工程において高精度なフォトリソグ
ラフィならびにエッチングが可能となる。
【００７０】請求項１３記載の発明によれば、第１の導
体膜の素片に接し、且つ、フィールド絶縁膜の開口部を
被覆するように第２の導体膜を配設し、これにより配線
導体素片を形成出来るので、現実の半導体装置の電極構
造に対応したオーミック電極構造体を簡単に製造出来
る。また、第２の導体膜に対しては、高温の熱処理が不
要であるので、第２の導体膜を構成する材料との接触面
にあるフィールド絶縁膜が高温熱処理で還元（浸食）さ
れることがないので、フィールド絶縁膜の絶縁性が維持
出来る。
体膜の素片に接し、且つ、フィールド絶縁膜の開口部を
被覆するように第２の導体膜を配設し、これにより配線
導体素片を形成出来るので、現実の半導体装置の電極構
造に対応したオーミック電極構造体を簡単に製造出来
る。また、第２の導体膜に対しては、高温の熱処理が不
要であるので、第２の導体膜を構成する材料との接触面
にあるフィールド絶縁膜が高温熱処理で還元（浸食）さ
れることがないので、フィールド絶縁膜の絶縁性が維持
出来る。
【００７１】請求項１４記載の発明によれば、仮に、高
温熱処理で第１の導体膜の素片の表面に酸化膜が生成さ
れ場合や、ハイドロ・カーボンが付着した場合であって
も、これらの酸化膜やハイドロ・カーボンを有効に除去
出来る。このため、第１の導体膜の素片の表面の酸化膜
やハイドロ・カーボンに起因した第１の導体膜の素片と
第２の導体膜コンタクト抵抗の上昇を回避出来る。
温熱処理で第１の導体膜の素片の表面に酸化膜が生成さ
れ場合や、ハイドロ・カーボンが付着した場合であって
も、これらの酸化膜やハイドロ・カーボンを有効に除去
出来る。このため、第１の導体膜の素片の表面の酸化膜
やハイドロ・カーボンに起因した第１の導体膜の素片と
第２の導体膜コンタクト抵抗の上昇を回避出来る。
【００７２】請求項１５記載の発明によれば、半導体装
置の主電極領域に対するオーミック電極において、オー
ミック電極の電極膜及び加熱反応層を構成する金属材料
が、フィールド絶縁膜と反応しない構造になっているの
で、金属材料との接触面にあるフィールド絶縁膜が高温
熱処理で還元（浸食）されることがない。このため、半
導体装置の主電極領域の周辺に形成されたフィールド絶
縁膜の高い絶縁性が維持出来、リーク電流も低減出来
る。また、電極膜を構成する金属材料がフィールド絶縁
膜に接していないので、オーミック電極の電極膜とフィ
ールド絶縁膜の接着力が弱いという問題は、本来的に存
在しない。このため、半導体装置の製造プロセス終了後
にオーミック電極の電極膜が剥落することはなく、半導
体装置の製造歩留まりが高くなる。更に、オーミック電
極の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元
系共存反応による寄生のショットキー接合の生成も回避
出来るので、低いコンタクト抵抗のオーミック電極が達
成出来る。また、寄生のショットキー接合の生成に伴う
主電極領域中の水平方向の電流の流れの阻害もない。こ
の結果、高耐圧で且つ高速に動作可能な半導体装置が実
現出来る。特に、電力用半導体装置においては、低いオ
ン抵抗と高速なスイッチングを同時に達成出来る。
置の主電極領域に対するオーミック電極において、オー
ミック電極の電極膜及び加熱反応層を構成する金属材料
が、フィールド絶縁膜と反応しない構造になっているの
で、金属材料との接触面にあるフィールド絶縁膜が高温
熱処理で還元（浸食）されることがない。このため、半
導体装置の主電極領域の周辺に形成されたフィールド絶
縁膜の高い絶縁性が維持出来、リーク電流も低減出来
る。また、電極膜を構成する金属材料がフィールド絶縁
膜に接していないので、オーミック電極の電極膜とフィ
ールド絶縁膜の接着力が弱いという問題は、本来的に存
在しない。このため、半導体装置の製造プロセス終了後
にオーミック電極の電極膜が剥落することはなく、半導
体装置の製造歩留まりが高くなる。更に、オーミック電
極の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元
系共存反応による寄生のショットキー接合の生成も回避
出来るので、低いコンタクト抵抗のオーミック電極が達
成出来る。また、寄生のショットキー接合の生成に伴う
主電極領域中の水平方向の電流の流れの阻害もない。こ
の結果、高耐圧で且つ高速に動作可能な半導体装置が実
現出来る。特に、電力用半導体装置においては、低いオ
ン抵抗と高速なスイッチングを同時に達成出来る。
【００７３】請求項１６記載の発明によれば、電極膜及
び加熱反応層の周縁部と開口部側壁との間の間隙を、フ
ィールド絶縁膜の厚みより小さい微細寸法としたため、
主電極領域に対するオーミック電極の占有面積を小さく
出来、半導体装置の集積密度を向上出来る。特に、微細
な構造のオーミック電極を多数配列することにより、電
力用半導体装置の低いオン抵抗と高速なスイッチングを
同時に達成出来る。
び加熱反応層の周縁部と開口部側壁との間の間隙を、フ
ィールド絶縁膜の厚みより小さい微細寸法としたため、
主電極領域に対するオーミック電極の占有面積を小さく
出来、半導体装置の集積密度を向上出来る。特に、微細
な構造のオーミック電極を多数配列することにより、電
力用半導体装置の低いオン抵抗と高速なスイッチングを
同時に達成出来る。
【００７４】請求項１７記載の発明によれば、半導体装
置の主電極領域に対するオーミック電極を形成するため
のコンタクトホールを形成する際に、フィールド絶縁膜
に対するオーバーエッチングのエッチング時間の制御に
より、窓部近傍のマスク材の下部に形成されるアンダー
カット部の深さが制御出来るので、寸法制御が容易であ
る。また、このアンダーカット部の深さにより、オーミ
ック電極を形成するための第１の導体膜の素片とフィー
ルド絶縁膜との一定の間隙を自己整合的に決定出来るの
で、オーミック電極とフィールド絶縁膜との一定の間隙
を制御するためのフォトリソグラフィ工程は不要であ
る。このため、オーミック電極となる第１の導体膜の素
片とフィールド絶縁膜の開口部側壁との間隔を十分に小
さく出来、占有面積の小さく、微細寸法を有したオーミ
ック電極を配置出来る。更に、フォトリソグラフィ工程
が省略出来るため、半導体装置の主電極領域に対するオ
ーミック電極形成に係わる工程数が減少し、半導体装置
の製造歩留まりが高くなる。更に、請求項１７記載の発
明は、標準的なＳｉ半導体デバイス製造方法が適用可能
なので、容易且つ信頼性が高い。更に、第１の導体膜の
素片が、フィールド絶縁膜と反応することが防止出来る
ので、第１の導体膜の素片を構成する金属材料との接触
面にあるフィールド絶縁膜が高温熱処理で還元（浸食）
されることがなく、フィールド絶縁膜の絶縁性が維持出
来る。また、オーミック電極を構成する金属材料がフィ
ールド絶縁膜に接していないので、第１の導体膜の素片
から生成されたオーミック電極とフィールド絶縁膜の接
着力が弱いという問題は、本来的に存在しない。このた
め、プロセス終了後にオーミック電極が剥落することは
なく、製造歩留まりが高くなる。更に、オーミック電極
の加熱反応層を生成する工程において、オーミック電極
の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系
の共存する状態が存在しないので、３元系の反応による
寄生のショットキー接合の生成も回避出来、低いコンタ
クト抵抗が達成出来る。また、寄生のショットキー接合
の生成に伴う主電極領域の水平方向の電流の流れの阻害
もない良好な特性の半導体装置が簡単に製造出来る。ま
た、請求項１７記載態に係るオーミック電極構造体の製
造方法は、いわゆる「リフトオフ法」を用いてパターニ
ングしているので、どのような種類の第１の導体膜でも
パターニング出来る特徴を有する。
置の主電極領域に対するオーミック電極を形成するため
のコンタクトホールを形成する際に、フィールド絶縁膜
に対するオーバーエッチングのエッチング時間の制御に
より、窓部近傍のマスク材の下部に形成されるアンダー
カット部の深さが制御出来るので、寸法制御が容易であ
る。また、このアンダーカット部の深さにより、オーミ
ック電極を形成するための第１の導体膜の素片とフィー
ルド絶縁膜との一定の間隙を自己整合的に決定出来るの
で、オーミック電極とフィールド絶縁膜との一定の間隙
を制御するためのフォトリソグラフィ工程は不要であ
る。このため、オーミック電極となる第１の導体膜の素
片とフィールド絶縁膜の開口部側壁との間隔を十分に小
さく出来、占有面積の小さく、微細寸法を有したオーミ
ック電極を配置出来る。更に、フォトリソグラフィ工程
が省略出来るため、半導体装置の主電極領域に対するオ
ーミック電極形成に係わる工程数が減少し、半導体装置
の製造歩留まりが高くなる。更に、請求項１７記載の発
明は、標準的なＳｉ半導体デバイス製造方法が適用可能
なので、容易且つ信頼性が高い。更に、第１の導体膜の
素片が、フィールド絶縁膜と反応することが防止出来る
ので、第１の導体膜の素片を構成する金属材料との接触
面にあるフィールド絶縁膜が高温熱処理で還元（浸食）
されることがなく、フィールド絶縁膜の絶縁性が維持出
来る。また、オーミック電極を構成する金属材料がフィ
ールド絶縁膜に接していないので、第１の導体膜の素片
から生成されたオーミック電極とフィールド絶縁膜の接
着力が弱いという問題は、本来的に存在しない。このた
め、プロセス終了後にオーミック電極が剥落することは
なく、製造歩留まりが高くなる。更に、オーミック電極
の加熱反応層を生成する工程において、オーミック電極
の底部外縁部における金属−ＳｉＣ−ＳｉＯ２の３元系
の共存する状態が存在しないので、３元系の反応による
寄生のショットキー接合の生成も回避出来、低いコンタ
クト抵抗が達成出来る。また、寄生のショットキー接合
の生成に伴う主電極領域の水平方向の電流の流れの阻害
もない良好な特性の半導体装置が簡単に製造出来る。ま
た、請求項１７記載態に係るオーミック電極構造体の製
造方法は、いわゆる「リフトオフ法」を用いてパターニ
ングしているので、どのような種類の第１の導体膜でも
パターニング出来る特徴を有する。
【００７５】請求項１８記載の発明によれば、ＳｉＣ基
板表面にフィールド絶縁膜を形成する工程は、ＳｉＣ表
面を薄く熱酸化させた後、熱酸化膜の上部に、熱酸化以
外の方法で厚い絶縁膜を堆積することによって達成して
いるので、ＳｉＣの表面モホロジーを、過度な熱酸化に
より荒らすことない。また、熱酸化以外の方法は、ＣＶ
Ｄ法やスパッタリング法等の周知の物理的或いは化学的
手段が採用可能であるが、これらの、熱酸化以外の方法
に固有な自然酸化膜やハイドロ・カーボンのＳｉＣ界面
（表面）への生成を、熱酸化により効果的に除去、若し
くは抑制出来る。つまり、加熱反応層の形成の障害とな
るＳｉＣ表面の自然酸化膜とハイドロカーボンを除去す
ることが可能であるので、１０-7Ωｃｍ2台程度の低い
コンタクト抵抗のオーミック電極を有した半導体装置が
簡単に実現出来る。
板表面にフィールド絶縁膜を形成する工程は、ＳｉＣ表
面を薄く熱酸化させた後、熱酸化膜の上部に、熱酸化以
外の方法で厚い絶縁膜を堆積することによって達成して
いるので、ＳｉＣの表面モホロジーを、過度な熱酸化に
より荒らすことない。また、熱酸化以外の方法は、ＣＶ
Ｄ法やスパッタリング法等の周知の物理的或いは化学的
手段が採用可能であるが、これらの、熱酸化以外の方法
に固有な自然酸化膜やハイドロ・カーボンのＳｉＣ界面
（表面）への生成を、熱酸化により効果的に除去、若し
くは抑制出来る。つまり、加熱反応層の形成の障害とな
るＳｉＣ表面の自然酸化膜とハイドロカーボンを除去す
ることが可能であるので、１０-7Ωｃｍ2台程度の低い
コンタクト抵抗のオーミック電極を有した半導体装置が
簡単に実現出来る。
【００７６】請求項１９記載の発明によれば、界面準位
の少ない熱酸化膜の上部に、ゲート電極を形成している
ので、ゲート閾値制御が容易で、高速・高耐圧の半導体
装置を簡単に製造可能である。
の少ない熱酸化膜の上部に、ゲート電極を形成している
ので、ゲート閾値制御が容易で、高速・高耐圧の半導体
装置を簡単に製造可能である。
【００７７】請求項２０記載の発明によれば、オーミッ
ク電極の加熱反応層を形成する前の第１の導体膜の素片
の厚みが制御されているので、仮に第１の導体膜の素片
が完全に加熱反応層に転化したとしても、主電極領域が
消失したり、加熱反応層が主電極領域を突き抜けること
が確実に防止出来る。従って、主電極領域の消失に伴う
コンタクト抵抗の急増や、主電極領域の突き抜けに伴う
リーク電流の増大を有効に防止出来る。更に、オーミッ
ク電極の加熱反応層形成のためのＳｉＣ基板の熱処理工
程のプロセス・マージンが十分に取れ、十分な熱処理が
可能で、非常に低いコンタクト抵抗のオーミック電極を
有した半導体装置が実現出来る。
ク電極の加熱反応層を形成する前の第１の導体膜の素片
の厚みが制御されているので、仮に第１の導体膜の素片
が完全に加熱反応層に転化したとしても、主電極領域が
消失したり、加熱反応層が主電極領域を突き抜けること
が確実に防止出来る。従って、主電極領域の消失に伴う
コンタクト抵抗の急増や、主電極領域の突き抜けに伴う
リーク電流の増大を有効に防止出来る。更に、オーミッ
ク電極の加熱反応層形成のためのＳｉＣ基板の熱処理工
程のプロセス・マージンが十分に取れ、十分な熱処理が
可能で、非常に低いコンタクト抵抗のオーミック電極を
有した半導体装置が実現出来る。
【００７８】
【発明の実施の形態】次に、図面を参照して、本発明の
第１乃至第３の実施の形態を説明する。以下の図面の記
載において、同一又は類似の部分には同一又は類似の符
号を付している。但し、図面は模式的なものであり、厚
みと平面寸法との関係、各層の厚みの比率等は現実のも
のとは異なることに留意すべきである。従って、具体的
な厚みや寸法は以下の説明を参酌して判断すべきもので
ある。また図面相互間においても互いの寸法の関係や比
率が異なる部分が含まれていることは勿論である。
第１乃至第３の実施の形態を説明する。以下の図面の記
載において、同一又は類似の部分には同一又は類似の符
号を付している。但し、図面は模式的なものであり、厚
みと平面寸法との関係、各層の厚みの比率等は現実のも
のとは異なることに留意すべきである。従って、具体的
な厚みや寸法は以下の説明を参酌して判断すべきもので
ある。また図面相互間においても互いの寸法の関係や比
率が異なる部分が含まれていることは勿論である。
【００７９】（第１の実施形態）図１に示すように、本
発明の第１の実施の形態に係るオーミック電極構造体
は、ＳｉＣ基板１、ＳｉＣ基板１の表面に選択的に形成
されたｎ型ＳｉＣ領域３２、ＳｉＣ基板１の上に載置さ
れたフィールド絶縁膜５、フィールド絶縁膜５中にｎ型
ＳｉＣ領域３２の表面を露出するように開口された開口
部（コンタクト・ウィンドウ）の内部において、フィー
ルド絶縁膜５から一定の間隙（側壁ギャップ）７７を隔
てて配置された電極膜７、フィールド絶縁膜５の開口部
の内部において、フィールド絶縁膜５から側壁ギャップ
７７を隔て、且つ電極膜７とｎ型ＳｉＣ領域３２の間に
配置された加熱反応層８、フィールド絶縁膜５の開口部
の内部において、電極膜７の表面に接し、且つフィール
ド絶縁膜５の上部にまで伸延された配線導体素片９とか
ら構成されている。電極膜７とｎ型ＳｉＣ領域３２との
間に埋設されている加熱反応層８は、ｎ型ＳｉＣ領域３
２と電極膜７の母材である第１の導体膜との加熱反応に
よって形成された層である。側壁ギャップ７７を構成し
ている一定の間隙は、フィールド絶縁膜５の厚みより小
さい値に制御されている。
発明の第１の実施の形態に係るオーミック電極構造体
は、ＳｉＣ基板１、ＳｉＣ基板１の表面に選択的に形成
されたｎ型ＳｉＣ領域３２、ＳｉＣ基板１の上に載置さ
れたフィールド絶縁膜５、フィールド絶縁膜５中にｎ型
ＳｉＣ領域３２の表面を露出するように開口された開口
部（コンタクト・ウィンドウ）の内部において、フィー
ルド絶縁膜５から一定の間隙（側壁ギャップ）７７を隔
てて配置された電極膜７、フィールド絶縁膜５の開口部
の内部において、フィールド絶縁膜５から側壁ギャップ
７７を隔て、且つ電極膜７とｎ型ＳｉＣ領域３２の間に
配置された加熱反応層８、フィールド絶縁膜５の開口部
の内部において、電極膜７の表面に接し、且つフィール
ド絶縁膜５の上部にまで伸延された配線導体素片９とか
ら構成されている。電極膜７とｎ型ＳｉＣ領域３２との
間に埋設されている加熱反応層８は、ｎ型ＳｉＣ領域３
２と電極膜７の母材である第１の導体膜との加熱反応に
よって形成された層である。側壁ギャップ７７を構成し
ている一定の間隙は、フィールド絶縁膜５の厚みより小
さい値に制御されている。
【００８０】ｎ型ＳｉＣ領域３２は、高い表面電子密度
を有する。例えば、ｎ型ＳｉＣ領域３２の表面電子密度
は少なくとも１×１０１８／ｃｍ３〜２×１０21／ｃｍ
３、好ましくは１×１０１９／ｃｍ３〜８×１０20／ｃ
ｍ３である。ＳｉＣ基板１の導電型は本オーミック電極
構造体を利用する半導体装置によって異なる。例えば、
ＭＯＳＦＥＴならｐ型、ＭＥＳＦＥＴやショットキーバ
リヤダイオードならｎ型等のように設計仕様に応じて選
べばよい。
を有する。例えば、ｎ型ＳｉＣ領域３２の表面電子密度
は少なくとも１×１０１８／ｃｍ３〜２×１０21／ｃｍ
３、好ましくは１×１０１９／ｃｍ３〜８×１０20／ｃ
ｍ３である。ＳｉＣ基板１の導電型は本オーミック電極
構造体を利用する半導体装置によって異なる。例えば、
ＭＯＳＦＥＴならｐ型、ＭＥＳＦＥＴやショットキーバ
リヤダイオードならｎ型等のように設計仕様に応じて選
べばよい。
【００８１】電極膜７の母材である第１の導体膜はＮｉ
のほかチタン（Ｔｉ）、クロム（Ｃｒ）、タンタル（Ｔ
ａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）などの
１、又は１以上の金属から選ばれた、金属膜、合金膜、
化合物膜、或いはこれらの複合膜や積層膜から構成され
ている。この電極膜７の厚みはｎ型ＳｉＣ領域３２の拡
散深さの概ね１／２未満の値であることが望ましい。
のほかチタン（Ｔｉ）、クロム（Ｃｒ）、タンタル（Ｔ
ａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）などの
１、又は１以上の金属から選ばれた、金属膜、合金膜、
化合物膜、或いはこれらの複合膜や積層膜から構成され
ている。この電極膜７の厚みはｎ型ＳｉＣ領域３２の拡
散深さの概ね１／２未満の値であることが望ましい。
【００８２】電極膜７には、他の部位のオーミック電極
と結線するための第２の導体膜からなる配線導体素片９
が接続されている。配線導体素片９は、フィールド絶縁
膜５の開口部を被覆するように配置される。配線導体素
片９は図１に示すオーミック・コンタクトを他の部位と
結線する配線部材であり、半導体装置の主電極配線とし
て機能する。パワーデバイスにおいては、複数のユニッ
トセルを多数ＳｉＣ基板１の上に、蜂の巣状や、マトリ
クス状等にして配置し電流容量を確保している。また、
オン電圧を低くするための設計仕様により、各主電極領
域を細分化し、ＳｉＣ基板１の上に高密度に配列する場
合もある。従って、このような場合は、複数に分割され
たユニットセルの各主電極領域を統合する配線として配
線導体素片９が機能する。この配線導体素片９には、周
知のアルミニウム（Ａｌ）、アルミニウム・シリコン
（Ａｌ−Ｓｉ）共晶、アルミニウム・銅・シリコン（Ａ
ｌ−Ｃｕ−Ｓｉ）共晶、銅（Ｃｕ）、チタン・タングス
テン（Ｔｉ−Ｗ）合金などが用いられる。
と結線するための第２の導体膜からなる配線導体素片９
が接続されている。配線導体素片９は、フィールド絶縁
膜５の開口部を被覆するように配置される。配線導体素
片９は図１に示すオーミック・コンタクトを他の部位と
結線する配線部材であり、半導体装置の主電極配線とし
て機能する。パワーデバイスにおいては、複数のユニッ
トセルを多数ＳｉＣ基板１の上に、蜂の巣状や、マトリ
クス状等にして配置し電流容量を確保している。また、
オン電圧を低くするための設計仕様により、各主電極領
域を細分化し、ＳｉＣ基板１の上に高密度に配列する場
合もある。従って、このような場合は、複数に分割され
たユニットセルの各主電極領域を統合する配線として配
線導体素片９が機能する。この配線導体素片９には、周
知のアルミニウム（Ａｌ）、アルミニウム・シリコン
（Ａｌ−Ｓｉ）共晶、アルミニウム・銅・シリコン（Ａ
ｌ−Ｃｕ−Ｓｉ）共晶、銅（Ｃｕ）、チタン・タングス
テン（Ｔｉ−Ｗ）合金などが用いられる。
【００８３】フィールド絶縁膜５は、ＳｉＣ基板１の熱
酸化膜３と、この熱酸化膜３とは組成若しくは密度の異
なる絶縁膜からなる上部絶縁膜４との積層絶縁膜から構
成されている。第１の実施の形態に係るオーミック電極
構造体において、「熱酸化膜３とは組成の異なる絶縁
膜」とは、ＰＳＧ（りん珪酸ガラス）膜、ＢＳＧ（硼珪
酸ガラス）、ＢＰＳＧ（硼りん珪酸ガラス）或いはＳｉ
3Ｎ4膜等の絶縁膜の意である。また、「熱酸化膜３とは
密度の異なる絶縁膜」とは、熱酸化膜以外の方法で堆積
したＳｉＯ2膜等の絶縁膜の意である。例えば、ＣＶＤ
法、スパッタリング法、真空蒸着法等の、化学的若しく
は物理的堆積方法によるＳｉＯ2膜が該当する。図１に
示すＳｉＣの熱酸化膜３は、Ｓｉ熱酸化膜よりは劣る
が、Ｓｉ熱酸化膜に近いＳｉＯ2膜である。熱酸化膜と
その他の方法で堆積したＳｉＯ2膜とでは密度が違うの
で断面を高分解能ＳＥＭ観察すると境界が見える。
酸化膜３と、この熱酸化膜３とは組成若しくは密度の異
なる絶縁膜からなる上部絶縁膜４との積層絶縁膜から構
成されている。第１の実施の形態に係るオーミック電極
構造体において、「熱酸化膜３とは組成の異なる絶縁
膜」とは、ＰＳＧ（りん珪酸ガラス）膜、ＢＳＧ（硼珪
酸ガラス）、ＢＰＳＧ（硼りん珪酸ガラス）或いはＳｉ
3Ｎ4膜等の絶縁膜の意である。また、「熱酸化膜３とは
密度の異なる絶縁膜」とは、熱酸化膜以外の方法で堆積
したＳｉＯ2膜等の絶縁膜の意である。例えば、ＣＶＤ
法、スパッタリング法、真空蒸着法等の、化学的若しく
は物理的堆積方法によるＳｉＯ2膜が該当する。図１に
示すＳｉＣの熱酸化膜３は、Ｓｉ熱酸化膜よりは劣る
が、Ｓｉ熱酸化膜に近いＳｉＯ2膜である。熱酸化膜と
その他の方法で堆積したＳｉＯ2膜とでは密度が違うの
で断面を高分解能ＳＥＭ観察すると境界が見える。
【００８４】そして、Ｓｉ熱酸化膜に近いＳｉＣの熱酸
化膜３の絶縁破壊電界強度は、厚さ１０ｎｍで１４ＭＶ
／ｃｍ程度である。一方、熱酸化以外の方法で形成した
ＳｉＯ2膜の絶縁破壊電界強度は、この値よりも小さ
い。例えば、ＣＶＤで堆積したＳｉＯ2膜の絶縁破壊電
界強度は、同じ厚さ１０ｎｍで６ＭＶ／ｃｍ程度である
ので、絶縁破壊電界強度を測定すれば、明瞭にＳｉＣの
熱酸化膜３と上部絶縁膜４とは識別可能である。
化膜３の絶縁破壊電界強度は、厚さ１０ｎｍで１４ＭＶ
／ｃｍ程度である。一方、熱酸化以外の方法で形成した
ＳｉＯ2膜の絶縁破壊電界強度は、この値よりも小さ
い。例えば、ＣＶＤで堆積したＳｉＯ2膜の絶縁破壊電
界強度は、同じ厚さ１０ｎｍで６ＭＶ／ｃｍ程度である
ので、絶縁破壊電界強度を測定すれば、明瞭にＳｉＣの
熱酸化膜３と上部絶縁膜４とは識別可能である。
【００８５】また、ＳｉＣの熱酸化膜３は、Ｓｉ熱酸化
膜に近いＳｉＯ2膜であるので、ＢＨＦ溶液に対するエ
ッチング速度は１００ｎｍ／分程度である。これに比
し、ＣＶＤで堆積したＳｉＯ2膜に対するエッチング速
度は１．５倍から３倍位高い。従って、ＢＨＦ溶液に対
するエッチング速度を測定すれば、明瞭にＳｉＣの熱酸
化膜３と上部絶縁膜４とは識別可能である。
膜に近いＳｉＯ2膜であるので、ＢＨＦ溶液に対するエ
ッチング速度は１００ｎｍ／分程度である。これに比
し、ＣＶＤで堆積したＳｉＯ2膜に対するエッチング速
度は１．５倍から３倍位高い。従って、ＢＨＦ溶液に対
するエッチング速度を測定すれば、明瞭にＳｉＣの熱酸
化膜３と上部絶縁膜４とは識別可能である。
【００８６】ミクロには、ＣＶＤで堆積したＳｉＯ2膜
中には、ＳｉＣの熱酸化膜３より水素やカーボン結合が
多く、Ｓｉ−Ｏ−Ｓｉ結合距離がＳｉＣの熱酸化膜３よ
り長いので、赤外線吸収スペクトルやラマン分光によっ
ても、明瞭にＳｉＣの熱酸化膜３と上部絶縁膜４とは識
別可能である。
中には、ＳｉＣの熱酸化膜３より水素やカーボン結合が
多く、Ｓｉ−Ｏ−Ｓｉ結合距離がＳｉＣの熱酸化膜３よ
り長いので、赤外線吸収スペクトルやラマン分光によっ
ても、明瞭にＳｉＣの熱酸化膜３と上部絶縁膜４とは識
別可能である。
【００８７】図１に示すようなＳｉＣの熱酸化膜以外の
種々のＳｉＯ2膜等の上部絶縁膜４を、ＳｉＣの熱酸化
膜３の上部に形成した積層構造を採用すれば、半導体装
置の仕様として要求される界面準位、耐圧や表面の安定
性を確保しつつ、ＳｉＣの表面モホロジーを良好に維持
出来る。
種々のＳｉＯ2膜等の上部絶縁膜４を、ＳｉＣの熱酸化
膜３の上部に形成した積層構造を採用すれば、半導体装
置の仕様として要求される界面準位、耐圧や表面の安定
性を確保しつつ、ＳｉＣの表面モホロジーを良好に維持
出来る。
【００８８】熱酸化膜３の厚さは２〜５０ｎｍであるこ
とが望ましい。特に、５〜２０ｎｍの範囲の熱酸化膜３
の厚さが望ましい。熱酸化膜３の厚さが、５ｎｍより薄
い場合は表面研磨やイオン注入法で生じたＳｉＣ基板１
表面の損傷領域を除去する効果ならびに表面の異物を除
去する効果が乏しくなる。一方、熱酸化膜３の厚さが、
５０ｎｍより厚い場合は過度な熱酸化によりＳｉＣ基板
１表面が次第に荒れ、表面モホロジーが低下するという
問題がある。このため、コンタクト抵抗ρｃの低減には
上記範囲の熱酸化膜３の厚さが有益な効果をもたらす。
とが望ましい。特に、５〜２０ｎｍの範囲の熱酸化膜３
の厚さが望ましい。熱酸化膜３の厚さが、５ｎｍより薄
い場合は表面研磨やイオン注入法で生じたＳｉＣ基板１
表面の損傷領域を除去する効果ならびに表面の異物を除
去する効果が乏しくなる。一方、熱酸化膜３の厚さが、
５０ｎｍより厚い場合は過度な熱酸化によりＳｉＣ基板
１表面が次第に荒れ、表面モホロジーが低下するという
問題がある。このため、コンタクト抵抗ρｃの低減には
上記範囲の熱酸化膜３の厚さが有益な効果をもたらす。
【００８９】熱酸化膜３の厚さと上部絶縁膜４の厚さと
を合計したフィールド絶縁膜５の総厚は、１００ｎｍ〜
３μｍであることが望ましい。特に、３００ｎｍ以上で
あることが望ましい。また、高耐圧の電力用半導体装置
であれば、８００ｎｍ以上にすれば良い。但し、フィー
ルド絶縁膜５があまり厚くなると、クラック等が発生す
るので、３μｍ以上は好ましくない。また、電極膜７及
び加熱反応層８の周縁部と開口部側壁との間の間隙（側
壁ギャップ）７７は、フィールド絶縁膜５の厚み程度に
制御できるので、微細寸法化には、フィールド絶縁膜５
があまり厚いのは好ましくない。即ち、微細寸法化を考
慮した場合には、１．５μｍ程度が、フィールド絶縁膜
５の厚さの実用的な上限である。
を合計したフィールド絶縁膜５の総厚は、１００ｎｍ〜
３μｍであることが望ましい。特に、３００ｎｍ以上で
あることが望ましい。また、高耐圧の電力用半導体装置
であれば、８００ｎｍ以上にすれば良い。但し、フィー
ルド絶縁膜５があまり厚くなると、クラック等が発生す
るので、３μｍ以上は好ましくない。また、電極膜７及
び加熱反応層８の周縁部と開口部側壁との間の間隙（側
壁ギャップ）７７は、フィールド絶縁膜５の厚み程度に
制御できるので、微細寸法化には、フィールド絶縁膜５
があまり厚いのは好ましくない。即ち、微細寸法化を考
慮した場合には、１．５μｍ程度が、フィールド絶縁膜
５の厚さの実用的な上限である。
【００９０】図１に示すように、第１の実施の形態に係
るオーミック電極構造体によれば、電極膜７及び加熱反
応層８が共に、フィールド絶縁膜５の開口部の内部にお
いて、フィールド絶縁膜５から一定の間隙（側壁ギャッ
プ）７７を隔て配置されているので、電極膜７及び加熱
反応層８を構成する金属材料が、フィールド絶縁膜５と
反応することが防止出来る。従って、金属材料との接触
面にあるフィールド絶縁膜５が高温熱処理で還元（浸
食）されることがないので、フィールド絶縁膜５の絶縁
性が維持出来る。また、電極膜７を構成する金属材料が
フィールド絶縁膜５に接していないので、電極膜７とフ
ィールド絶縁膜５の接着力が弱いという問題は、本来的
に存在しない。このため、製造プロセス終了後に電極膜
７が剥落することはなく、製造歩留まりが高くなる。更
に、加熱反応層８の底部外縁部における金属−ＳｉＣ−
ＳｉＯ２の３元系共存反応による寄生のショットキー接
合の生成も回避出来るので、低いコンタクト抵抗が達成
出来る。また、寄生のショットキー接合の生成に伴うｎ
型ＳｉＣ領域３２の水平方向の電流の流れの阻害もな
い。
るオーミック電極構造体によれば、電極膜７及び加熱反
応層８が共に、フィールド絶縁膜５の開口部の内部にお
いて、フィールド絶縁膜５から一定の間隙（側壁ギャッ
プ）７７を隔て配置されているので、電極膜７及び加熱
反応層８を構成する金属材料が、フィールド絶縁膜５と
反応することが防止出来る。従って、金属材料との接触
面にあるフィールド絶縁膜５が高温熱処理で還元（浸
食）されることがないので、フィールド絶縁膜５の絶縁
性が維持出来る。また、電極膜７を構成する金属材料が
フィールド絶縁膜５に接していないので、電極膜７とフ
ィールド絶縁膜５の接着力が弱いという問題は、本来的
に存在しない。このため、製造プロセス終了後に電極膜
７が剥落することはなく、製造歩留まりが高くなる。更
に、加熱反応層８の底部外縁部における金属−ＳｉＣ−
ＳｉＯ２の３元系共存反応による寄生のショットキー接
合の生成も回避出来るので、低いコンタクト抵抗が達成
出来る。また、寄生のショットキー接合の生成に伴うｎ
型ＳｉＣ領域３２の水平方向の電流の流れの阻害もな
い。
【００９１】更に、第１の実施の形態に係るオーミック
電極構造体によれば、電極膜７及び加熱反応層８の周縁
部と開口部側壁との間の間隙（側壁ギャップ）７７を、
フィールド絶縁膜５の厚みより小さい微細寸法に出来る
ので、オーミック電極構造体の占有面積を小さく出来
る。
電極構造体によれば、電極膜７及び加熱反応層８の周縁
部と開口部側壁との間の間隙（側壁ギャップ）７７を、
フィールド絶縁膜５の厚みより小さい微細寸法に出来る
ので、オーミック電極構造体の占有面積を小さく出来
る。
【００９２】次に、図２〜図４に示す工程断面図（その
１〜その３）を参照しながら本発明の第１の実施の形態
に係るオーミック電極構造体の製造工程を説明する。
１〜その３）を参照しながら本発明の第１の実施の形態
に係るオーミック電極構造体の製造工程を説明する。
【００９３】（イ）先ず、厚さ約１．５μｍのＳｉＯ2
膜３３を、ＣＶＤ法で４Ｈ−ＳｉＣ基板１の表面全面に
堆積し、その上にフォトレジスト３４をスピンコートす
る。そして、図２（ａ）に示すように、ｎ型ＳｉＣ領域
形成予定領域の上に堆積したＳｉＯ2膜３３を周知のフ
ォトリソグラフィ法とウェット・エッチング技術で選択
的に除去し、イオン注入マスク膜３３を形成する。
膜３３を、ＣＶＤ法で４Ｈ−ＳｉＣ基板１の表面全面に
堆積し、その上にフォトレジスト３４をスピンコートす
る。そして、図２（ａ）に示すように、ｎ型ＳｉＣ領域
形成予定領域の上に堆積したＳｉＯ2膜３３を周知のフ
ォトリソグラフィ法とウェット・エッチング技術で選択
的に除去し、イオン注入マスク膜３３を形成する。
【００９４】（ロ）そして、図２（ｂ）に示すように、
イオン注入マスク膜３３の上に、再びＣＶＤ法で薄いＳ
ｉＯ2膜からなるイオン注入スルー膜３５を全面に堆積
する。イオン注入スルー膜３５は、後述のイオン注入時
の射影飛程（深さ）Ｒｐを調節するための膜である。後
述の31Ｐ＋（りんイオン）の注入条件では、イオン注入
スルー膜３５の厚みは２０〜２５ｎｍである。イオン注
入スルー膜３５を堆積した後、ＳｉＣ基板１全面に31Ｐ
＋，14Ｎ＋（窒素イオン）や75Ａｓ＋（ヒ素イオン）な
どのｎ型不純物イオンを、少なくともＳｉＣ基板１の表
面の不純物密度が１×１０20／ｃｍ3以上になり、且
つ、ＳｉＣ基板１の結晶性を損なわないようにイオン注
入する。このｎ型不純物イオンの注入は、５００℃に加
熱したＳｉＣ基板１に、ドーズ量Φ／加速エネルギーＥ
ＡＣを変えながら多段に注入することが好ましい。例え
ば、3１Ｐ＋を、ＳｉＣ基板１に多段イオン注入する場
合のドーズ量Φ／加速エネルギーＥＡＣ条件は、以下の
通りである： 第１イオン注入Φ＝５×１０１４ｃｍ-2／ＥＡＣ＝４０
ＫｅＶ； 第２イオン注入Φ＝５×１０１４ｃｍ-2／ＥＡＣ＝７０
ＫｅＶ； 第３イオン注入Φ＝１×１０１５ｃｍ-2／ＥＡＣ＝１０
０ＫｅＶ； 第４イオン注入Φ＝１×１０１５ｃｍ-2／ＥＡＣ＝１５
０ＫｅＶ； 第５イオン注入Φ＝２×１０１５ｃｍ-2／ＥＡＣ＝２０
０ＫｅＶ； 第６イオン注入Φ＝２×１０１５ｃｍ-2／ＥＡＣ＝２５
０ＫｅＶ。
イオン注入マスク膜３３の上に、再びＣＶＤ法で薄いＳ
ｉＯ2膜からなるイオン注入スルー膜３５を全面に堆積
する。イオン注入スルー膜３５は、後述のイオン注入時
の射影飛程（深さ）Ｒｐを調節するための膜である。後
述の31Ｐ＋（りんイオン）の注入条件では、イオン注入
スルー膜３５の厚みは２０〜２５ｎｍである。イオン注
入スルー膜３５を堆積した後、ＳｉＣ基板１全面に31Ｐ
＋，14Ｎ＋（窒素イオン）や75Ａｓ＋（ヒ素イオン）な
どのｎ型不純物イオンを、少なくともＳｉＣ基板１の表
面の不純物密度が１×１０20／ｃｍ3以上になり、且
つ、ＳｉＣ基板１の結晶性を損なわないようにイオン注
入する。このｎ型不純物イオンの注入は、５００℃に加
熱したＳｉＣ基板１に、ドーズ量Φ／加速エネルギーＥ
ＡＣを変えながら多段に注入することが好ましい。例え
ば、3１Ｐ＋を、ＳｉＣ基板１に多段イオン注入する場
合のドーズ量Φ／加速エネルギーＥＡＣ条件は、以下の
通りである： 第１イオン注入Φ＝５×１０１４ｃｍ-2／ＥＡＣ＝４０
ＫｅＶ； 第２イオン注入Φ＝５×１０１４ｃｍ-2／ＥＡＣ＝７０
ＫｅＶ； 第３イオン注入Φ＝１×１０１５ｃｍ-2／ＥＡＣ＝１０
０ＫｅＶ； 第４イオン注入Φ＝１×１０１５ｃｍ-2／ＥＡＣ＝１５
０ＫｅＶ； 第５イオン注入Φ＝２×１０１５ｃｍ-2／ＥＡＣ＝２０
０ＫｅＶ； 第６イオン注入Φ＝２×１０１５ｃｍ-2／ＥＡＣ＝２５
０ＫｅＶ。
【００９５】（ハ）６段の多段イオン注入が終了したと
ころで、イオン注入マスク膜３３とイオン注入スルー膜
３５をフッ酸（ＨＦ）で全面除去する。そして、常圧Ａ
ｒ雰囲気で１７００℃１分の急速加熱処理を行うと、イ
オン注入された31Ｐ＋が活性化されて、図２（ｃ）に示
すように、高不純物密度を有するｎ型ＳｉＣ領域３２が
選択的に形成される。上記イオン注入条件と活性化熱処
理条件で生成されるｎ型ＳｉＣ領域３２の拡散深さはお
よそ３５０ｎｍである。
ころで、イオン注入マスク膜３３とイオン注入スルー膜
３５をフッ酸（ＨＦ）で全面除去する。そして、常圧Ａ
ｒ雰囲気で１７００℃１分の急速加熱処理を行うと、イ
オン注入された31Ｐ＋が活性化されて、図２（ｃ）に示
すように、高不純物密度を有するｎ型ＳｉＣ領域３２が
選択的に形成される。上記イオン注入条件と活性化熱処
理条件で生成されるｎ型ＳｉＣ領域３２の拡散深さはお
よそ３５０ｎｍである。
【００９６】（ニ）そして、シリコン（Ｓｉ）プロセス
で周知のＲＣＡ洗浄法等の所定の洗浄法を用いて、Ｓｉ
Ｃ基板１を十分清浄化する。ＲＣＡ洗浄法は、Ｈ2Ｏ2＋
ＮＨ 4ＯＨ混合液（ＳＣ−１）とＨ2Ｏ2＋ＨＣｌ混合液
（ＳＣ−２）による浸漬処理を組み合わせ行う伝統的な
半導体ＳｉＣ基板１の洗浄法である。そして、図３
（ｄ）に示すように、十分清浄化されたＳｉＣ基板１の
表面を、１０００℃から１１５０℃において乾燥酸素雰
囲気で熱酸化し、表面に厚さ５〜４０ｎｍ熱酸化膜３を
成長する。なお、乾燥酸素雰囲気の代わりに、水蒸気を
用いてもかまわない。乾燥酸素中、熱処理温度１１５０
℃で３時間熱酸化すれば、３５〜４０ｎｍの熱酸化膜３
が得られる。水蒸気を用いたウェット雰囲気中、１１５
０℃で２時間熱酸化すれば、３０〜３５ｎｍの熱酸化膜
３が得られる。水蒸気を用いたウェット雰囲気の熱酸化
の場合は、その後アルゴン（Ａｒ）中で１１５０℃、３
０分程度アニールすることが好ましい。熱酸化膜３を２
０ｎｍ以下にするためには、酸化温度を下げる若しく
は、酸化時間を短縮すれば良い。
で周知のＲＣＡ洗浄法等の所定の洗浄法を用いて、Ｓｉ
Ｃ基板１を十分清浄化する。ＲＣＡ洗浄法は、Ｈ2Ｏ2＋
ＮＨ 4ＯＨ混合液（ＳＣ−１）とＨ2Ｏ2＋ＨＣｌ混合液
（ＳＣ−２）による浸漬処理を組み合わせ行う伝統的な
半導体ＳｉＣ基板１の洗浄法である。そして、図３
（ｄ）に示すように、十分清浄化されたＳｉＣ基板１の
表面を、１０００℃から１１５０℃において乾燥酸素雰
囲気で熱酸化し、表面に厚さ５〜４０ｎｍ熱酸化膜３を
成長する。なお、乾燥酸素雰囲気の代わりに、水蒸気を
用いてもかまわない。乾燥酸素中、熱処理温度１１５０
℃で３時間熱酸化すれば、３５〜４０ｎｍの熱酸化膜３
が得られる。水蒸気を用いたウェット雰囲気中、１１５
０℃で２時間熱酸化すれば、３０〜３５ｎｍの熱酸化膜
３が得られる。水蒸気を用いたウェット雰囲気の熱酸化
の場合は、その後アルゴン（Ａｒ）中で１１５０℃、３
０分程度アニールすることが好ましい。熱酸化膜３を２
０ｎｍ以下にするためには、酸化温度を下げる若しく
は、酸化時間を短縮すれば良い。
【００９７】（ホ）次に、図３（ｅ）に示すように、熱
酸化膜３の上に、常圧ＣＶＤ法で４００ｎｍのＰＳＧか
らなる上部絶縁膜４を堆積し、２層構造からなるフィー
ルド絶縁膜５を形成する。熱酸化膜３の厚さと上部絶縁
膜４の厚さとを合計したフィールド絶縁膜５の総厚を、
１００ｎｍ〜６００ｎｍ程度にすることが望ましい。
酸化膜３の上に、常圧ＣＶＤ法で４００ｎｍのＰＳＧか
らなる上部絶縁膜４を堆積し、２層構造からなるフィー
ルド絶縁膜５を形成する。熱酸化膜３の厚さと上部絶縁
膜４の厚さとを合計したフィールド絶縁膜５の総厚を、
１００ｎｍ〜６００ｎｍ程度にすることが望ましい。
【００９８】（ヘ）次に、フィールド酸絶縁膜５の表面
に、本発明の「マスク材」として、厚さ１〜２μｍのフ
ォトレジスト２２をスピンナーを用いて塗布する。そし
て、所定のフォトマスク（レティクル）を用い、マスク
材（フォトレジスト）２２を選択的に露光し、現像する
ことによって開口部６に対応する部分のフォトレジスト
２２を除去し窓部を形成する。続いて、このフォトレジ
スト２２のマスクパターンをエッチングマスクとして用
い、ＳｉＣ基板１をＢＨＦ溶液に浸漬しウェット・エッ
チングすることで、図３（ｆ）に示すように、フィール
ド絶縁膜５に開口部６を形成する。微細な開口部６を形
成する時は、ガスプラズマを用いたドライ・エッチング
が好ましい。例えば、ＣＨＦ3やＣ２Ｆ６などをエッチ
ャントとした反応性イオンエッチング（ＲＩＥ）法や電
子サイクロトロン共鳴イオンエッチング（ＥＣＲイオン
エッチング）等の種々のドライ・エッチングを使用する
ことが出来る。この場合、最初にドライ・エッチングを
行い、フィールド絶縁膜５を数１０ｎｍ残したところ
で、ウェット・エッチングに切り換えるようにする。開
口部６をドライ・エッチングで、最後まで貫通させる
と、 １ ）ＳｉＣ基板１の表面が過剰なプラズマエネルギに
よるプラズマ損傷で荒れる、 ２）エッチング反応で生成した反応生成物であるハイド
ロ・カーボンがＳｉＣ基板１の表面に再付着し、表面を
汚染する という弊害が起こり、後述の加熱反応層の均一生成に大
きな障害になる。更に、コンタクト抵抗ρｃを劇的に増
加させる結果となるので好ましくない。ウェットエッチ
ング単独で開口する場合でも、ドライエッチングとウェ
ットエッチングの組み合わせで開口する場合でも、両者
に共通し、本発明の根幹に係わる極めて重要な形成上の
ポイントはウェット・エッチング又はドライ・エッチン
グをやや過剰に行い（オーバーエッチングを行い）、フ
ィールド絶縁膜５の開口部６がフォトレジストの開口部
より大きくなり、アンダーカット部が生じるようにする
ということである。例えば、エッチングモニタ部の目視
により（色の変化により）、ｎ型ＳｉＣ領域３２の表面
の露出が確認された後、更に所定の時間オーバーエッチ
ングを追加すればよい。オーバーエッチング量の制御
は、エッチング液の組成、液温を厳密に制御し、エッチ
ング時間をコントロールすればよい。このようなコント
ロールを行うことにより、アンダーカット部の深さは、
フィールド絶縁膜５の厚み（１００ｎｍ〜６００ｎｍ）
程度であれば、容易に制御可能である。或いは、所望の
エッチング厚のエッチングモニタを別途用意し、このエ
ッチングモニタのジャスト・エッチを確認してエッチン
グを終了するようにすれば、１００ｎｍ以下の制御も可
能である。エッチング液に界面活性剤等を加えても良
い。更に、精密なアンダーカット部の深さを制御するた
めには、気相反応を利用したエッチング（ガスエッチン
グ）を用いても良い。第１の実施形態では、本発明の
「マスク材」としてフォトレジスト２２を用いている
が、このオーバーエッチング時に、エッチングされない
材料であれば、フォトレジスト２２以外の材料を本発明
の「マスク材」として採用可能である。即ち、本発明の
「マスク材」は、フィールド絶縁膜５とはエッチング速
度の異なる材料で構成されているれば良い。なお、図３
（ｆ）には、熱酸化膜３と上部絶縁膜４のエッチング速
度の差による側壁部の段差を誇張して示しているが、ア
ンダーカット部の深さが薄い限り、現実にはエッチング
深さの差は顕著ではない。
に、本発明の「マスク材」として、厚さ１〜２μｍのフ
ォトレジスト２２をスピンナーを用いて塗布する。そし
て、所定のフォトマスク（レティクル）を用い、マスク
材（フォトレジスト）２２を選択的に露光し、現像する
ことによって開口部６に対応する部分のフォトレジスト
２２を除去し窓部を形成する。続いて、このフォトレジ
スト２２のマスクパターンをエッチングマスクとして用
い、ＳｉＣ基板１をＢＨＦ溶液に浸漬しウェット・エッ
チングすることで、図３（ｆ）に示すように、フィール
ド絶縁膜５に開口部６を形成する。微細な開口部６を形
成する時は、ガスプラズマを用いたドライ・エッチング
が好ましい。例えば、ＣＨＦ3やＣ２Ｆ６などをエッチ
ャントとした反応性イオンエッチング（ＲＩＥ）法や電
子サイクロトロン共鳴イオンエッチング（ＥＣＲイオン
エッチング）等の種々のドライ・エッチングを使用する
ことが出来る。この場合、最初にドライ・エッチングを
行い、フィールド絶縁膜５を数１０ｎｍ残したところ
で、ウェット・エッチングに切り換えるようにする。開
口部６をドライ・エッチングで、最後まで貫通させる
と、 １ ）ＳｉＣ基板１の表面が過剰なプラズマエネルギに
よるプラズマ損傷で荒れる、 ２）エッチング反応で生成した反応生成物であるハイド
ロ・カーボンがＳｉＣ基板１の表面に再付着し、表面を
汚染する という弊害が起こり、後述の加熱反応層の均一生成に大
きな障害になる。更に、コンタクト抵抗ρｃを劇的に増
加させる結果となるので好ましくない。ウェットエッチ
ング単独で開口する場合でも、ドライエッチングとウェ
ットエッチングの組み合わせで開口する場合でも、両者
に共通し、本発明の根幹に係わる極めて重要な形成上の
ポイントはウェット・エッチング又はドライ・エッチン
グをやや過剰に行い（オーバーエッチングを行い）、フ
ィールド絶縁膜５の開口部６がフォトレジストの開口部
より大きくなり、アンダーカット部が生じるようにする
ということである。例えば、エッチングモニタ部の目視
により（色の変化により）、ｎ型ＳｉＣ領域３２の表面
の露出が確認された後、更に所定の時間オーバーエッチ
ングを追加すればよい。オーバーエッチング量の制御
は、エッチング液の組成、液温を厳密に制御し、エッチ
ング時間をコントロールすればよい。このようなコント
ロールを行うことにより、アンダーカット部の深さは、
フィールド絶縁膜５の厚み（１００ｎｍ〜６００ｎｍ）
程度であれば、容易に制御可能である。或いは、所望の
エッチング厚のエッチングモニタを別途用意し、このエ
ッチングモニタのジャスト・エッチを確認してエッチン
グを終了するようにすれば、１００ｎｍ以下の制御も可
能である。エッチング液に界面活性剤等を加えても良
い。更に、精密なアンダーカット部の深さを制御するた
めには、気相反応を利用したエッチング（ガスエッチン
グ）を用いても良い。第１の実施形態では、本発明の
「マスク材」としてフォトレジスト２２を用いている
が、このオーバーエッチング時に、エッチングされない
材料であれば、フォトレジスト２２以外の材料を本発明
の「マスク材」として採用可能である。即ち、本発明の
「マスク材」は、フィールド絶縁膜５とはエッチング速
度の異なる材料で構成されているれば良い。なお、図３
（ｆ）には、熱酸化膜３と上部絶縁膜４のエッチング速
度の差による側壁部の段差を誇張して示しているが、ア
ンダーカット部の深さが薄い限り、現実にはエッチング
深さの差は顕著ではない。
【００９９】（ト）その後、エッチングマスクとしての
フォトレジスト２２を残存した状態で、ＢＨＦ溶液を超
純水で完全に濯ぎ落とした（リンスした）後、乾燥す
る。そして、レジストマスク２２が被着した状態のＳｉ
Ｃ基板１を、真空蒸着装置のチャンバー中に速やかに据
え付け、直ちに真空排気する。コンタクト・ウィンドウ
開口エッチングから真空排気までの大気中放置時間は、
コンタクト抵抗ρｃの大小をする極めて重要な因子であ
る。大気中放置時間が長いと、開口部のＳｉＣ基板１の
表面に自然酸化膜が生成されたり、望まぬ異物が付着す
る。このため、後述の加熱反応層の均一生成に大きな障
害となり、ひいてはコンタクト抵抗ρｃを劇的に増加さ
せるので、５分以内の短時間で行う。そして、真空蒸着
装置のチャンバーをターボ分子ポンプ、クライオポンプ
等で、１．３×１０-５Ｐａ未満の圧力まで真空排気
し、図４（ｇ）に示すように、ＳｉＣ基板１の表面に第
１の導体膜としての第１の導体膜１７を蒸着する。第１
の導体膜１７としては、例えば、Ｎｉ膜を電子ビーム
（ＥＢ）蒸着すれば良い。図４（ｇ）に示すように、開
口部の側壁に第１の導体膜（Ｎｉ系電極膜）１７が付着
しないようにするためには、オリフィス等を用いて、蒸
着ビームの指向性を向上させて行えば良い。この時、上
述のように、フィールド絶縁膜５の開口部６はフォトレ
ジスト・マスクの開口部より大きくなるように形成され
ているため、開口部底部に蒸着される第１の導体膜の素
片（以下において「第１の導体素片２７」という。）は
この若干小さいフォトレジスト・マスクの開口部の形状
に正確に転写される。こうして、第１の導体素片２７の
周縁部とフィールド絶縁膜５の開口部側壁との間には、
距離が一定で、且つ微細寸法の蒸着制限領域が形成され
る。この微細な蒸着制限領域は、上述したアンダーカッ
ト部の深さで決定されるので、開口エッチングのオーバ
ーエッチング時間で精密にコントロール出来る。第１の
導体膜１７の厚みはその下部にあるｎ型ＳｉＣ領域３２
の拡散深さの１／２より薄く設定する。
フォトレジスト２２を残存した状態で、ＢＨＦ溶液を超
純水で完全に濯ぎ落とした（リンスした）後、乾燥す
る。そして、レジストマスク２２が被着した状態のＳｉ
Ｃ基板１を、真空蒸着装置のチャンバー中に速やかに据
え付け、直ちに真空排気する。コンタクト・ウィンドウ
開口エッチングから真空排気までの大気中放置時間は、
コンタクト抵抗ρｃの大小をする極めて重要な因子であ
る。大気中放置時間が長いと、開口部のＳｉＣ基板１の
表面に自然酸化膜が生成されたり、望まぬ異物が付着す
る。このため、後述の加熱反応層の均一生成に大きな障
害となり、ひいてはコンタクト抵抗ρｃを劇的に増加さ
せるので、５分以内の短時間で行う。そして、真空蒸着
装置のチャンバーをターボ分子ポンプ、クライオポンプ
等で、１．３×１０-５Ｐａ未満の圧力まで真空排気
し、図４（ｇ）に示すように、ＳｉＣ基板１の表面に第
１の導体膜としての第１の導体膜１７を蒸着する。第１
の導体膜１７としては、例えば、Ｎｉ膜を電子ビーム
（ＥＢ）蒸着すれば良い。図４（ｇ）に示すように、開
口部の側壁に第１の導体膜（Ｎｉ系電極膜）１７が付着
しないようにするためには、オリフィス等を用いて、蒸
着ビームの指向性を向上させて行えば良い。この時、上
述のように、フィールド絶縁膜５の開口部６はフォトレ
ジスト・マスクの開口部より大きくなるように形成され
ているため、開口部底部に蒸着される第１の導体膜の素
片（以下において「第１の導体素片２７」という。）は
この若干小さいフォトレジスト・マスクの開口部の形状
に正確に転写される。こうして、第１の導体素片２７の
周縁部とフィールド絶縁膜５の開口部側壁との間には、
距離が一定で、且つ微細寸法の蒸着制限領域が形成され
る。この微細な蒸着制限領域は、上述したアンダーカッ
ト部の深さで決定されるので、開口エッチングのオーバ
ーエッチング時間で精密にコントロール出来る。第１の
導体膜１７の厚みはその下部にあるｎ型ＳｉＣ領域３２
の拡散深さの１／２より薄く設定する。
【０１００】（チ）第１の導体膜（Ｎｉ膜）１７の真空
蒸着後、ＳｉＣ基板１を真空蒸着装置のチャンバーから
取り出す。続いて、リフトオフ法を用いて、図４（ｈ）
に示すように、開口部の内部のみに第１の導体素片２７
が選択的に埋設された基板構造を得る。即ち、ＳｉＣ基
板１をアセトンなどの有機溶剤或いは専用のフォトレジ
スト剥離液に浸漬させ、ＳｉＣ基板１表面に残されてい
るフォトレジスト２２を完全に除去すると、フォトレジ
スト２２の上に被着した第１の導体膜（Ｎｉ膜）１７も
フォトレジスト２２と共に除かれるので、図４（ｈ）に
示すように、開口部の内部のみに第１の導体素片２７が
選択的に残存する。この結果、第１の導体素片２７の周
縁部とフィールド絶縁膜５の開口部側壁との間には、蒸
着制限領域に対応した微細寸法の側壁ギャップ７７が自
己整合的に形成される。
蒸着後、ＳｉＣ基板１を真空蒸着装置のチャンバーから
取り出す。続いて、リフトオフ法を用いて、図４（ｈ）
に示すように、開口部の内部のみに第１の導体素片２７
が選択的に埋設された基板構造を得る。即ち、ＳｉＣ基
板１をアセトンなどの有機溶剤或いは専用のフォトレジ
スト剥離液に浸漬させ、ＳｉＣ基板１表面に残されてい
るフォトレジスト２２を完全に除去すると、フォトレジ
スト２２の上に被着した第１の導体膜（Ｎｉ膜）１７も
フォトレジスト２２と共に除かれるので、図４（ｈ）に
示すように、開口部の内部のみに第１の導体素片２７が
選択的に残存する。この結果、第１の導体素片２７の周
縁部とフィールド絶縁膜５の開口部側壁との間には、蒸
着制限領域に対応した微細寸法の側壁ギャップ７７が自
己整合的に形成される。
【０１０１】（リ）しかる後、ＳｉＣ基板１を７００℃
〜１０５０℃の非酸化性雰囲気で短時間（数分程度）の
熱処理を施すと、図４（ｉ）に示すように、第１の導体
素片２７とＳｉＣ基板１が相互に反応して、両者の界面
領域に加熱反応層８が生成され、加熱反応層とｎ型Ｓｉ
Ｃ領域３２との間で優れたオーミック特性が実現され
る。数分程度の短時間の熱処理を行うためには、赤外線
（ＩＲ）ランプ加熱を用いれば良い。ここで「非酸化性
雰囲気」とは酸素（Ｏ2）や水（Ｈ2Ｏ）等の酸素を含む
化合物の気体を含まない雰囲気のことである。具体的に
は、超高純度アルゴン（Ａｒ）や超高純度窒素（Ｎ2）
などの超高純度不活性ガス雰囲気、或いは、高真空等
が、「非酸化性雰囲気」として好適である。これら熱処
理雰囲気に酸素が僅かでも含まれると、熱処理で表面に
金属の酸化物（＝絶縁物）が生じたり、加熱反応層の形
成が阻害されたりするので、酸素及び水の分圧の制御に
関しては、厳重なる管理が必要である。具体的には、熱
処理雰囲気に含まれる酸素及び水の分圧は少なくとも、
１×１０-３Ｐａ〜１×１０-１０Ｐａ程度、望ましく
は、１．×１０-５Ｐａ〜１×１０-１０Ｐａ程度である
ことが望ましい。超高純度不活性ガス雰囲気中で熱処理
する場合は、ガス配管のベーキングやリークの点検の他
に、脱酸素装置やガス純化装置の採用等の厳重なる管理
が必要である。また、高真空中で熱処理する場合は、厳
密には１×１０-８Ｐａ程度の真空中でも金属の表面が
酸化するので、クライオパネル等を併用して、酸素及び
水の分圧を１×１０-８Ｐａ〜１×１０-１０Ｐａ程度に
制御して、超高真空下で熱処理をすることが好ましい。
例えば、第１の導体膜１７としてＮｉ膜を用いた場合
は、熱処理により、ニッケルシリサイド（ＮｉＳ
ｉ1-X，ＮｉＳｉ2）とカーボン（Ｃ）等からなる加熱反
応層８が、第１の導体素片２７の底部（下部）に生成さ
れる。加熱反応層８にならなかった上部の未反応の第１
の導体素片２７は電極膜７になる。現実には、電極膜７
は、未反応のＮｉにニッケルシリサイド（Ｎｉ2Ｓｉ）
が拡散した状態になる。第１の導体膜を蒸着する工程で
第１の導体膜の厚みをその下部にあるｎ型ＳｉＣ領域３
２の厚みの１／２より薄く設定したのは、第１の導体素
片２７が加熱処理で完全に加熱反応層８に転化した場合
であっても、ｎ型ＳｉＣ領域３２が下部に残されるよう
保証するためである。高不純物密度ｎ型ＳｉＣ領域３２
が完全に消失すると、コンタクト抵抗が急増する深刻な
事態となる。第１の導体膜の厚みの条件はこの事態を回
避するために規定されている。
〜１０５０℃の非酸化性雰囲気で短時間（数分程度）の
熱処理を施すと、図４（ｉ）に示すように、第１の導体
素片２７とＳｉＣ基板１が相互に反応して、両者の界面
領域に加熱反応層８が生成され、加熱反応層とｎ型Ｓｉ
Ｃ領域３２との間で優れたオーミック特性が実現され
る。数分程度の短時間の熱処理を行うためには、赤外線
（ＩＲ）ランプ加熱を用いれば良い。ここで「非酸化性
雰囲気」とは酸素（Ｏ2）や水（Ｈ2Ｏ）等の酸素を含む
化合物の気体を含まない雰囲気のことである。具体的に
は、超高純度アルゴン（Ａｒ）や超高純度窒素（Ｎ2）
などの超高純度不活性ガス雰囲気、或いは、高真空等
が、「非酸化性雰囲気」として好適である。これら熱処
理雰囲気に酸素が僅かでも含まれると、熱処理で表面に
金属の酸化物（＝絶縁物）が生じたり、加熱反応層の形
成が阻害されたりするので、酸素及び水の分圧の制御に
関しては、厳重なる管理が必要である。具体的には、熱
処理雰囲気に含まれる酸素及び水の分圧は少なくとも、
１×１０-３Ｐａ〜１×１０-１０Ｐａ程度、望ましく
は、１．×１０-５Ｐａ〜１×１０-１０Ｐａ程度である
ことが望ましい。超高純度不活性ガス雰囲気中で熱処理
する場合は、ガス配管のベーキングやリークの点検の他
に、脱酸素装置やガス純化装置の採用等の厳重なる管理
が必要である。また、高真空中で熱処理する場合は、厳
密には１×１０-８Ｐａ程度の真空中でも金属の表面が
酸化するので、クライオパネル等を併用して、酸素及び
水の分圧を１×１０-８Ｐａ〜１×１０-１０Ｐａ程度に
制御して、超高真空下で熱処理をすることが好ましい。
例えば、第１の導体膜１７としてＮｉ膜を用いた場合
は、熱処理により、ニッケルシリサイド（ＮｉＳ
ｉ1-X，ＮｉＳｉ2）とカーボン（Ｃ）等からなる加熱反
応層８が、第１の導体素片２７の底部（下部）に生成さ
れる。加熱反応層８にならなかった上部の未反応の第１
の導体素片２７は電極膜７になる。現実には、電極膜７
は、未反応のＮｉにニッケルシリサイド（Ｎｉ2Ｓｉ）
が拡散した状態になる。第１の導体膜を蒸着する工程で
第１の導体膜の厚みをその下部にあるｎ型ＳｉＣ領域３
２の厚みの１／２より薄く設定したのは、第１の導体素
片２７が加熱処理で完全に加熱反応層８に転化した場合
であっても、ｎ型ＳｉＣ領域３２が下部に残されるよう
保証するためである。高不純物密度ｎ型ＳｉＣ領域３２
が完全に消失すると、コンタクト抵抗が急増する深刻な
事態となる。第１の導体膜の厚みの条件はこの事態を回
避するために規定されている。
【０１０２】（ヌ）加熱反応層８の形成後に、図１に示
すように、ＳｉＣ基板１全面にＡｌ等の第２の導体膜を
蒸着する。そして、フォトリソグラフィ法とＲＩＥ等の
エッチング技術でパターニングして、図１に示すような
配線導体素片９を形成すれば、第１の実施の形態に係る
オーミック電極構造体が完成する。なお、パターニング
の際のエッチャント（＝エッチング液或いはエッチング
ガス）がＮｉ系電極膜７を侵す時は、第２の導体膜は必
ずＮｉ系電極膜７を覆うように配設する構成とすれば良
い。
すように、ＳｉＣ基板１全面にＡｌ等の第２の導体膜を
蒸着する。そして、フォトリソグラフィ法とＲＩＥ等の
エッチング技術でパターニングして、図１に示すような
配線導体素片９を形成すれば、第１の実施の形態に係る
オーミック電極構造体が完成する。なお、パターニング
の際のエッチャント（＝エッチング液或いはエッチング
ガス）がＮｉ系電極膜７を侵す時は、第２の導体膜は必
ずＮｉ系電極膜７を覆うように配設する構成とすれば良
い。
【０１０３】なお、熱反応層９を形成する工程で第１の
導体膜からなる電極膜７の表面に意図せず第１の導体膜
の酸化物が形成されたり、例えば、ハイドロ・カーボン
等の高抵抗性の汚染物が付着する場合には、第２の導体
膜を成膜する前に、これら、異物を除去する工程が付加
される。この目的に適合した基板処理として、ドライ処
理ならＡｒイオンによるスパッタエッチが有効である。
或いは、酸素プラズマへの暴露によるハイドロ・カーボ
ンの除去工程の後に、燐酸（Ｈ3ＰＯ4）：硝酸（ＨＮＯ
3）：酢酸（ＣＨ3ＣＯＯＨ）混合溶液への浸漬により、
第１の導体膜等の酸化膜除去し、純水リンスし、乾燥す
るという一連のウェット処理工程を用いることが出来
る。
導体膜からなる電極膜７の表面に意図せず第１の導体膜
の酸化物が形成されたり、例えば、ハイドロ・カーボン
等の高抵抗性の汚染物が付着する場合には、第２の導体
膜を成膜する前に、これら、異物を除去する工程が付加
される。この目的に適合した基板処理として、ドライ処
理ならＡｒイオンによるスパッタエッチが有効である。
或いは、酸素プラズマへの暴露によるハイドロ・カーボ
ンの除去工程の後に、燐酸（Ｈ3ＰＯ4）：硝酸（ＨＮＯ
3）：酢酸（ＣＨ3ＣＯＯＨ）混合溶液への浸漬により、
第１の導体膜等の酸化膜除去し、純水リンスし、乾燥す
るという一連のウェット処理工程を用いることが出来
る。
【０１０４】第１の実施の形態に係るオーミック電極構
造体の製造方法によれば、フィールド絶縁膜５に対する
オーバーエッチングのエッチング時間の制御により、窓
部近傍のマスク材の下部に形成されるアンダーカット部
の深さが制御出来るので、寸法制御が容易である。ま
た、このアンダーカット部の深さにより、第１の導体素
片２７とフィールド絶縁膜５との一定の間隙（側壁ギャ
ップ）７７を自己整合的に決定出来る。つまり、第１の
導体素片２７の電極パターンがフィールド絶縁膜５に設
けられた開口パターンの側壁の位置に対して、自己整合
的に形成出来るという利点がある。言いかえると、フォ
トリソグラフィ工程で第１の導体素片２７パターニング
するのではないので、フィールド絶縁膜５の端部に対し
て、極限の精度で、第１の導体素片２７の端部の位置を
合わせられる利点がある。「極限の精度」とは、オーバ
ーエッチングの方法を選べば、ナノメータ・レベル、更
には分子層単位の精度でアンダーカットの深さが制御可
能と言う意味である。例えば、超高真空に排気可能な真
空チャンバー中で、表面反応を利用した気相エッチング
等の採用をすれば、分子層単位のエッチングが可能であ
る。従って、電極膜７となる第１の導体素片２７とフィ
ールド絶縁膜５の開口部側壁との間隔を十分に小さく出
来、占有面積の小さく、微細寸法を有したオーミック電
極構造体を製造出来る。
造体の製造方法によれば、フィールド絶縁膜５に対する
オーバーエッチングのエッチング時間の制御により、窓
部近傍のマスク材の下部に形成されるアンダーカット部
の深さが制御出来るので、寸法制御が容易である。ま
た、このアンダーカット部の深さにより、第１の導体素
片２７とフィールド絶縁膜５との一定の間隙（側壁ギャ
ップ）７７を自己整合的に決定出来る。つまり、第１の
導体素片２７の電極パターンがフィールド絶縁膜５に設
けられた開口パターンの側壁の位置に対して、自己整合
的に形成出来るという利点がある。言いかえると、フォ
トリソグラフィ工程で第１の導体素片２７パターニング
するのではないので、フィールド絶縁膜５の端部に対し
て、極限の精度で、第１の導体素片２７の端部の位置を
合わせられる利点がある。「極限の精度」とは、オーバ
ーエッチングの方法を選べば、ナノメータ・レベル、更
には分子層単位の精度でアンダーカットの深さが制御可
能と言う意味である。例えば、超高真空に排気可能な真
空チャンバー中で、表面反応を利用した気相エッチング
等の採用をすれば、分子層単位のエッチングが可能であ
る。従って、電極膜７となる第１の導体素片２７とフィ
ールド絶縁膜５の開口部側壁との間隔を十分に小さく出
来、占有面積の小さく、微細寸法を有したオーミック電
極構造体を製造出来る。
【０１０５】第１の実施の形態に係るオーミック電極構
造体の製造方法によれば、第１の導体素片２７とフィー
ルド絶縁膜５との一定の間隙（側壁ギャップ）７７を制
御するためのフォトリソグラフィ工程は不要である。つ
まり、フィールド絶縁膜５の開口部６形成工程から第１
の導体素片２７の形成に至る一連の工程において、フォ
トリソグラフィが１回で済み、プロセスが簡素化される
利点がある。工程数が減少すれば、製造歩留まりが高く
なり、従来例に対し製造原価の低減として有効に作用す
る。更に、標準的なＳｉ半導体デバイス製造方法が適用
可能なので、容易且つ信頼性が高いオーミック電極構造
体の製造方法が提供出来る。
造体の製造方法によれば、第１の導体素片２７とフィー
ルド絶縁膜５との一定の間隙（側壁ギャップ）７７を制
御するためのフォトリソグラフィ工程は不要である。つ
まり、フィールド絶縁膜５の開口部６形成工程から第１
の導体素片２７の形成に至る一連の工程において、フォ
トリソグラフィが１回で済み、プロセスが簡素化される
利点がある。工程数が減少すれば、製造歩留まりが高く
なり、従来例に対し製造原価の低減として有効に作用す
る。更に、標準的なＳｉ半導体デバイス製造方法が適用
可能なので、容易且つ信頼性が高いオーミック電極構造
体の製造方法が提供出来る。
【０１０６】また、第１の実施の形態に係るオーミック
電極構造体の製造方法によれば、どのような種類、構造
の第１の導体膜１７でもパターニングすることが可能で
ある。この利点が特に活かされるのは、 ａ）第１の導体膜１７に実用的なエッチング速度のエッ
チャントが存在しないとき、 ｂ）酸素や水分、或いは、エッチャントに第１の導体膜
１７が著しく反応するとき、 ｃ）第１の導体膜１７が多層構造になっていてエッチン
グが煩雑になるとき、である。
電極構造体の製造方法によれば、どのような種類、構造
の第１の導体膜１７でもパターニングすることが可能で
ある。この利点が特に活かされるのは、 ａ）第１の導体膜１７に実用的なエッチング速度のエッ
チャントが存在しないとき、 ｂ）酸素や水分、或いは、エッチャントに第１の導体膜
１７が著しく反応するとき、 ｃ）第１の導体膜１７が多層構造になっていてエッチン
グが煩雑になるとき、である。
【０１０７】更に、第１の実施の形態に係るオーミック
電極構造体の製造方法によれば、第１の導体素片２７
が、フィールド絶縁膜５と反応することが防止出来るの
で、第１の導体素片２７を構成する金属材料との接触面
にあるフィールド絶縁膜５が高温熱処理で還元（浸食）
されることがなく、フィールド絶縁膜５の絶縁性が維持
出来る。また、第１の導体素片２７を構成する金属材料
がフィールド絶縁膜５に接していないので、第１の導体
素片２７から生成された電極膜７とフィールド絶縁膜５
の接着力が弱いという問題は、本来的に存在しない。こ
のため、プロセス終了後に電極膜７が剥落することはな
く、製造歩留まりが高くなる。更に、加熱反応層８を生
成する工程において、第１の導体素片２７の底部外縁部
における金属−ＳｉＣ−ＳｉＯ２の３元系の共存する状
態が存在しないので、３元系の反応による寄生のショッ
トキー接合の生成も回避出来、低いコンタクト抵抗が達
成出来る。また、寄生のショットキー接合の生成に伴う
ｎ型ＳｉＣ領域３２の水平方向の電流の流れの阻害もな
い。
電極構造体の製造方法によれば、第１の導体素片２７
が、フィールド絶縁膜５と反応することが防止出来るの
で、第１の導体素片２７を構成する金属材料との接触面
にあるフィールド絶縁膜５が高温熱処理で還元（浸食）
されることがなく、フィールド絶縁膜５の絶縁性が維持
出来る。また、第１の導体素片２７を構成する金属材料
がフィールド絶縁膜５に接していないので、第１の導体
素片２７から生成された電極膜７とフィールド絶縁膜５
の接着力が弱いという問題は、本来的に存在しない。こ
のため、プロセス終了後に電極膜７が剥落することはな
く、製造歩留まりが高くなる。更に、加熱反応層８を生
成する工程において、第１の導体素片２７の底部外縁部
における金属−ＳｉＣ−ＳｉＯ２の３元系の共存する状
態が存在しないので、３元系の反応による寄生のショッ
トキー接合の生成も回避出来、低いコンタクト抵抗が達
成出来る。また、寄生のショットキー接合の生成に伴う
ｎ型ＳｉＣ領域３２の水平方向の電流の流れの阻害もな
い。
【０１０８】このような構成で作製したｎ型ＳｉＣ領域
３２に対するオーミック電極構造体が実用的コンタクト
抵抗を示すか確かめるために、コンタクト抵抗の評価に
しばしば用いられる線型伝送線路モデル（リニアＴＬ
Ｍ）評価法のコンタクト群を作製した。このリニアＴＬ
Ｍ評価法においては、ＳｉＯ2膜からなる素子分離領域
に囲まれた長方形のｎ型ＳｉＣ領域の内部に、電極パタ
ーン（コンタクト・パターン）を横一列に並べたコンタ
クト群を用いる。ｎ型ＳｉＣ領域の短辺の長さは、２０
８μｍである。即ち、長方形のｎ型ＳｉＣ領域の長辺方
向に沿って、この長方形とは長辺方向が直交する小さな
長方形からなる複数の電極パターンを１次元配列したコ
ンタクト群のパターンを用意する。この小さな長方形の
長辺の長さ（オーミック・コンタクト幅）は２００μｍ
で、短辺の長さは、１００μｍである。ここで、コンタ
クト群のパターンは、小さな長方形パターンからなるコ
ンタクト（金属・半導体接合）の相互の間隔（コンタク
ト間隔）を順に変化させながら、ｎ型ＳｉＣ領域の長辺
方向に沿って横一列に配列される。即ち、コンタクト間
隔ＬはＬ＝６，１０，１５，２０，２５，３０μｍと順
に変化させる。リニアＴＬＭ評価法とは、このコンタク
ト群における隣接する２つのコンタクト間の電流−電圧
特性から抵抗を求め、抵抗をコンタクト間隔の関数とし
て整理し、これを直線近似して数式処理を行い、最終的
に精密なコンタクト抵抗ρｃを求める方法である。
３２に対するオーミック電極構造体が実用的コンタクト
抵抗を示すか確かめるために、コンタクト抵抗の評価に
しばしば用いられる線型伝送線路モデル（リニアＴＬ
Ｍ）評価法のコンタクト群を作製した。このリニアＴＬ
Ｍ評価法においては、ＳｉＯ2膜からなる素子分離領域
に囲まれた長方形のｎ型ＳｉＣ領域の内部に、電極パタ
ーン（コンタクト・パターン）を横一列に並べたコンタ
クト群を用いる。ｎ型ＳｉＣ領域の短辺の長さは、２０
８μｍである。即ち、長方形のｎ型ＳｉＣ領域の長辺方
向に沿って、この長方形とは長辺方向が直交する小さな
長方形からなる複数の電極パターンを１次元配列したコ
ンタクト群のパターンを用意する。この小さな長方形の
長辺の長さ（オーミック・コンタクト幅）は２００μｍ
で、短辺の長さは、１００μｍである。ここで、コンタ
クト群のパターンは、小さな長方形パターンからなるコ
ンタクト（金属・半導体接合）の相互の間隔（コンタク
ト間隔）を順に変化させながら、ｎ型ＳｉＣ領域の長辺
方向に沿って横一列に配列される。即ち、コンタクト間
隔ＬはＬ＝６，１０，１５，２０，２５，３０μｍと順
に変化させる。リニアＴＬＭ評価法とは、このコンタク
ト群における隣接する２つのコンタクト間の電流−電圧
特性から抵抗を求め、抵抗をコンタクト間隔の関数とし
て整理し、これを直線近似して数式処理を行い、最終的
に精密なコンタクト抵抗ρｃを求める方法である。
【０１０９】評価した試料の主な構成は次の通りであ
る。使用したＳｉＣ基板１は高抵抗のｐ型ホモエピタキ
シャル膜を有する（０００１）面の４Ｈ−ＳｉＣ基板で
ある。このホモエピタキシャル４Ｈ−ＳｉＣ基板の表面
は、Ｓｉ面である。このホモエピタキシャル４Ｈ−Ｓｉ
Ｃ基板に、高不純物密度のｎ型ＳｉＣ領域３２が、上述
した方法で、イオン注入され、活性化熱処理され形成さ
れたものである。ｎ型ＳｉＣ領域３の拡散深さは３５０
ｎｍで、不純物密度は２．７×１０２０ｃｍ３である。
熱処理前の第１の導体膜１７は１５０ｎｍ厚のＮｉで、
フィールド絶縁膜５の熱酸化膜３は１１００℃ドライ酸
化膜（１０ｎｍ厚）、上部絶縁膜４は常圧ＣＶＤで成膜
したＳｉＯ２膜（４００ｎｍ厚）である。加熱反応層８
の熱処理温度は１０００℃、熱処理時間は５分、熱処理
雰囲気は高純度Ａｒ雰囲気である。第２の導体膜からな
る配線導体素片９は厚さ１μｍのＡｌ膜素片である。
る。使用したＳｉＣ基板１は高抵抗のｐ型ホモエピタキ
シャル膜を有する（０００１）面の４Ｈ−ＳｉＣ基板で
ある。このホモエピタキシャル４Ｈ−ＳｉＣ基板の表面
は、Ｓｉ面である。このホモエピタキシャル４Ｈ−Ｓｉ
Ｃ基板に、高不純物密度のｎ型ＳｉＣ領域３２が、上述
した方法で、イオン注入され、活性化熱処理され形成さ
れたものである。ｎ型ＳｉＣ領域３の拡散深さは３５０
ｎｍで、不純物密度は２．７×１０２０ｃｍ３である。
熱処理前の第１の導体膜１７は１５０ｎｍ厚のＮｉで、
フィールド絶縁膜５の熱酸化膜３は１１００℃ドライ酸
化膜（１０ｎｍ厚）、上部絶縁膜４は常圧ＣＶＤで成膜
したＳｉＯ２膜（４００ｎｍ厚）である。加熱反応層８
の熱処理温度は１０００℃、熱処理時間は５分、熱処理
雰囲気は高純度Ａｒ雰囲気である。第２の導体膜からな
る配線導体素片９は厚さ１μｍのＡｌ膜素片である。
【０１１０】図５はコンタクト間隔をパラメータにし
て、隣接する電極間の電流−電圧特性を示している。原
点を通る直線が得られていることから、ＴＬＭを構成す
るすべての電極でオーミック・コンタクトが得られてい
ることが分かる。図５の直線の傾きから求めたオーミッ
ク・コンタクト電極間の抵抗と距離の関係をプロットす
ると図６のようになる。データはバラツキが少なく、１
直線上にプロットされている。この直線近似から、コン
タクト抵抗ρｃ＝８．６×１０−７Ωｃｍ２と非常に優
れた値が得られる。図５には、比較のため、加熱反応層
８を、熱処理温度は９００℃とし、他の条件を熱処理温
度１０００℃の場合と同じにした結果も示すが、コンタ
クト抵抗ρｃ＝４．０×１０−６Ωｃｍ２であり、加熱
反応層８の生成が、熱処理温度１０００℃の場合に比
し、少し不十分であると考えられる。
て、隣接する電極間の電流−電圧特性を示している。原
点を通る直線が得られていることから、ＴＬＭを構成す
るすべての電極でオーミック・コンタクトが得られてい
ることが分かる。図５の直線の傾きから求めたオーミッ
ク・コンタクト電極間の抵抗と距離の関係をプロットす
ると図６のようになる。データはバラツキが少なく、１
直線上にプロットされている。この直線近似から、コン
タクト抵抗ρｃ＝８．６×１０−７Ωｃｍ２と非常に優
れた値が得られる。図５には、比較のため、加熱反応層
８を、熱処理温度は９００℃とし、他の条件を熱処理温
度１０００℃の場合と同じにした結果も示すが、コンタ
クト抵抗ρｃ＝４．０×１０−６Ωｃｍ２であり、加熱
反応層８の生成が、熱処理温度１０００℃の場合に比
し、少し不十分であると考えられる。
【０１１１】なお、４Ｈ−ＳｉＣ基板１ではなく、禁制
帯幅が相対的に狭く、電子親和力の小さな６Ｈ−ＳｉＣ
基板１（Ｓｉ面）を用いて同様の評価を行った場合には
ρｃ＝４．３×１０−７Ωｃｍ２の更に小さなコンタク
ト抵抗が実現される。
帯幅が相対的に狭く、電子親和力の小さな６Ｈ−ＳｉＣ
基板１（Ｓｉ面）を用いて同様の評価を行った場合には
ρｃ＝４．３×１０−７Ωｃｍ２の更に小さなコンタク
ト抵抗が実現される。
【０１１２】他の条件を同じにして、第１の導体膜とし
て、Ｎｉの替わりに厚み１００ｎｍのチタン（Ｔｉ）を
用いた場合にはρｃ＝１．２×１０−６Ωｃｍ２のコン
タクト抵抗が得られる。第１の導体膜として、厚み１５
０ｎｍのタングステン（Ｗ）を用いた場合には５．５×
１０−６Ωｃｍ２のコンタクト抵抗が得られる。
て、Ｎｉの替わりに厚み１００ｎｍのチタン（Ｔｉ）を
用いた場合にはρｃ＝１．２×１０−６Ωｃｍ２のコン
タクト抵抗が得られる。第１の導体膜として、厚み１５
０ｎｍのタングステン（Ｗ）を用いた場合には５．５×
１０−６Ωｃｍ２のコンタクト抵抗が得られる。
【０１１３】図７は、ノマルスキー干渉顕微鏡によるフ
ィールド絶縁膜５中に開口されたコンタクト・ウィンド
ウ内に埋め込まれた電極膜７の表面モホロジーをスケッ
チした模式図である。電極膜７の平面寸法は、２０μｍ
×２０μｍであり、フィールド絶縁膜５の開口部側壁と
電極膜７との間には、自己整合的に形成された微細寸法
の側壁ギャップ７７が観察出来る。図７（ａ）は、熱処
理なしの場合の、Ｎｉ膜からなる電極膜７の表面の模式
図であり、良好な表面モホロジーが観察出来る。一方、
図７（ｂ）及び図7（ｃ）は、それぞれ、９００℃及び
１０００℃で熱処理した場合の、電極膜７の表面をスケ
ッチした模式図であり、若干の表面状態の変化が認めら
れるものの良好な表面モホロジーであると判断出来る。
ィールド絶縁膜５中に開口されたコンタクト・ウィンド
ウ内に埋め込まれた電極膜７の表面モホロジーをスケッ
チした模式図である。電極膜７の平面寸法は、２０μｍ
×２０μｍであり、フィールド絶縁膜５の開口部側壁と
電極膜７との間には、自己整合的に形成された微細寸法
の側壁ギャップ７７が観察出来る。図７（ａ）は、熱処
理なしの場合の、Ｎｉ膜からなる電極膜７の表面の模式
図であり、良好な表面モホロジーが観察出来る。一方、
図７（ｂ）及び図7（ｃ）は、それぞれ、９００℃及び
１０００℃で熱処理した場合の、電極膜７の表面をスケ
ッチした模式図であり、若干の表面状態の変化が認めら
れるものの良好な表面モホロジーであると判断出来る。
【０１１４】図８は、１０００℃で熱処理した本発明の
第１の実施形態に係るオーミック電極構造体の断面ＴＥ
Ｍ像をスケッチした模式図である。ＴＥＭ観察は、［１
１２０］方向に、３００ＫｅＶの加速電圧の電子線を照
射して行った。熱処理前のＮｉ／ＳｉＣ界面が熱処理後
に、約１７０ｎｍ程度ＳｉＣ基板方向に移動している。
加熱反応層８とｎ型ＳｉＣ領域３２との界面には、界面
の平坦性に優れた良好な表面モホロジーが観察出来る。
第１の実施形態に係るオーミック電極構造体の断面ＴＥ
Ｍ像をスケッチした模式図である。ＴＥＭ観察は、［１
１２０］方向に、３００ＫｅＶの加速電圧の電子線を照
射して行った。熱処理前のＮｉ／ＳｉＣ界面が熱処理後
に、約１７０ｎｍ程度ＳｉＣ基板方向に移動している。
加熱反応層８とｎ型ＳｉＣ領域３２との界面には、界面
の平坦性に優れた良好な表面モホロジーが観察出来る。
【０１１５】図９は、4Ｈｅ＋を加速電圧３ＭｅＶで入
射角０°照射した場合の散乱角１５７°におけるラザフ
ォード後方散乱分析により求めた第１の実施形態に係る
オーミック電極構造体の厚み方向の組成の変化を示す図
である。最上層には、配線導体素片９としてのＡｌ膜が
観察出来る。配線導体素片９の下部には、厚さ約１００
ｎｍの電極膜７が認められる。電極膜７は、Ｎｉ、ニッ
ケルシリサイド（Ｎｉ 2Ｓｉ）及びカーボン（Ｃ）の固
溶体であると推定される。電極膜７の下には、厚さ約３
００ｎｍの加熱反応層８が認められる。加熱反応層８
は、厚さ約１００ｎｍのニッケルシリサイド（ＮｉＳｉ
1-X）層と、この層の下に連続して位置する厚さ厚さ約
２００ｎｍのニッケルシリサイド（ＮｉＳｉ2）とカー
ボン（Ｃ）の固溶体層から構成されていると推定され
る。
射角０°照射した場合の散乱角１５７°におけるラザフ
ォード後方散乱分析により求めた第１の実施形態に係る
オーミック電極構造体の厚み方向の組成の変化を示す図
である。最上層には、配線導体素片９としてのＡｌ膜が
観察出来る。配線導体素片９の下部には、厚さ約１００
ｎｍの電極膜７が認められる。電極膜７は、Ｎｉ、ニッ
ケルシリサイド（Ｎｉ 2Ｓｉ）及びカーボン（Ｃ）の固
溶体であると推定される。電極膜７の下には、厚さ約３
００ｎｍの加熱反応層８が認められる。加熱反応層８
は、厚さ約１００ｎｍのニッケルシリサイド（ＮｉＳｉ
1-X）層と、この層の下に連続して位置する厚さ厚さ約
２００ｎｍのニッケルシリサイド（ＮｉＳｉ2）とカー
ボン（Ｃ）の固溶体層から構成されていると推定され
る。
【０１１６】（第２の実施形態）図１３は、本発明の第
２の実施の形態に係るオーミック電極構造体の要部断面
図である。本構造はリセス型ゲート構造を有するＭＥＳ
ＦＥＴ、ＭＯＳＦＥＴなどで用いられるメサ形状をした
高不純物密度ｎ型ＳｉＣエピタキシャル領域にオーミッ
ク電極構造体を形成する例である。
２の実施の形態に係るオーミック電極構造体の要部断面
図である。本構造はリセス型ゲート構造を有するＭＥＳ
ＦＥＴ、ＭＯＳＦＥＴなどで用いられるメサ形状をした
高不純物密度ｎ型ＳｉＣエピタキシャル領域にオーミッ
ク電極構造体を形成する例である。
【０１１７】本発明の第２の実施の形態に係るオーミッ
ク電極構造体においては、所望のＳｉＣ基板１の表面
に、メサ形状の高不純物密度のｎ型ＳｉＣ領域２が形成
されている。ｎ型ＳｉＣ領域２の表面電子密度は少なく
とも１×１０１８／ｃｍ３〜２×１０21／ｃｍ３、好ま
しくは１×１０１９／ｃｍ３〜８×１０20／ｃｍ３であ
る。このような高不純物密度のｎ型ＳｉＣ領域２は、窒
素をその場で添加した気相エピタキシャル成長法等によ
るホモ・エピタキシャル成長で形成しても良いし、第１
の実施の形態と同様に、3iＰ＋，14Ｎ＋や75Ａｓ＋など
のｎ型不純物イオンの注入と、その後の活性化熱処理で
形成しても良い。ＳｉＣ基板１の導電型は、第２の実施
の形態に係るオーミック電極構造体を利用する半導体装
置によって異なるのでここでは規定しない。図１３にお
いて図１と同じ番号を付した部位は、図１と同じ要素で
あり、冗長を避けるために説明を簡略化或いは省略す
る。
ク電極構造体においては、所望のＳｉＣ基板１の表面
に、メサ形状の高不純物密度のｎ型ＳｉＣ領域２が形成
されている。ｎ型ＳｉＣ領域２の表面電子密度は少なく
とも１×１０１８／ｃｍ３〜２×１０21／ｃｍ３、好ま
しくは１×１０１９／ｃｍ３〜８×１０20／ｃｍ３であ
る。このような高不純物密度のｎ型ＳｉＣ領域２は、窒
素をその場で添加した気相エピタキシャル成長法等によ
るホモ・エピタキシャル成長で形成しても良いし、第１
の実施の形態と同様に、3iＰ＋，14Ｎ＋や75Ａｓ＋など
のｎ型不純物イオンの注入と、その後の活性化熱処理で
形成しても良い。ＳｉＣ基板１の導電型は、第２の実施
の形態に係るオーミック電極構造体を利用する半導体装
置によって異なるのでここでは規定しない。図１３にお
いて図１と同じ番号を付した部位は、図１と同じ要素で
あり、冗長を避けるために説明を簡略化或いは省略す
る。
【０１１８】図１３に示すように、第２の実施の形態に
係るオーミック電極構造体によれば、電極膜７及び加熱
反応層８が共に、フィールド絶縁膜５の開口部の内部に
おいて、フィールド絶縁膜５から一定の間隙（側壁ギャ
ップ）７７を隔て配置されているので、電極膜７及び加
熱反応層８を構成する金属材料が、フィールド絶縁膜５
と反応することが防止出来る。従って、金属材料との接
触面にあるフィールド絶縁膜５が高温熱処理で還元（浸
食）されることがないので、フィールド絶縁膜５の絶縁
性が維持出来る。また、電極膜７を構成する金属材料が
フィールド絶縁膜５に接していないので、電極膜７とフ
ィールド絶縁膜５の接着力が弱いという問題は、本来的
に存在しない。このため、製造プロセス終了後に電極膜
７が剥落することはなく、製造歩留まりが高くなる。更
に、加熱反応層８の底部外縁部における金属−ＳｉＣ−
ＳｉＯ２の３元系共存反応による寄生のショットキー接
合の生成も回避出来るので、低いコンタクト抵抗が達成
出来る。また、寄生のショットキー接合の生成に伴うｎ
型ＳｉＣ領域２の水平方向の電流の流れの阻害もない。
係るオーミック電極構造体によれば、電極膜７及び加熱
反応層８が共に、フィールド絶縁膜５の開口部の内部に
おいて、フィールド絶縁膜５から一定の間隙（側壁ギャ
ップ）７７を隔て配置されているので、電極膜７及び加
熱反応層８を構成する金属材料が、フィールド絶縁膜５
と反応することが防止出来る。従って、金属材料との接
触面にあるフィールド絶縁膜５が高温熱処理で還元（浸
食）されることがないので、フィールド絶縁膜５の絶縁
性が維持出来る。また、電極膜７を構成する金属材料が
フィールド絶縁膜５に接していないので、電極膜７とフ
ィールド絶縁膜５の接着力が弱いという問題は、本来的
に存在しない。このため、製造プロセス終了後に電極膜
７が剥落することはなく、製造歩留まりが高くなる。更
に、加熱反応層８の底部外縁部における金属−ＳｉＣ−
ＳｉＯ２の３元系共存反応による寄生のショットキー接
合の生成も回避出来るので、低いコンタクト抵抗が達成
出来る。また、寄生のショットキー接合の生成に伴うｎ
型ＳｉＣ領域２の水平方向の電流の流れの阻害もない。
【０１１９】更に、第２の実施の形態に係るオーミック
電極構造体によれば、電極膜７及び加熱反応層８の周縁
部と開口部側壁との間の間隙（側壁ギャップ）７７を、
フィールド絶縁膜５の厚みより小さい微細寸法に出来る
ので、オーミック電極構造体の占有面積を小さく出来
る。
電極構造体によれば、電極膜７及び加熱反応層８の周縁
部と開口部側壁との間の間隙（側壁ギャップ）７７を、
フィールド絶縁膜５の厚みより小さい微細寸法に出来る
ので、オーミック電極構造体の占有面積を小さく出来
る。
【０１２０】次に図１４〜図１６に示す工程断面図（そ
の１〜その３）を参照しながら、本発明の第２の実施の
形態に係るオーミック電極構造体の製造工程を説明す
る。
の１〜その３）を参照しながら、本発明の第２の実施の
形態に係るオーミック電極構造体の製造工程を説明す
る。
【０１２１】（イ）先ず、（０００１）面、８°オフの
４Ｈ−ＳｉＣ基板１のＳｉ面表面に、１×１０19／ｃｍ
3以上の高不純物密度のｎ型不純物としてのＮ（窒素）
を添加した厚さ数１００ｎｍのｎ型エピタキシャル成長
層（ｎ型ＳｉＣ領域）２０をエピタキシャル成長する。
続いて、このｎ型エピタキシャル成長層（ｎ型ＳｉＣ領
域）２０の上に、厚さ２０ｎｍのシリコン酸化膜（Ｓｉ
Ｏ2膜）からなるプロテクト酸化膜をＣＶＤ法で堆積す
る。このプロテクト酸化膜の上に、更に、２００ｎｍ厚
のＡｌ膜を蒸着する。このＡｌ膜／ＳｉＯ2膜を、周知
のフォトリソグラフィ法とＲＩＥ法等のエッチング技術
で、図１４（ａ）に示すように、ｎ型ＳｉＣ領域２に対
応するＡｌ膜／ＳｉＯ2膜からなるエッチングマスク２
１を形成する。
４Ｈ−ＳｉＣ基板１のＳｉ面表面に、１×１０19／ｃｍ
3以上の高不純物密度のｎ型不純物としてのＮ（窒素）
を添加した厚さ数１００ｎｍのｎ型エピタキシャル成長
層（ｎ型ＳｉＣ領域）２０をエピタキシャル成長する。
続いて、このｎ型エピタキシャル成長層（ｎ型ＳｉＣ領
域）２０の上に、厚さ２０ｎｍのシリコン酸化膜（Ｓｉ
Ｏ2膜）からなるプロテクト酸化膜をＣＶＤ法で堆積す
る。このプロテクト酸化膜の上に、更に、２００ｎｍ厚
のＡｌ膜を蒸着する。このＡｌ膜／ＳｉＯ2膜を、周知
のフォトリソグラフィ法とＲＩＥ法等のエッチング技術
で、図１４（ａ）に示すように、ｎ型ＳｉＣ領域２に対
応するＡｌ膜／ＳｉＯ2膜からなるエッチングマスク２
１を形成する。
【０１２２】（ロ）次に、Ａｌ膜／ＳｉＯ2膜からなる
エッチングマスク２１を使用し、ＳＦ6とＯ2をエッチャ
ントガスとしたＲＩＥ法で、図１４（ｂ）に示すよう
に、不要なエピタキシャル層を除く。更に、その後、エ
ッチングマスク２１の上部のＡｌを硫酸（Ｈ2ＳＯ4）と
過酸化水素（Ｈ2Ｏ2）の混合液で取り除き、続いて、そ
の下のプロテクト酸化膜をＢＨＦ溶液で除いて、素子分
離されたメサ構造のｎ型ＳｉＣ領域２を形成する。
エッチングマスク２１を使用し、ＳＦ6とＯ2をエッチャ
ントガスとしたＲＩＥ法で、図１４（ｂ）に示すよう
に、不要なエピタキシャル層を除く。更に、その後、エ
ッチングマスク２１の上部のＡｌを硫酸（Ｈ2ＳＯ4）と
過酸化水素（Ｈ2Ｏ2）の混合液で取り除き、続いて、そ
の下のプロテクト酸化膜をＢＨＦ溶液で除いて、素子分
離されたメサ構造のｎ型ＳｉＣ領域２を形成する。
【０１２３】（ハ）この後は、第１の実施の形態の図３
（ｄ）以降の工程と、実質的に同様である。即ち、ＲＣ
Ａ洗浄法等の所定の洗浄法を用いて、ＳｉＣ基板１を十
分清浄化する。そして、図１４（ｃ）に示すように、十
分清浄化されたＳｉＣ基板１の表面を、１０００℃から
１１５０℃において乾燥酸素雰囲気で熱酸化し、表面に
厚さ５〜４０ｎｍ熱酸化膜３を成長する。次に、図１５
（ｄ）に示すように、熱酸化膜３の上に、常圧ＣＶＤ法
でＳｉＯ2膜からなる上部絶縁膜４を堆積し、２層構造
からなるフィールド絶縁膜５を形成する。熱酸化膜３の
厚さと上部絶縁膜４の厚さとを合計したフィールド絶縁
膜５の総厚を、１００ｎｍ〜６００ｎｍ程度にすること
が望ましい。
（ｄ）以降の工程と、実質的に同様である。即ち、ＲＣ
Ａ洗浄法等の所定の洗浄法を用いて、ＳｉＣ基板１を十
分清浄化する。そして、図１４（ｃ）に示すように、十
分清浄化されたＳｉＣ基板１の表面を、１０００℃から
１１５０℃において乾燥酸素雰囲気で熱酸化し、表面に
厚さ５〜４０ｎｍ熱酸化膜３を成長する。次に、図１５
（ｄ）に示すように、熱酸化膜３の上に、常圧ＣＶＤ法
でＳｉＯ2膜からなる上部絶縁膜４を堆積し、２層構造
からなるフィールド絶縁膜５を形成する。熱酸化膜３の
厚さと上部絶縁膜４の厚さとを合計したフィールド絶縁
膜５の総厚を、１００ｎｍ〜６００ｎｍ程度にすること
が望ましい。
【０１２４】（ニ）次にフィールド酸絶縁膜５の表面
に、本発明のマスク材として、厚さ１〜２μｍのフォト
レジスト２２をスピンナーを用いて塗布する。そして、
所定のフォトマスク（レティクル）を用い、フォトレジ
スト２２を選択的に露光し、現像することによって開口
部６に対応する部分のマスク材（フォトレジスト）２２
を除去し、窓部を形成する。続いて、このフォトレジス
ト２２のマスクパターンをエッチングマスクとして用
い、ＳｉＣ基板１をＢＨＦ溶液に浸漬し、ウェット・エ
ッチングすることで、図１５（ｅ）に示すように、フィ
ールド絶縁膜５に開口部６を形成する。微細な開口部６
を形成する時は、ガスプラズマを用いたドライ・エッチ
ングが好ましい。この場合、最初にドライ・エッチング
を行い、フィールド絶縁膜５を数１０ｎｍ残したところ
で、ウェット・エッチングに切り換えるようにする。第
１の実施の形態で説明したように、ウェットエッチング
単独で開口する場合でも、ドライエッチングとウェット
エッチングの組み合わせで開口する場合でも、ウェット
・エッチング又はドライ・エッチングをやや過剰に行
い、フィールド絶縁膜５の開口部６がフォトレジストの
開口部より大きくなり、アンダーカット部が生じるよう
にする。第１の実施の形態と同様に、エッチングモニタ
部の目視により、ｎ型ＳｉＣ領域２の表面の露出が確認
された後、更に所定の時間オーバーエッチングを追加す
ればよい。第２の実施形態では、本発明の「マスク材」
としてフォトレジスト２２を用いているが、このオーバ
ーエッチング時に、エッチングされない材料であれば、
フォトレジスト２２以外の材料を本発明の「マスク材」
として採用可能であることは勿論である。
に、本発明のマスク材として、厚さ１〜２μｍのフォト
レジスト２２をスピンナーを用いて塗布する。そして、
所定のフォトマスク（レティクル）を用い、フォトレジ
スト２２を選択的に露光し、現像することによって開口
部６に対応する部分のマスク材（フォトレジスト）２２
を除去し、窓部を形成する。続いて、このフォトレジス
ト２２のマスクパターンをエッチングマスクとして用
い、ＳｉＣ基板１をＢＨＦ溶液に浸漬し、ウェット・エ
ッチングすることで、図１５（ｅ）に示すように、フィ
ールド絶縁膜５に開口部６を形成する。微細な開口部６
を形成する時は、ガスプラズマを用いたドライ・エッチ
ングが好ましい。この場合、最初にドライ・エッチング
を行い、フィールド絶縁膜５を数１０ｎｍ残したところ
で、ウェット・エッチングに切り換えるようにする。第
１の実施の形態で説明したように、ウェットエッチング
単独で開口する場合でも、ドライエッチングとウェット
エッチングの組み合わせで開口する場合でも、ウェット
・エッチング又はドライ・エッチングをやや過剰に行
い、フィールド絶縁膜５の開口部６がフォトレジストの
開口部より大きくなり、アンダーカット部が生じるよう
にする。第１の実施の形態と同様に、エッチングモニタ
部の目視により、ｎ型ＳｉＣ領域２の表面の露出が確認
された後、更に所定の時間オーバーエッチングを追加す
ればよい。第２の実施形態では、本発明の「マスク材」
としてフォトレジスト２２を用いているが、このオーバ
ーエッチング時に、エッチングされない材料であれば、
フォトレジスト２２以外の材料を本発明の「マスク材」
として採用可能であることは勿論である。
【０１２５】（ホ）その後、エッチングマスクとしての
フォトレジスト２２を残存した状態で、ＢＨＦ溶液を超
純水で完全に濯ぎ落とした（リンスした）後、乾燥す
る。そして、レジストマスク２２が被着した状態のＳｉ
Ｃ基板１を、真空蒸着装置のチャンバー中に速やかに据
え付け、直ちに真空排気する。コンタクト・ウィンドウ
開口エッチングから真空排気までの大気中放置時間は、
コンタクト抵抗ρｃの大小をする極めて重要な因子であ
ることは、第１の実施の形態で説明した通りである。従
って、大気に露出されている時間は、５分以内の出来る
だけ短時間にする。そして、真空蒸着装置のチャンバー
をターボ分子ポンプ、クライオポンプ等で、１．３×１
０-５Ｐａ未満の圧力まで真空排気し、図１５（ｆ）に
示すように、ＳｉＣ基板１の表面に第１の導体膜１７を
蒸着する。第１の導体膜１７としては、例えば、Ｎｉ膜
を蒸着すれば良い。図１５（ｆ）に示すように、開口部
の側壁に第１の導体膜（Ｎｉ膜）１７が付着しないよう
にするためには、オリフィス等の指向性制御手段を用い
て、蒸着ビームの指向性を向上させて行えば良い。この
時、上述のように、フィールド絶縁膜５の開口部６はフ
ォトレジスト・マスクの開口部より大きくなるようにア
ンダーカット部が形成されているため、開口部底部に蒸
着される第１の導体素片２７は、アンダーカット部の形
状に正確に転写される。こうして、第１の導体素片２７
の周縁部とフィールド絶縁膜５の開口部側壁との間に
は、距離が一定で、且つ微細寸法の蒸着制限領域（側壁
ギャップ）７７が発生する。この微細な側壁ギャップ７
７は、開口エッチングのオーバーエッチング時間で精密
にコントロール出来る。微細な側壁ギャップ７７はフィ
ールド絶縁膜５の厚み（１００ｎｍ〜６００ｎｍ）程度
まで狭めて形成出来る。第１の導体膜１７の厚みは、そ
の下部にあるｎ型ＳｉＣ領域２の拡散深さの１／２より
薄く設定する。
フォトレジスト２２を残存した状態で、ＢＨＦ溶液を超
純水で完全に濯ぎ落とした（リンスした）後、乾燥す
る。そして、レジストマスク２２が被着した状態のＳｉ
Ｃ基板１を、真空蒸着装置のチャンバー中に速やかに据
え付け、直ちに真空排気する。コンタクト・ウィンドウ
開口エッチングから真空排気までの大気中放置時間は、
コンタクト抵抗ρｃの大小をする極めて重要な因子であ
ることは、第１の実施の形態で説明した通りである。従
って、大気に露出されている時間は、５分以内の出来る
だけ短時間にする。そして、真空蒸着装置のチャンバー
をターボ分子ポンプ、クライオポンプ等で、１．３×１
０-５Ｐａ未満の圧力まで真空排気し、図１５（ｆ）に
示すように、ＳｉＣ基板１の表面に第１の導体膜１７を
蒸着する。第１の導体膜１７としては、例えば、Ｎｉ膜
を蒸着すれば良い。図１５（ｆ）に示すように、開口部
の側壁に第１の導体膜（Ｎｉ膜）１７が付着しないよう
にするためには、オリフィス等の指向性制御手段を用い
て、蒸着ビームの指向性を向上させて行えば良い。この
時、上述のように、フィールド絶縁膜５の開口部６はフ
ォトレジスト・マスクの開口部より大きくなるようにア
ンダーカット部が形成されているため、開口部底部に蒸
着される第１の導体素片２７は、アンダーカット部の形
状に正確に転写される。こうして、第１の導体素片２７
の周縁部とフィールド絶縁膜５の開口部側壁との間に
は、距離が一定で、且つ微細寸法の蒸着制限領域（側壁
ギャップ）７７が発生する。この微細な側壁ギャップ７
７は、開口エッチングのオーバーエッチング時間で精密
にコントロール出来る。微細な側壁ギャップ７７はフィ
ールド絶縁膜５の厚み（１００ｎｍ〜６００ｎｍ）程度
まで狭めて形成出来る。第１の導体膜１７の厚みは、そ
の下部にあるｎ型ＳｉＣ領域２の拡散深さの１／２より
薄く設定する。
【０１２６】（ヘ）第１の導体膜（Ｎｉ膜）１７の真空
蒸着後、ＳｉＣ基板１を真空蒸着装置のチャンバーから
取り出す。続いて、リフトオフ法を用いて、図１６
（ｇ）に示すように、開口部の内部のみにＮｉ系電極膜
７が選択的に埋設された基板構造を得る。即ち、フォト
レジスト２２を完全に除去すると、フォトレジスト２２
の上に被着した第１の導体膜（Ｎｉ膜）１７もフォトレ
ジスト２２と共に除かれるので、図１６（ｇ）に示すよ
うに、開口部の内部のみに第１の導体素片２７が選択的
に残存する。この結果、第１の導体素片２７の周縁部と
フィールド絶縁膜５の開口部側壁との間には、微細寸法
の側壁ギャップ７７が自己整合的に形成される。
蒸着後、ＳｉＣ基板１を真空蒸着装置のチャンバーから
取り出す。続いて、リフトオフ法を用いて、図１６
（ｇ）に示すように、開口部の内部のみにＮｉ系電極膜
７が選択的に埋設された基板構造を得る。即ち、フォト
レジスト２２を完全に除去すると、フォトレジスト２２
の上に被着した第１の導体膜（Ｎｉ膜）１７もフォトレ
ジスト２２と共に除かれるので、図１６（ｇ）に示すよ
うに、開口部の内部のみに第１の導体素片２７が選択的
に残存する。この結果、第１の導体素片２７の周縁部と
フィールド絶縁膜５の開口部側壁との間には、微細寸法
の側壁ギャップ７７が自己整合的に形成される。
【０１２７】（ト）しかる後、ＳｉＣ基板１を７００℃
〜１０５０℃の非酸化性雰囲気で、短時間（数分程度）
の熱処理を施すと、図１６（ｈ）に示すように、第１の
導体素片２７とＳｉＣ基板１が相互に反応して、両者の
界面領域に加熱反応層８が生成され、加熱反応層とｎ型
ＳｉＣとの間で優れたオーミック特性が実現される。数
分程度の短時間の熱処理を行うためには、ＩＲランプ加
熱を用いれば良い。ここで「非酸化性雰囲気」とは、第
１の実施の形態で説明したように、酸素（Ｏ2）や水
（Ｈ2Ｏ）等の酸素を含む化合物の気体を含まない雰囲
気のことである。厳密には、酸素及び水の分圧を１×１
０-８Ｐａ〜１×１０-１０Ｐａ程度に制御して、熱処理
をすることが好ましい。第１の導体膜の厚みを、その下
部にあるｎ型ＳｉＣ領域２の厚みの１／２より薄く設定
しておくことにより、第１の導体素片２７が加熱処理で
完全に加熱反応層８に転化した場合であっても、ｎ型Ｓ
ｉＣ領域２が下部に残されるよう保証される。
〜１０５０℃の非酸化性雰囲気で、短時間（数分程度）
の熱処理を施すと、図１６（ｈ）に示すように、第１の
導体素片２７とＳｉＣ基板１が相互に反応して、両者の
界面領域に加熱反応層８が生成され、加熱反応層とｎ型
ＳｉＣとの間で優れたオーミック特性が実現される。数
分程度の短時間の熱処理を行うためには、ＩＲランプ加
熱を用いれば良い。ここで「非酸化性雰囲気」とは、第
１の実施の形態で説明したように、酸素（Ｏ2）や水
（Ｈ2Ｏ）等の酸素を含む化合物の気体を含まない雰囲
気のことである。厳密には、酸素及び水の分圧を１×１
０-８Ｐａ〜１×１０-１０Ｐａ程度に制御して、熱処理
をすることが好ましい。第１の導体膜の厚みを、その下
部にあるｎ型ＳｉＣ領域２の厚みの１／２より薄く設定
しておくことにより、第１の導体素片２７が加熱処理で
完全に加熱反応層８に転化した場合であっても、ｎ型Ｓ
ｉＣ領域２が下部に残されるよう保証される。
【０１２８】（チ）加熱反応層８の形成後に、図１６
（ｉ）に示すように、ＳｉＣ基板１全面にＡｌ等の第２
の導体膜１９を蒸着する。そして、フォトリソグラフィ
法とＲＩＥ等のエッチング技術でパターニングして、図
１３に示すような配線導体素片９を形成すれば、本発明
の第２の実施の形態に係るオーミック電極構造体が完成
する。なお、パターニングの際のエッチャント（＝エッ
チング液或いはエッチングガス）が電極膜７を侵す時
は、第２の導体膜１９は必ず電極膜７を覆うように配設
する構成とすれば良い。
（ｉ）に示すように、ＳｉＣ基板１全面にＡｌ等の第２
の導体膜１９を蒸着する。そして、フォトリソグラフィ
法とＲＩＥ等のエッチング技術でパターニングして、図
１３に示すような配線導体素片９を形成すれば、本発明
の第２の実施の形態に係るオーミック電極構造体が完成
する。なお、パターニングの際のエッチャント（＝エッ
チング液或いはエッチングガス）が電極膜７を侵す時
は、第２の導体膜１９は必ず電極膜７を覆うように配設
する構成とすれば良い。
【０１２９】このような構成で作製したｎ型ＳｉＣ領域
２に対するオーミック電極構造体が実用的コンタクト抵
抗を示すか確かめるために、第１の実施の形態と同様
な、コンタクト間隔が、Ｌ＝６，１０，１５，２０，２
５，３０μｍのリニアＴＬＭコンタクト群を作製した。
オーミック・コンタクトの電極をなす長方形の長辺（コ
ンタクト幅）及び短辺の長さは、第１の実施の形態と同
様にそれぞれ２００μｍ、１００μｍである。
２に対するオーミック電極構造体が実用的コンタクト抵
抗を示すか確かめるために、第１の実施の形態と同様
な、コンタクト間隔が、Ｌ＝６，１０，１５，２０，２
５，３０μｍのリニアＴＬＭコンタクト群を作製した。
オーミック・コンタクトの電極をなす長方形の長辺（コ
ンタクト幅）及び短辺の長さは、第１の実施の形態と同
様にそれぞれ２００μｍ、１００μｍである。
【０１３０】評価した試料の主な構成は次の通りであ
る。リニアＴＬＭコンタクト群は、高抵抗のｐ型４Ｈ−
ＳｉＣ基板の上に、エピタキシャル成長させた厚み８０
０ｎｍ、電子密度１．５×１０１９／ｃｍ２のｎ型Ｓｉ
Ｃ領域に形成した。第１の導体膜は５０ｎｍ厚のＮｉ
膜、フィールド絶縁膜５の熱酸化膜３は１１００℃ドラ
イ酸化膜（１０ｎｍ厚）、上部絶縁膜４は常圧ＣＶＤで
成膜したＳｉＯ２膜（４００ｎｍ厚）である。加熱反応
層８の熱処理温度及び熱処理時間、熱処理雰囲気はそれ
ぞれ１０００℃、２分、高純度Ａｒ雰囲気である。第２
の導体膜からなる配線導体素片９は厚さ１μｍのＡｌ膜
である。
る。リニアＴＬＭコンタクト群は、高抵抗のｐ型４Ｈ−
ＳｉＣ基板の上に、エピタキシャル成長させた厚み８０
０ｎｍ、電子密度１．５×１０１９／ｃｍ２のｎ型Ｓｉ
Ｃ領域に形成した。第１の導体膜は５０ｎｍ厚のＮｉ
膜、フィールド絶縁膜５の熱酸化膜３は１１００℃ドラ
イ酸化膜（１０ｎｍ厚）、上部絶縁膜４は常圧ＣＶＤで
成膜したＳｉＯ２膜（４００ｎｍ厚）である。加熱反応
層８の熱処理温度及び熱処理時間、熱処理雰囲気はそれ
ぞれ１０００℃、２分、高純度Ａｒ雰囲気である。第２
の導体膜からなる配線導体素片９は厚さ１μｍのＡｌ膜
である。
【０１３１】第１の実施形態と同様にＴＬＭ法で評価し
たところ、コンタクト抵抗ρｃ＝３．３×１０−６Ωｃ
ｍ２が得られた。高不純物密度エピタキシャル膜でｎ型
ＳｉＣ層を形成する替わりに、第１の実施形態と同じ31
Ｐ＋イオン注入と活性化熱処理（条件同一）でｎ型Ｓｉ
Ｃ層を形成した場合には、他の条件が同じなら、第１の
実施形態のＮｉを用いたオーミック電極構造体と誤差の
範囲で等しいコンタクト抵抗７．４×１０−７Ωｃｍ２
が得られる。
たところ、コンタクト抵抗ρｃ＝３．３×１０−６Ωｃ
ｍ２が得られた。高不純物密度エピタキシャル膜でｎ型
ＳｉＣ層を形成する替わりに、第１の実施形態と同じ31
Ｐ＋イオン注入と活性化熱処理（条件同一）でｎ型Ｓｉ
Ｃ層を形成した場合には、他の条件が同じなら、第１の
実施形態のＮｉを用いたオーミック電極構造体と誤差の
範囲で等しいコンタクト抵抗７．４×１０−７Ωｃｍ２
が得られる。
【０１３２】図１０は、第１の導体膜１７としてのＮｉ
膜の厚さを変えた場合の、Ｎｉ膜の厚さ（膜厚）と表面
モホロジーとの関係を示す図である。図１０に示した観
察においては、加熱反応層８の熱処理条件は、熱処理温
度は１０００℃で、熱処理時間は２分である。熱処理雰
囲気は高純度Ａｒ雰囲気である。図１０（ａ）は、Ｎｉ
膜の膜厚が２００ｎｍで熱処理前の試料の表面モホロジ
ーをスケッチした図である。図１０（ｂ）は、このＮｉ
膜の膜厚が２００ｎｍの試料の熱処理後の表面モホロジ
ーをスケッチした図であるが、Ｎｉ膜の膜厚が２００ｎ
ｍでは、表面モホロジーの低下が認められる。図１０
（ｃ）は、Ｎｉ膜の膜厚が１００ｎｍの試料に対して、
熱処理した場合の表面モホロジーで、膜厚２００ｎｍに
比すれば良好であるが、未だ若干の表面モホロジーの低
下が認められる。図１０（ｄ）及び図１０（ｅ）は、そ
れぞれ、Ｎｉ膜の膜厚が５０ｎｍ及び２０ｎｍの場合の
試料の熱処理後の表面モホロジーで、膜厚５０ｎｍ以下
にすれば、フォトリソグラフィ工程等の製造プロセスに
対応可能な良好な表面モホロジーが得られることが分か
る。
膜の厚さを変えた場合の、Ｎｉ膜の厚さ（膜厚）と表面
モホロジーとの関係を示す図である。図１０に示した観
察においては、加熱反応層８の熱処理条件は、熱処理温
度は１０００℃で、熱処理時間は２分である。熱処理雰
囲気は高純度Ａｒ雰囲気である。図１０（ａ）は、Ｎｉ
膜の膜厚が２００ｎｍで熱処理前の試料の表面モホロジ
ーをスケッチした図である。図１０（ｂ）は、このＮｉ
膜の膜厚が２００ｎｍの試料の熱処理後の表面モホロジ
ーをスケッチした図であるが、Ｎｉ膜の膜厚が２００ｎ
ｍでは、表面モホロジーの低下が認められる。図１０
（ｃ）は、Ｎｉ膜の膜厚が１００ｎｍの試料に対して、
熱処理した場合の表面モホロジーで、膜厚２００ｎｍに
比すれば良好であるが、未だ若干の表面モホロジーの低
下が認められる。図１０（ｄ）及び図１０（ｅ）は、そ
れぞれ、Ｎｉ膜の膜厚が５０ｎｍ及び２０ｎｍの場合の
試料の熱処理後の表面モホロジーで、膜厚５０ｎｍ以下
にすれば、フォトリソグラフィ工程等の製造プロセスに
対応可能な良好な表面モホロジーが得られることが分か
る。
【０１３３】図１１は、第１の導体膜１７としてのＮｉ
膜の厚さを変えた場合の、Ｎｉ膜の厚さとオーミック電
極構造体のコンタクト抵抗との関係を示す図である。Ｎ
ｉ膜の膜厚が２００ｎｍ及び１００ｎｍではほぼ同程度
のコンタクト抵抗である。Ｎｉ膜の膜厚５０ｎｍの場合
は、膜厚が２００ｎｍ及び１００ｎｍの場合より低いコ
ンタクト抵抗が得られることが分かる。Ｎｉ膜の膜厚５
０ｎｍの試料の熱処理後の表面モホロジーが良好なこと
を反映していると考えられる。但し、Ｎｉ膜の膜厚２０
ｎｍの場合の試料では、コンタクト抵抗の増大が認めら
れる。加熱反応層８の厚さが不十分と思われる。従っ
て、膜厚５０ｎｍの場合が、最もコンタクト抵抗が低い
ことになる。
膜の厚さを変えた場合の、Ｎｉ膜の厚さとオーミック電
極構造体のコンタクト抵抗との関係を示す図である。Ｎ
ｉ膜の膜厚が２００ｎｍ及び１００ｎｍではほぼ同程度
のコンタクト抵抗である。Ｎｉ膜の膜厚５０ｎｍの場合
は、膜厚が２００ｎｍ及び１００ｎｍの場合より低いコ
ンタクト抵抗が得られることが分かる。Ｎｉ膜の膜厚５
０ｎｍの試料の熱処理後の表面モホロジーが良好なこと
を反映していると考えられる。但し、Ｎｉ膜の膜厚２０
ｎｍの場合の試料では、コンタクト抵抗の増大が認めら
れる。加熱反応層８の厚さが不十分と思われる。従っ
て、膜厚５０ｎｍの場合が、最もコンタクト抵抗が低い
ことになる。
【０１３４】図１２は、本発明の第２の実施形態に係る
オーミック電極構造体の不純物密度とコンタクト抵抗と
の関係を、従来技術の結果と共に示す図である。エピタ
キシャル成長により得られた不純物密度１．５×１０19
ｃｍ３のｎ型ＳｉＣ領域に対して、従来のいずれの結果
よりも低いコンタクト抵抗ρｃ＝３．３×１０−７Ωｃ
ｍ２の値が得られることが分かる。イオン注入により得
られた不純物密度１．５×１０20ｃｍ３のｎ型ＳｉＣ領
域に対しても、従来のいずれの結果よりも低いコンタク
ト抵抗ρｃ＝８．６×１０−７Ωｃｍ２の値が得られる
ことが分かる。このように第２の実施の形態に係るオー
ミック電極構造体は、従来と同等、或いはそれよりも低
い実用的なコンタクト抵抗を、簡単に実現出来る。
オーミック電極構造体の不純物密度とコンタクト抵抗と
の関係を、従来技術の結果と共に示す図である。エピタ
キシャル成長により得られた不純物密度１．５×１０19
ｃｍ３のｎ型ＳｉＣ領域に対して、従来のいずれの結果
よりも低いコンタクト抵抗ρｃ＝３．３×１０−７Ωｃ
ｍ２の値が得られることが分かる。イオン注入により得
られた不純物密度１．５×１０20ｃｍ３のｎ型ＳｉＣ領
域に対しても、従来のいずれの結果よりも低いコンタク
ト抵抗ρｃ＝８．６×１０−７Ωｃｍ２の値が得られる
ことが分かる。このように第２の実施の形態に係るオー
ミック電極構造体は、従来と同等、或いはそれよりも低
い実用的なコンタクト抵抗を、簡単に実現出来る。
【０１３５】（第３の実施形態）本発明の「半導体装
置」としては、例えばダイオード、絶縁ゲート型バイポ
ーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ
（ＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、バイポ
ーラトランジスタ（ＢＪＴ）、静電誘導サイリスタ（Ｓ
Ｉサイリスタ）、ＧＴＯサイリスタ等の種々の半導体電
子デバイスに適用可能である。
置」としては、例えばダイオード、絶縁ゲート型バイポ
ーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ
（ＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、バイポ
ーラトランジスタ（ＢＪＴ）、静電誘導サイリスタ（Ｓ
Ｉサイリスタ）、ＧＴＯサイリスタ等の種々の半導体電
子デバイスに適用可能である。
【０１３６】一般に半導体電子デバイスは、第１主電極
領域、第２主電極領域及び制御電極を有する。第１主電
極領域と第２主電極領域との間に主電流の通路が形成さ
れる。この主電流は、制御電極に印加される電圧又は電
流で制御される。従って、「第１主電極領域」とは、例
えば、ＢＪＴやＩＧＢＴにおいては、エミッタ領域又は
コレクタ領域のいずれか一方、ＭＯＳＦＥＴやＭＯＳＳ
ＩＴ等の絶縁ゲート型トランジスタ（ＩＧＴ）において
は、ソース領域又はドレイン領域のいずれか一方を意味
する。「第２主電極領域」とは、ＢＪＴやＩＧＢＴにお
いては上記第１主電極領域とはならないエミッタ領域又
はコレクタ領域のいずれか一方、ＩＧＴにおいては上記
第１主電極領域とはならないソース領域又はドレイン領
域のいずれか一方を意味する。即ち、第１主電極領域
が、エミッタ領域であれば、第２主電極領域はコレクタ
領域であり、第１主電極領域がソース領域であれば、第
２主電極領域はドレイン領域である。また、「制御電
極」とはＩＧＢＴ及びＩＧＴのゲート電極を意味するこ
とは勿論である。また、ダイオード等の制御電極を有し
ないＳｉＣ半導体装置でも、同様に、第１主電極領域及
び第２主電極領域が定義される。
領域、第２主電極領域及び制御電極を有する。第１主電
極領域と第２主電極領域との間に主電流の通路が形成さ
れる。この主電流は、制御電極に印加される電圧又は電
流で制御される。従って、「第１主電極領域」とは、例
えば、ＢＪＴやＩＧＢＴにおいては、エミッタ領域又は
コレクタ領域のいずれか一方、ＭＯＳＦＥＴやＭＯＳＳ
ＩＴ等の絶縁ゲート型トランジスタ（ＩＧＴ）において
は、ソース領域又はドレイン領域のいずれか一方を意味
する。「第２主電極領域」とは、ＢＪＴやＩＧＢＴにお
いては上記第１主電極領域とはならないエミッタ領域又
はコレクタ領域のいずれか一方、ＩＧＴにおいては上記
第１主電極領域とはならないソース領域又はドレイン領
域のいずれか一方を意味する。即ち、第１主電極領域
が、エミッタ領域であれば、第２主電極領域はコレクタ
領域であり、第１主電極領域がソース領域であれば、第
２主電極領域はドレイン領域である。また、「制御電
極」とはＩＧＢＴ及びＩＧＴのゲート電極を意味するこ
とは勿論である。また、ダイオード等の制御電極を有し
ないＳｉＣ半導体装置でも、同様に、第１主電極領域及
び第２主電極領域が定義される。
【０１３７】図１７は、本発明の第３の実施の形態に係
る半導体装置としての横型ＭＯＳＦＥＴの要部断面図で
ある。第３の実施の形態に係る半導体装置（横型ＭＯＳ
ＦＥＴ）は、ｐ型ＳｉＣ基板１１を用いて構成され、こ
のｐ型ＳｉＣ基板１１の表面に選択的に形成されたｎ型
ＳｉＣ領域２ｓからなる第１の主電極領域（ソース領
域）２ｓ、及びｎ型ＳｉＣ領域２ｓからなる第２の主電
極領域（ドレイン領域）２ｄとを有している。更に、ｐ
型ＳｉＣ基板１１の上には、ゲート酸化膜３が配置され
ている。ソース領域２ｓとドレイン領域２ｄとの間のゲ
ート酸化膜３の上部には、ゲート電極６３が配置されて
いる。そして、ゲート電極６３の上部及びゲート電極６
３が配置されていないゲート酸化膜３の上部には、上部
絶縁膜４が形成されている。ゲート酸化膜３と上部絶縁
膜４とで、フィールド絶縁膜５が構成されている。
る半導体装置としての横型ＭＯＳＦＥＴの要部断面図で
ある。第３の実施の形態に係る半導体装置（横型ＭＯＳ
ＦＥＴ）は、ｐ型ＳｉＣ基板１１を用いて構成され、こ
のｐ型ＳｉＣ基板１１の表面に選択的に形成されたｎ型
ＳｉＣ領域２ｓからなる第１の主電極領域（ソース領
域）２ｓ、及びｎ型ＳｉＣ領域２ｓからなる第２の主電
極領域（ドレイン領域）２ｄとを有している。更に、ｐ
型ＳｉＣ基板１１の上には、ゲート酸化膜３が配置され
ている。ソース領域２ｓとドレイン領域２ｄとの間のゲ
ート酸化膜３の上部には、ゲート電極６３が配置されて
いる。そして、ゲート電極６３の上部及びゲート電極６
３が配置されていないゲート酸化膜３の上部には、上部
絶縁膜４が形成されている。ゲート酸化膜３と上部絶縁
膜４とで、フィールド絶縁膜５が構成されている。
【０１３８】フィールド絶縁膜５中には、ソース領域２
ｓの表面を露出するように開口された開口部、ドレイン
領域２ｄの表面を露出するように開口された開口部が形
成されている。それぞれの開口部の内部において、フィ
ールド絶縁膜５から一定の間隙（側壁ギャップ）７７
ｓ、７７ｄを隔てて、ソース電極膜７ｓ及びドレイン電
極膜７ｄが配置されている。更に、フィールド絶縁膜５
のソース領域２ｓの上部の開口部の内部において、フィ
ールド絶縁膜５から一定の間隙（側壁ギャップ）７７ｓ
を隔て、且つソース電極膜７ｓとソース領域２ｓの間に
は、加熱反応層８ｓが配置され、ドレイン領域２ｄの上
部の開口部の内部において、フィールド絶縁膜５から一
定の間隙（側壁ギャップ）７７ｄを隔て、且つドレイン
電極膜７ｄとドレイン領域２ｄの間には加熱反応層８ｄ
が配置されている。第３の実施の形態に係る半導体装置
は、更に、ソース領域２ｓの上部の開口部の内部におい
て、ソース電極膜７ｓの表面に接し、且つフィールド絶
縁膜５の上部にまで伸延された第１の主電極配線（ソー
ス配線）９ｓと、ドレイン領域２ｄの上部の開口部の内
部において、ドレイン電極膜７ｄの表面に接し、且つフ
ィールド絶縁膜５の上部にまで伸延された第２の主電極
配線（ドレイン配線）９ｄとを有している。
ｓの表面を露出するように開口された開口部、ドレイン
領域２ｄの表面を露出するように開口された開口部が形
成されている。それぞれの開口部の内部において、フィ
ールド絶縁膜５から一定の間隙（側壁ギャップ）７７
ｓ、７７ｄを隔てて、ソース電極膜７ｓ及びドレイン電
極膜７ｄが配置されている。更に、フィールド絶縁膜５
のソース領域２ｓの上部の開口部の内部において、フィ
ールド絶縁膜５から一定の間隙（側壁ギャップ）７７ｓ
を隔て、且つソース電極膜７ｓとソース領域２ｓの間に
は、加熱反応層８ｓが配置され、ドレイン領域２ｄの上
部の開口部の内部において、フィールド絶縁膜５から一
定の間隙（側壁ギャップ）７７ｄを隔て、且つドレイン
電極膜７ｄとドレイン領域２ｄの間には加熱反応層８ｄ
が配置されている。第３の実施の形態に係る半導体装置
は、更に、ソース領域２ｓの上部の開口部の内部におい
て、ソース電極膜７ｓの表面に接し、且つフィールド絶
縁膜５の上部にまで伸延された第１の主電極配線（ソー
ス配線）９ｓと、ドレイン領域２ｄの上部の開口部の内
部において、ドレイン電極膜７ｄの表面に接し、且つフ
ィールド絶縁膜５の上部にまで伸延された第２の主電極
配線（ドレイン配線）９ｄとを有している。
【０１３９】なお、半導体装置の設計により、各主電極
領域２ｓ、２ｄに配線導体素片（主電極配線）９ｓ、９
ｄを介してそれぞれ接続されるボンディングパッド（図
示省略）を、フィールド絶縁膜５の上に形成しても良
い。ゲート電極６３も同様に、配線導体素片を介してボ
ンディングパッドが接続される。そして、これらの配線
導体素片及びボンディングパッドの上部には、酸化膜
（ＳｉＯ２)、ＰＳＧ膜、ＢＰＳＧ膜、窒化膜（Ｓｉ３
Ｎ４)、或いはポリイミド膜等からなるパッシベーショ
ン膜を形成しても良い。そして、パッシベーション膜の
一部に複数の電極層を露出するように複数の開口部（窓
部）を設け、ボンディングを可能にすることが出来る。
領域２ｓ、２ｄに配線導体素片（主電極配線）９ｓ、９
ｄを介してそれぞれ接続されるボンディングパッド（図
示省略）を、フィールド絶縁膜５の上に形成しても良
い。ゲート電極６３も同様に、配線導体素片を介してボ
ンディングパッドが接続される。そして、これらの配線
導体素片及びボンディングパッドの上部には、酸化膜
（ＳｉＯ２)、ＰＳＧ膜、ＢＰＳＧ膜、窒化膜（Ｓｉ３
Ｎ４)、或いはポリイミド膜等からなるパッシベーショ
ン膜を形成しても良い。そして、パッシベーション膜の
一部に複数の電極層を露出するように複数の開口部（窓
部）を設け、ボンディングを可能にすることが出来る。
【０１４０】第３の実施の形態に係る半導体装置によれ
ば、ソース領域２ｓに対するオーミック電極において、
ソース電極膜７ｓ及び加熱反応層８ｓを構成する金属材
料が、フィールド絶縁膜５と反応しない構造になってい
る。同様に、ドレイン領域２ｄに対するオーミック電極
において、ドレイン電極膜７ｄ及び加熱反応層８ｄを構
成する金属材料が、フィールド絶縁膜５と反応しない構
造になっている。このため、ソース電極膜７ｓ及びドレ
イン電極膜７ｄを構成する金属材料との接触面にあるフ
ィールド絶縁膜５が高温熱処理で還元（浸食）されるこ
とがない。従って、半導体装置のソース領域２ｓ及びド
レイン領域２ｄの周辺に形成されたフィールド絶縁膜５
の高い絶縁性が維持出来、リーク電流も低減出来る。
ば、ソース領域２ｓに対するオーミック電極において、
ソース電極膜７ｓ及び加熱反応層８ｓを構成する金属材
料が、フィールド絶縁膜５と反応しない構造になってい
る。同様に、ドレイン領域２ｄに対するオーミック電極
において、ドレイン電極膜７ｄ及び加熱反応層８ｄを構
成する金属材料が、フィールド絶縁膜５と反応しない構
造になっている。このため、ソース電極膜７ｓ及びドレ
イン電極膜７ｄを構成する金属材料との接触面にあるフ
ィールド絶縁膜５が高温熱処理で還元（浸食）されるこ
とがない。従って、半導体装置のソース領域２ｓ及びド
レイン領域２ｄの周辺に形成されたフィールド絶縁膜５
の高い絶縁性が維持出来、リーク電流も低減出来る。
【０１４１】また、ソース電極膜７ｓ及びドレイン電極
膜７ｄを構成する金属材料がフィールド絶縁膜５に接し
ていないので、ソース電極膜７ｓ又はドレイン電極膜７
ｄとフィールド絶縁膜５の接着力が弱いという問題は、
本来的に存在しない。このため、半導体装置の製造プロ
セス終了後にソース電極膜７ｓ又はドレイン電極膜７ｄ
が剥落することはなく、半導体装置の製造歩留まりが高
くなる。
膜７ｄを構成する金属材料がフィールド絶縁膜５に接し
ていないので、ソース電極膜７ｓ又はドレイン電極膜７
ｄとフィールド絶縁膜５の接着力が弱いという問題は、
本来的に存在しない。このため、半導体装置の製造プロ
セス終了後にソース電極膜７ｓ又はドレイン電極膜７ｄ
が剥落することはなく、半導体装置の製造歩留まりが高
くなる。
【０１４２】更に、オーミック電極の底部外縁部におけ
る金属−ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生
のショットキー接合の生成も回避出来るので、低いコン
タクト抵抗のオーミック電極が、ソース領域２ｓ又はド
レイン領域２ｄに対して形成出来る。また、寄生のショ
ットキー接合の生成に伴うソース領域２ｓ又はドレイン
領域２ｄ中の水平方向の電流の流れの阻害もない。この
結果、高耐圧で且つ高速に動作可能な半導体装置が実現
出来る。特に、電力用半導体装置においては、低いオン
抵抗と高速なスイッチングを同時に達成出来る。
る金属−ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生
のショットキー接合の生成も回避出来るので、低いコン
タクト抵抗のオーミック電極が、ソース領域２ｓ又はド
レイン領域２ｄに対して形成出来る。また、寄生のショ
ットキー接合の生成に伴うソース領域２ｓ又はドレイン
領域２ｄ中の水平方向の電流の流れの阻害もない。この
結果、高耐圧で且つ高速に動作可能な半導体装置が実現
出来る。特に、電力用半導体装置においては、低いオン
抵抗と高速なスイッチングを同時に達成出来る。
【０１４３】特に、ソース電極膜７ｓ及び加熱反応層８
ｓの周縁部と開口部側壁との間の側壁ギャップ７７ｓ、
及びドレイン電極膜７ｄ及び加熱反応層８ｄの周縁部と
開口部側壁との間の側壁ギャップ７７ｄを、フィールド
絶縁膜５の厚みより小さい微細寸法と出来るため、ソー
ス領域２ｓ及びドレイン領域２ｄに対するオーミック電
極の占有面積を小さく出来、半導体装置の集積密度を向
上出来る。
ｓの周縁部と開口部側壁との間の側壁ギャップ７７ｓ、
及びドレイン電極膜７ｄ及び加熱反応層８ｄの周縁部と
開口部側壁との間の側壁ギャップ７７ｄを、フィールド
絶縁膜５の厚みより小さい微細寸法と出来るため、ソー
ス領域２ｓ及びドレイン領域２ｄに対するオーミック電
極の占有面積を小さく出来、半導体装置の集積密度を向
上出来る。
【０１４４】次に図１８〜図２０に示す工程断面図（そ
の１〜その３）を参照しながら、本発明の第３の実施の
形態に係る半導体装置（横型ＭＯＳＦＥＴ）の製造工程
を説明する。
の１〜その３）を参照しながら、本発明の第３の実施の
形態に係る半導体装置（横型ＭＯＳＦＥＴ）の製造工程
を説明する。
【０１４５】（イ）先ず図１４（ａ）から図１４（ｃ）
と同様な工程で、８°オフのｐ型４Ｈ−ＳｉＣ基板１１
のＳｉ面の表面に、厚さ数１００ｎｍの１×１０19／ｃ
ｍ3以上の高不純物密度のｎ型ＳｉＣ領域を、エピタキ
シャル成長する。そして、エピタキシャル成長を選択的
にエッチングすることにより、互いに対向したメサ形状
のｎ型ＳｉＣ領域からなるソース領域２ｓ及びドレイン
領域２ｄを形成する。即ち、ＳｉＣ基板１１の表面の異
なる２つの場所に、互いに一定距離離間して、凸部形状
のソース領域２ｓ及びドレイン領域２を形成する。平面
図を省略しているが、ソース領域２ｓ及びドレイン領域
２は、互いの長辺を平行にした２つの矩形（長方形）の
パターンとして配列される。集積回路の場合であれば、
ソース領域２ｓ及びドレイン領域２を構成する２つの矩
形（長方形）のパターンの領域の外側には、素子分離領
域が形成される。更に、デバイスの仕様に応じてチャネ
ルストップのイオン注入工程を加えても良く、パワーデ
バイスならば、ガードリング領域等の形成工程を加えて
も良い。素子分離領域形成後、周知のＲＣＡ洗浄法等の
所定の洗浄法を用いて、ＳｉＣ基板１１を十分清浄化
し、図１８（ａ）に示すように、ＳｉＣ基板１１の表面
に、厚さ３５〜４０ｎｍのゲート酸化膜としての熱酸化
膜３を成長する。乾燥酸素中、雰囲気１１５０℃で３時
間熱酸化すれば、３５〜４０ｎｍの熱酸化膜（ゲート酸
化膜）３が得られる。素子分離領域は、トレンチにＣＶ
Ｄ法等で堆積した絶縁膜を埋め込む等の方法で、形成す
れば良い。ゲート酸化膜３の厚さを、５〜２０ｎｍとし
た場合は、ゲート酸化膜３の上に、更に、厚さ３５〜８
０ｎｍのシリコン窒化膜（Ｓｉ3Ｎ4膜）を常圧ＣＶＤ法
で形成し、いわゆるＮＯ膜でゲート絶縁膜を形成しても
良い。
と同様な工程で、８°オフのｐ型４Ｈ−ＳｉＣ基板１１
のＳｉ面の表面に、厚さ数１００ｎｍの１×１０19／ｃ
ｍ3以上の高不純物密度のｎ型ＳｉＣ領域を、エピタキ
シャル成長する。そして、エピタキシャル成長を選択的
にエッチングすることにより、互いに対向したメサ形状
のｎ型ＳｉＣ領域からなるソース領域２ｓ及びドレイン
領域２ｄを形成する。即ち、ＳｉＣ基板１１の表面の異
なる２つの場所に、互いに一定距離離間して、凸部形状
のソース領域２ｓ及びドレイン領域２を形成する。平面
図を省略しているが、ソース領域２ｓ及びドレイン領域
２は、互いの長辺を平行にした２つの矩形（長方形）の
パターンとして配列される。集積回路の場合であれば、
ソース領域２ｓ及びドレイン領域２を構成する２つの矩
形（長方形）のパターンの領域の外側には、素子分離領
域が形成される。更に、デバイスの仕様に応じてチャネ
ルストップのイオン注入工程を加えても良く、パワーデ
バイスならば、ガードリング領域等の形成工程を加えて
も良い。素子分離領域形成後、周知のＲＣＡ洗浄法等の
所定の洗浄法を用いて、ＳｉＣ基板１１を十分清浄化
し、図１８（ａ）に示すように、ＳｉＣ基板１１の表面
に、厚さ３５〜４０ｎｍのゲート酸化膜としての熱酸化
膜３を成長する。乾燥酸素中、雰囲気１１５０℃で３時
間熱酸化すれば、３５〜４０ｎｍの熱酸化膜（ゲート酸
化膜）３が得られる。素子分離領域は、トレンチにＣＶ
Ｄ法等で堆積した絶縁膜を埋め込む等の方法で、形成す
れば良い。ゲート酸化膜３の厚さを、５〜２０ｎｍとし
た場合は、ゲート酸化膜３の上に、更に、厚さ３５〜８
０ｎｍのシリコン窒化膜（Ｓｉ3Ｎ4膜）を常圧ＣＶＤ法
で形成し、いわゆるＮＯ膜でゲート絶縁膜を形成しても
良い。
【０１４６】（ロ）ゲート酸化膜（ゲート絶縁膜）３の
形成後、必要に応じて閾値制御のイオン注入を行う（ゲ
ート酸化膜３の形成前に、閾値制御のイオン注入を行っ
ても良い。）。その後、図１８（ｂ）に示すように、タ
ングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）等の高融点金属、或いは、これらのシリサイド（Ｗ
Ｓｉ２，ＴｉＳｉ２，ＭｏＳｉ２）等のゲート電極材料
６１を、ゲート酸化膜３の上の全面に、スパッタリング
法、真空蒸着法、ＣＶＤ法等で堆積する。そして、ゲー
ト電極材料６１の表面に厚さ１〜２μｍのフォトレジス
ト６２をスピンナーを用いて塗布する。そして、所定の
フォトマスク（レティクル）を用い、フォトレジスト６
２を選択的に露光し、現像することによって図１８
（ｃ）に示すように、ゲート電極６３に対応する部分の
フォトレジスト６２のみを選択的に残存させる。更に、
フォトレジスト６２をエッチングマスクとして用い、図
１８（ｃ）に示すように、ＲＩＥ法とを用いて、ゲート
電極材料６１をパターニングし、ソース領域２ｓとドレ
イン領域２ｄとの間のゲート酸化膜（ゲート絶縁膜）３
の上にゲート電極６３を形成する。
形成後、必要に応じて閾値制御のイオン注入を行う（ゲ
ート酸化膜３の形成前に、閾値制御のイオン注入を行っ
ても良い。）。その後、図１８（ｂ）に示すように、タ
ングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）等の高融点金属、或いは、これらのシリサイド（Ｗ
Ｓｉ２，ＴｉＳｉ２，ＭｏＳｉ２）等のゲート電極材料
６１を、ゲート酸化膜３の上の全面に、スパッタリング
法、真空蒸着法、ＣＶＤ法等で堆積する。そして、ゲー
ト電極材料６１の表面に厚さ１〜２μｍのフォトレジス
ト６２をスピンナーを用いて塗布する。そして、所定の
フォトマスク（レティクル）を用い、フォトレジスト６
２を選択的に露光し、現像することによって図１８
（ｃ）に示すように、ゲート電極６３に対応する部分の
フォトレジスト６２のみを選択的に残存させる。更に、
フォトレジスト６２をエッチングマスクとして用い、図
１８（ｃ）に示すように、ＲＩＥ法とを用いて、ゲート
電極材料６１をパターニングし、ソース領域２ｓとドレ
イン領域２ｄとの間のゲート酸化膜（ゲート絶縁膜）３
の上にゲート電極６３を形成する。
【０１４７】（ハ）そして、図１９（ｄ）に示すよう
に、ゲート電極６３の形成後、フォトレジスト６２を除
去し、更に、ＲＣＡ洗浄法等でＳｉＣ基板１１の表面を
清浄化する。十分清浄化されたゲート電極６３及びゲー
ト酸化膜３の上に、常圧ＣＶＤ法でＳｉＯ2膜からなる
上部絶縁膜４を堆積する。この結果、ゲート電極６３以
外の領域においては、２層構造からなるフィールド絶縁
膜５が形成される。ゲート酸化膜３の厚さと上部絶縁膜
４の厚さとを合計したフィールド絶縁膜５の総厚を、１
００ｎｍ〜６００ｎｍ程度にすることが望ましい。
に、ゲート電極６３の形成後、フォトレジスト６２を除
去し、更に、ＲＣＡ洗浄法等でＳｉＣ基板１１の表面を
清浄化する。十分清浄化されたゲート電極６３及びゲー
ト酸化膜３の上に、常圧ＣＶＤ法でＳｉＯ2膜からなる
上部絶縁膜４を堆積する。この結果、ゲート電極６３以
外の領域においては、２層構造からなるフィールド絶縁
膜５が形成される。ゲート酸化膜３の厚さと上部絶縁膜
４の厚さとを合計したフィールド絶縁膜５の総厚を、１
００ｎｍ〜６００ｎｍ程度にすることが望ましい。
【０１４８】（ニ）次にフィールド酸絶縁膜５の表面
に、本発明の「マスク材」としての厚さ１〜２μｍのフ
ォトレジスト２２をスピンナーを用いて塗布する。そし
て、所定のフォトマスク（レティクル）を用い、マスク
材（フォトレジスト）２２を選択的に露光し、現像する
ことによって開口部６ｓ及び６ｄに対応する部分のフォ
トレジスト２２を除去し窓部を形成する。続いて、この
フォトレジスト２２のマスクパターンをエッチングマス
クとして用い、ＳｉＣ基板１１をＢＨＦ溶液に浸漬し、
ウェット・エッチングすることで、図１９（ｅ）に示す
ように、フィールド絶縁膜５に開口部６ｓ及び６ｄを形
成する。微細な開口部６ｓ及び６ｄを形成する時は、ガ
スプラズマを用いたドライ・エッチングが好ましい。例
えば、ＣＨＦ3やＣ２Ｆ６などをエッチャントとしたＲ
ＩＥ法やＥＣＲイオンエッチング等の種々のドライ・エ
ッチングを使用することが出来る。この場合、最初にド
ライ・エッチングを行い、フィールド絶縁膜５を数１０
ｎｍ残したところで、ウェット・エッチングに切り換え
るようにする。第１の実施の形態で説明したように、ウ
ェットエッチング単独で、開口部６ｓ及び６ｄを開口す
る場合でも、ドライエッチングとウェットエッチングの
組み合わせで開口する場合でも、ウェット・エッチング
又はドライ・エッチングをやや過剰に行い、フィールド
絶縁膜５の開口部６ｓ及び６ｄがフォトレジストの開口
部より大きくなり、それぞれアンダーカット部が生じる
ようにする。第１及び第２の実施の形態と同様に、エッ
チングモニタ部の目視により、ソース領域２ｓとドレイ
ン領域２ｄの表面の露出が確認された後、更に所定の時
間オーバーエッチングを追加すればよい。第３の実施形
態では、本発明の「マスク材」としてフォトレジスト２
２を用いているが、このオーバーエッチング時に、エッ
チングされない材料であれば、フォトレジスト２２以外
の材料を本発明の「マスク材」として採用可能である。
に、本発明の「マスク材」としての厚さ１〜２μｍのフ
ォトレジスト２２をスピンナーを用いて塗布する。そし
て、所定のフォトマスク（レティクル）を用い、マスク
材（フォトレジスト）２２を選択的に露光し、現像する
ことによって開口部６ｓ及び６ｄに対応する部分のフォ
トレジスト２２を除去し窓部を形成する。続いて、この
フォトレジスト２２のマスクパターンをエッチングマス
クとして用い、ＳｉＣ基板１１をＢＨＦ溶液に浸漬し、
ウェット・エッチングすることで、図１９（ｅ）に示す
ように、フィールド絶縁膜５に開口部６ｓ及び６ｄを形
成する。微細な開口部６ｓ及び６ｄを形成する時は、ガ
スプラズマを用いたドライ・エッチングが好ましい。例
えば、ＣＨＦ3やＣ２Ｆ６などをエッチャントとしたＲ
ＩＥ法やＥＣＲイオンエッチング等の種々のドライ・エ
ッチングを使用することが出来る。この場合、最初にド
ライ・エッチングを行い、フィールド絶縁膜５を数１０
ｎｍ残したところで、ウェット・エッチングに切り換え
るようにする。第１の実施の形態で説明したように、ウ
ェットエッチング単独で、開口部６ｓ及び６ｄを開口す
る場合でも、ドライエッチングとウェットエッチングの
組み合わせで開口する場合でも、ウェット・エッチング
又はドライ・エッチングをやや過剰に行い、フィールド
絶縁膜５の開口部６ｓ及び６ｄがフォトレジストの開口
部より大きくなり、それぞれアンダーカット部が生じる
ようにする。第１及び第２の実施の形態と同様に、エッ
チングモニタ部の目視により、ソース領域２ｓとドレイ
ン領域２ｄの表面の露出が確認された後、更に所定の時
間オーバーエッチングを追加すればよい。第３の実施形
態では、本発明の「マスク材」としてフォトレジスト２
２を用いているが、このオーバーエッチング時に、エッ
チングされない材料であれば、フォトレジスト２２以外
の材料を本発明の「マスク材」として採用可能である。
【０１４９】（ホ）その後、エッチングマスクとしての
フォトレジスト２２を残存した状態で、ＢＨＦ溶液を超
純水で完全に濯ぎ落とした（リンスした）後、乾燥す
る。そして、レジストマスク２２が被着した状態のＳｉ
Ｃ基板１１を、真空蒸着装置のチャンバー中に速やかに
据え付け、直ちに真空排気する。即ち、ＳｉＣ基板１１
の表面が大気に露出される時間は、５分以内の可能な限
り短時間で行う。そして、真空蒸着装置のチャンバーを
ターボ分子ポンプ、クライオポンプ等で、１．３×１０
-５Ｐａ未満の圧力まで真空排気し、図１９（ｆ）に示
すように、ＳｉＣ基板１１の表面に第１の導体膜１７を
蒸着する。第１の導体膜１７としては、例えばＮｉ膜を
用いる。なお、図１９（ｆ）に示すように、開口部６ｓ
及び６ｄの側壁に第１の導体膜１７が付着しないように
するためには、オリフィス等を用いて、蒸着ビームの指
向性を向上させて行えば良い。この時、図１９（ｆ）に
示すように、フィールド絶縁膜５の開口部はフォトレジ
スト・マスク２２の開口部より大きくなるようにアンダ
ーカット部が形成されているため、開口部底部に蒸着さ
れる第１の導体膜１７ｓ及び１７ｄは、アンダーカット
部の形状に正確に転写される。こうして、第１の導体膜
１７ｓ及び１７ｄの周縁部とフィールド絶縁膜５の開口
部の側壁との間には、距離が一定で、且つ微細寸法の蒸
着制限領域（側壁ギャップ）７７ｓ及び７７ｄが発生す
る。この微細な側壁ギャップ７７ｓ及び７７ｄは、開口
部エッチングのオーバーエッチング時間で精密にコント
ロール出来る。第１の導体膜１７（１７ｓ及び１７ｄ）
の厚みは、その下部にあるソース領域２ｓ及びドレイン
領域２ｄの拡散深さの１／２より薄く設定する。
フォトレジスト２２を残存した状態で、ＢＨＦ溶液を超
純水で完全に濯ぎ落とした（リンスした）後、乾燥す
る。そして、レジストマスク２２が被着した状態のＳｉ
Ｃ基板１１を、真空蒸着装置のチャンバー中に速やかに
据え付け、直ちに真空排気する。即ち、ＳｉＣ基板１１
の表面が大気に露出される時間は、５分以内の可能な限
り短時間で行う。そして、真空蒸着装置のチャンバーを
ターボ分子ポンプ、クライオポンプ等で、１．３×１０
-５Ｐａ未満の圧力まで真空排気し、図１９（ｆ）に示
すように、ＳｉＣ基板１１の表面に第１の導体膜１７を
蒸着する。第１の導体膜１７としては、例えばＮｉ膜を
用いる。なお、図１９（ｆ）に示すように、開口部６ｓ
及び６ｄの側壁に第１の導体膜１７が付着しないように
するためには、オリフィス等を用いて、蒸着ビームの指
向性を向上させて行えば良い。この時、図１９（ｆ）に
示すように、フィールド絶縁膜５の開口部はフォトレジ
スト・マスク２２の開口部より大きくなるようにアンダ
ーカット部が形成されているため、開口部底部に蒸着さ
れる第１の導体膜１７ｓ及び１７ｄは、アンダーカット
部の形状に正確に転写される。こうして、第１の導体膜
１７ｓ及び１７ｄの周縁部とフィールド絶縁膜５の開口
部の側壁との間には、距離が一定で、且つ微細寸法の蒸
着制限領域（側壁ギャップ）７７ｓ及び７７ｄが発生す
る。この微細な側壁ギャップ７７ｓ及び７７ｄは、開口
部エッチングのオーバーエッチング時間で精密にコント
ロール出来る。第１の導体膜１７（１７ｓ及び１７ｄ）
の厚みは、その下部にあるソース領域２ｓ及びドレイン
領域２ｄの拡散深さの１／２より薄く設定する。
【０１５０】（ヘ）第１の導体膜１７の真空蒸着後、Ｓ
ｉＣ基板１１を真空蒸着装置のチャンバーから取り出
す。続いて、リフトオフ法を用いて、図２０（ｇ）に示
すように、それぞれの開口部の内部のみに第１の導体素
片２７ｓ及び２７ｄが選択的に埋設される。この結果、
それぞれの第１の導体素片２７ｓ及び２７ｄの周縁部と
フィールド絶縁膜５の開口部側壁との間には、微細寸法
の側壁ギャップ７７ｓ及び７７ｄが自己整合的に形成さ
れる。
ｉＣ基板１１を真空蒸着装置のチャンバーから取り出
す。続いて、リフトオフ法を用いて、図２０（ｇ）に示
すように、それぞれの開口部の内部のみに第１の導体素
片２７ｓ及び２７ｄが選択的に埋設される。この結果、
それぞれの第１の導体素片２７ｓ及び２７ｄの周縁部と
フィールド絶縁膜５の開口部側壁との間には、微細寸法
の側壁ギャップ７７ｓ及び７７ｄが自己整合的に形成さ
れる。
【０１５１】（ト）しかる後、ＳｉＣ基板１１を７００
℃〜１０５０℃の非酸化性雰囲気で、短時間（数分程
度）の熱処理を施すと、図２０（ｈ）に示すように、第
１の導体素片２７ｓ及び２７ｄとＳｉＣ基板１１が相互
に反応して、両者の界面領域に加熱反応層８ｓ及び８ｄ
が生成され、加熱反応層８ｓとソース領域２ｓとの間、
及び加熱反応層８ｄとドレイン領域２ｄとの間で、それ
ぞれ優れたオーミック特性が実現される。「非酸化性雰
囲気」としての酸素及び水の分圧の制御に関しては、厳
重なる管理が必要で、熱処理雰囲気に含まれる酸素及び
水の分圧は少なくとも、１×１０-３Ｐａ〜１×１０
-１０Ｐａ程度、望ましくは、１．×１０-５Ｐａ〜１×
１０-１０Ｐａ程度に設定する。
℃〜１０５０℃の非酸化性雰囲気で、短時間（数分程
度）の熱処理を施すと、図２０（ｈ）に示すように、第
１の導体素片２７ｓ及び２７ｄとＳｉＣ基板１１が相互
に反応して、両者の界面領域に加熱反応層８ｓ及び８ｄ
が生成され、加熱反応層８ｓとソース領域２ｓとの間、
及び加熱反応層８ｄとドレイン領域２ｄとの間で、それ
ぞれ優れたオーミック特性が実現される。「非酸化性雰
囲気」としての酸素及び水の分圧の制御に関しては、厳
重なる管理が必要で、熱処理雰囲気に含まれる酸素及び
水の分圧は少なくとも、１×１０-３Ｐａ〜１×１０
-１０Ｐａ程度、望ましくは、１．×１０-５Ｐａ〜１×
１０-１０Ｐａ程度に設定する。
【０１５２】（チ）加熱反応層８ｓ及び８ｄの形成後
に、図２０（ｉ）に示すように、ＳｉＣ基板１１全面に
Ａｌ等の第２の導体膜１９を蒸着する。そして、フォト
リソグラフィ法とＲＩＥ等のエッチング技術で、ソース
配線９ｓ及びドレイン配線９ｄを パターニングすれ
ば、本発明の第３の実施の形態に係るＭＯＳＦＥＴが完
成する（図１７参照。）。
に、図２０（ｉ）に示すように、ＳｉＣ基板１１全面に
Ａｌ等の第２の導体膜１９を蒸着する。そして、フォト
リソグラフィ法とＲＩＥ等のエッチング技術で、ソース
配線９ｓ及びドレイン配線９ｄを パターニングすれ
ば、本発明の第３の実施の形態に係るＭＯＳＦＥＴが完
成する（図１７参照。）。
【０１５３】第３の実施の形態に係る半導体装置の製造
方法によれば、ソース領域２ｓ及びドレイン領域２ｄに
対するオーミック電極を形成するためのコンタクトホー
ルを形成する際に、フィールド絶縁膜５に対するオーバ
ーエッチングのエッチング時間の制御により、窓部近傍
のマスク材の下部に形成されるアンダーカット部の深さ
が制御出来るので、寸法制御が容易である。また、この
アンダーカット部の深さにより、オーミック電極を形成
するための第１の導体素片２７とフィールド絶縁膜５と
の一定の間隙（側壁ギャップ）７７ｓ，７７ｄを自己整
合的に決定出来るので、オーミック電極とフィールド絶
縁膜５との一定の間隙（側壁ギャップ）７７ｓ，７７ｄ
を制御するためのフォトリソグラフィ工程は不要であ
る。このため、オーミック電極となる第１の導体素片２
７とフィールド絶縁膜５の開口部側壁との間隔を十分に
小さく出来、占有面積の小さく、微細寸法を有したオー
ミック電極を配置出来る。
方法によれば、ソース領域２ｓ及びドレイン領域２ｄに
対するオーミック電極を形成するためのコンタクトホー
ルを形成する際に、フィールド絶縁膜５に対するオーバ
ーエッチングのエッチング時間の制御により、窓部近傍
のマスク材の下部に形成されるアンダーカット部の深さ
が制御出来るので、寸法制御が容易である。また、この
アンダーカット部の深さにより、オーミック電極を形成
するための第１の導体素片２７とフィールド絶縁膜５と
の一定の間隙（側壁ギャップ）７７ｓ，７７ｄを自己整
合的に決定出来るので、オーミック電極とフィールド絶
縁膜５との一定の間隙（側壁ギャップ）７７ｓ，７７ｄ
を制御するためのフォトリソグラフィ工程は不要であ
る。このため、オーミック電極となる第１の導体素片２
７とフィールド絶縁膜５の開口部側壁との間隔を十分に
小さく出来、占有面積の小さく、微細寸法を有したオー
ミック電極を配置出来る。
【０１５４】更に、フォトリソグラフィ工程が省略出来
るため、半導体装置のソース領域２ｓ及びドレイン領域
２ｄに対するオーミック電極形成に係わる工程数が減少
し、半導体装置の製造歩留まりが高くなる。更に、第３
の実施の形態に係る半導体装置は、標準的なＳｉ半導体
デバイス製造方法が適用可能なので、容易且つ信頼性が
高い。
るため、半導体装置のソース領域２ｓ及びドレイン領域
２ｄに対するオーミック電極形成に係わる工程数が減少
し、半導体装置の製造歩留まりが高くなる。更に、第３
の実施の形態に係る半導体装置は、標準的なＳｉ半導体
デバイス製造方法が適用可能なので、容易且つ信頼性が
高い。
【０１５５】更に、第１の導体素片２７が、フィールド
絶縁膜５と反応することが防止出来るので、第１の導体
素片２７を構成する金属材料との接触面にあるフィール
ド絶縁膜５が高温熱処理で還元（浸食）されることがな
く、フィールド絶縁膜５の絶縁性が維持出来る。また、
オーミック電極を構成する金属材料がフィールド絶縁膜
５に接していないので、第１の導体素片２７から生成さ
れたオーミック電極とフィールド絶縁膜５の接着力が弱
いという問題は、本来的に存在しない。このため、プロ
セス終了後にオーミック電極が剥落することはなく、製
造歩留まりが高くなる。
絶縁膜５と反応することが防止出来るので、第１の導体
素片２７を構成する金属材料との接触面にあるフィール
ド絶縁膜５が高温熱処理で還元（浸食）されることがな
く、フィールド絶縁膜５の絶縁性が維持出来る。また、
オーミック電極を構成する金属材料がフィールド絶縁膜
５に接していないので、第１の導体素片２７から生成さ
れたオーミック電極とフィールド絶縁膜５の接着力が弱
いという問題は、本来的に存在しない。このため、プロ
セス終了後にオーミック電極が剥落することはなく、製
造歩留まりが高くなる。
【０１５６】更に、オーミック電極の加熱反応層８ｓを
生成する工程において、オーミック電極の底部外縁部に
おける金属−ＳｉＣ−ＳｉＯ２の３元系の共存する状態
が存在しないので、３元系の反応による寄生のショット
キー接合の生成も回避出来、低いコンタクト抵抗が達成
出来る。また、寄生のショットキー接合の生成に伴うソ
ース領域２ｓ及びドレイン領域２ｄの水平方向の電流の
流れの阻害もないので、良好な特性の半導体装置が簡単
に製造出来る。
生成する工程において、オーミック電極の底部外縁部に
おける金属−ＳｉＣ−ＳｉＯ２の３元系の共存する状態
が存在しないので、３元系の反応による寄生のショット
キー接合の生成も回避出来、低いコンタクト抵抗が達成
出来る。また、寄生のショットキー接合の生成に伴うソ
ース領域２ｓ及びドレイン領域２ｄの水平方向の電流の
流れの阻害もないので、良好な特性の半導体装置が簡単
に製造出来る。
【０１５７】（その他の実施の形態）上記のように、本
発明は第１乃至第３の実施の形態によって記載したが、
この開示の一部をなす論述及び図面はこの発明を限定す
るものであると理解すべきではない。この開示から当業
者には様々な代替実施の形態、実施例及び運用技術が明
らかとなろう。
発明は第１乃至第３の実施の形態によって記載したが、
この開示の一部をなす論述及び図面はこの発明を限定す
るものであると理解すべきではない。この開示から当業
者には様々な代替実施の形態、実施例及び運用技術が明
らかとなろう。
【０１５８】例えば、既に述べた第３の実施の形態の説
明においては、リセスゲート構造の横型ＭＯＳＦＥＴに
付いて説明したが、図２１に示すような平面ゲート構造
の横型ＭＯＳＦＥＴでもかまわない。第３の実施の形態
と同様に、ｐ型ＳｉＣ基板１１を用いて構成されている
が、図１７とは異なり、ｐ型ＳｉＣ基板１１の表面は同
一レベルの平面で構成されている。即ち、ｎ型ＳｉＣ領
域からなる第１の主電極領域（ソース領域）２ｓ及び第
２の主電極領域（ドレイン領域）２ｄの表面のレベル
と、ゲート酸化膜３が配置されているソース領域２ｓと
ドレイン領域２ｄとの間のｐ型ＳｉＣ基板１１の表面と
は同一レベルである。この平面ゲート構造のゲート酸化
膜３の上部には、ゲート電極６３が配置されている。そ
して、ゲート電極６３の上部及びゲート電極６３が配置
されていないゲート酸化膜３の上部には、上部絶縁膜４
が形成され、ゲート酸化膜３と上部絶縁膜４とで、フィ
ールド絶縁膜５が構成されている。他は、図１７と同様
なので、重複した説明を省略する。
明においては、リセスゲート構造の横型ＭＯＳＦＥＴに
付いて説明したが、図２１に示すような平面ゲート構造
の横型ＭＯＳＦＥＴでもかまわない。第３の実施の形態
と同様に、ｐ型ＳｉＣ基板１１を用いて構成されている
が、図１７とは異なり、ｐ型ＳｉＣ基板１１の表面は同
一レベルの平面で構成されている。即ち、ｎ型ＳｉＣ領
域からなる第１の主電極領域（ソース領域）２ｓ及び第
２の主電極領域（ドレイン領域）２ｄの表面のレベル
と、ゲート酸化膜３が配置されているソース領域２ｓと
ドレイン領域２ｄとの間のｐ型ＳｉＣ基板１１の表面と
は同一レベルである。この平面ゲート構造のゲート酸化
膜３の上部には、ゲート電極６３が配置されている。そ
して、ゲート電極６３の上部及びゲート電極６３が配置
されていないゲート酸化膜３の上部には、上部絶縁膜４
が形成され、ゲート酸化膜３と上部絶縁膜４とで、フィ
ールド絶縁膜５が構成されている。他は、図１７と同様
なので、重複した説明を省略する。
【０１５９】図２１に示した、他の実施の形態に係る半
導体装置においても、ソース領域２ｓに対するオーミッ
ク電極において、ソース電極膜７ｓ及び加熱反応層８ｓ
を構成する金属材料が、フィールド絶縁膜５と反応せ
ず、ドレイン領域２ｄに対するオーミック電極におい
て、ドレイン電極膜７ｄ及び加熱反応層８ｄを構成する
金属材料が、フィールド絶縁膜５と反応しない構造にな
っている。このため、ソース電極膜７ｓ及びドレイン電
極膜７ｄを構成する金属材料との接触面にあるフィール
ド絶縁膜５が高温熱処理で還元（浸食）されることがな
い。更に、オーミック電極の底部外縁部における金属−
ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生のショッ
トキー接合の生成も回避出来るので、低いコンタクト抵
抗のオーミック電極が、ソース領域２ｓ又はドレイン領
域２ｄに対して形成出来る。
導体装置においても、ソース領域２ｓに対するオーミッ
ク電極において、ソース電極膜７ｓ及び加熱反応層８ｓ
を構成する金属材料が、フィールド絶縁膜５と反応せ
ず、ドレイン領域２ｄに対するオーミック電極におい
て、ドレイン電極膜７ｄ及び加熱反応層８ｄを構成する
金属材料が、フィールド絶縁膜５と反応しない構造にな
っている。このため、ソース電極膜７ｓ及びドレイン電
極膜７ｄを構成する金属材料との接触面にあるフィール
ド絶縁膜５が高温熱処理で還元（浸食）されることがな
い。更に、オーミック電極の底部外縁部における金属−
ＳｉＣ−ＳｉＯ２の３元系共存反応による寄生のショッ
トキー接合の生成も回避出来るので、低いコンタクト抵
抗のオーミック電極が、ソース領域２ｓ又はドレイン領
域２ｄに対して形成出来る。
【０１６０】リセスゲート構造や平面ゲート構造の横型
ＭＯＳＦＥＴ以外にも、縦型のＭＯＳＦＥＴでも良い。
またＵ溝やＶ溝にゲート酸化膜とゲート電極を構成した
縦型のＭＯＳＦＥＴでも良い。更に、埋め込みドレイン
領域を有するＭＯＳＦＥＴでも良い。埋め込みドレイン
領域を有するＭＯＳＦＥＴにおいては、シンカー領域を
用いて、埋め込みドレイン領域から電流を引き出すがこ
の場合オン抵抗の増大が懸念される。しかしながら、本
発明の適用により、微細な構造のシンカー領域とこれに
接続されるオーミック電極を多数配列することにより、
低いオン抵抗と高速なスイッチングを同時に達成出来
る。２重拡散構造のｐチャネルのパワーＭＯＳＦＥＴで
は、ドリフト領域として機能するｎ型ＳｉＣ基板（或い
はν型ＳｉＣ基板若しくはｉ型ＳｉＣ基板）の表面に、
ドレイン領域（主電極領域）としての高不純物密度のｎ
型ＳｉＣ領域を形成可能である。この場合、ソース領域
としての他のｎ型ＳｉＣ領域が、ｎ型ＳｉＣ基板の表面
に形成されたｐボディ領域に形成される。
ＭＯＳＦＥＴ以外にも、縦型のＭＯＳＦＥＴでも良い。
またＵ溝やＶ溝にゲート酸化膜とゲート電極を構成した
縦型のＭＯＳＦＥＴでも良い。更に、埋め込みドレイン
領域を有するＭＯＳＦＥＴでも良い。埋め込みドレイン
領域を有するＭＯＳＦＥＴにおいては、シンカー領域を
用いて、埋め込みドレイン領域から電流を引き出すがこ
の場合オン抵抗の増大が懸念される。しかしながら、本
発明の適用により、微細な構造のシンカー領域とこれに
接続されるオーミック電極を多数配列することにより、
低いオン抵抗と高速なスイッチングを同時に達成出来
る。２重拡散構造のｐチャネルのパワーＭＯＳＦＥＴで
は、ドリフト領域として機能するｎ型ＳｉＣ基板（或い
はν型ＳｉＣ基板若しくはｉ型ＳｉＣ基板）の表面に、
ドレイン領域（主電極領域）としての高不純物密度のｎ
型ＳｉＣ領域を形成可能である。この場合、ソース領域
としての他のｎ型ＳｉＣ領域が、ｎ型ＳｉＣ基板の表面
に形成されたｐボディ領域に形成される。
【０１６１】同様に、ｎ型ＳｉＣ基板（或いはν型Ｓｉ
Ｃ基板）の表面にドレイン領域としてのｎ型ＳｉＣ領域
と、ソース領域してのｎ型ＳｉＣ領域を形成し、ソース
領域とドレイン領域２の間のｎ型ＳｉＣ基板（或いはν
型ＳｉＣ基板）の表面に、ショットキー電極を構成すれ
ば、ＭＥＳＦＥＴが実現出来る。
Ｃ基板）の表面にドレイン領域としてのｎ型ＳｉＣ領域
と、ソース領域してのｎ型ＳｉＣ領域を形成し、ソース
領域とドレイン領域２の間のｎ型ＳｉＣ基板（或いはν
型ＳｉＣ基板）の表面に、ショットキー電極を構成すれ
ば、ＭＥＳＦＥＴが実現出来る。
【０１６２】更に、第３の実施の形態の説明の冒頭で説
明したように、ＦＥＴ以外に、本発明の「半導体装置」
として、ダイオード、ＩＧＢＴ、ＳＩＴ、ＢＪＴ、ＳＩ
サイリスタ、ＧＴＯサイリスタ等の種々の半導体電子デ
バイスに適用可能である。例えば、ｎｐｎ型バイポーラ
トランジスタであれば、コレクタ領域となる低不純物密
度のｎ型（若しくはν型）ＳｉＣ基板の表面に、ｐ型Ｓ
ｉＣ領域からなるベース領域をウェル形状に形成し、こ
のベース領域の平面上の内部の位置において、主電極領
域（エミッタ領域）としての高不純物密度のｎ型ＳｉＣ
領域を形成しても良い。この場合、コレクタ領域となる
低不純物密度のｎ型ＳｉＣ基板の代わりに真性半導体
（ｉ型）のＳｉＣ基板を用い、ｉ型ＳｉＣ基板の裏面
（若しくは表面の一部）に、高不純物密度のｎ型ＳｉＣ
領域からなるコレクタ領域を形成しても良い。
明したように、ＦＥＴ以外に、本発明の「半導体装置」
として、ダイオード、ＩＧＢＴ、ＳＩＴ、ＢＪＴ、ＳＩ
サイリスタ、ＧＴＯサイリスタ等の種々の半導体電子デ
バイスに適用可能である。例えば、ｎｐｎ型バイポーラ
トランジスタであれば、コレクタ領域となる低不純物密
度のｎ型（若しくはν型）ＳｉＣ基板の表面に、ｐ型Ｓ
ｉＣ領域からなるベース領域をウェル形状に形成し、こ
のベース領域の平面上の内部の位置において、主電極領
域（エミッタ領域）としての高不純物密度のｎ型ＳｉＣ
領域を形成しても良い。この場合、コレクタ領域となる
低不純物密度のｎ型ＳｉＣ基板の代わりに真性半導体
（ｉ型）のＳｉＣ基板を用い、ｉ型ＳｉＣ基板の裏面
（若しくは表面の一部）に、高不純物密度のｎ型ＳｉＣ
領域からなるコレクタ領域を形成しても良い。
【０１６３】ＧＴＯサイリスタ等のサイリスタであれ
ば、ｎベース領域となるｎ型ＳｉＣ基板の表面の一部又
は全面に、ｐ型ＳｉＣ領域からなるｐベース領域を形成
し、このｐベース領域の内部に、カソード領域（主電極
領域）としての高不純物密度のｎ型ＳｉＣ領域をエピタ
キシャル成長により形成することが可能である。この場
合、ｎベース領域となるｎ型ＳｉＣ基板の裏面には、ア
ノード領域としてのｐ型ＳｉＣ領域が形成される。
ば、ｎベース領域となるｎ型ＳｉＣ基板の表面の一部又
は全面に、ｐ型ＳｉＣ領域からなるｐベース領域を形成
し、このｐベース領域の内部に、カソード領域（主電極
領域）としての高不純物密度のｎ型ＳｉＣ領域をエピタ
キシャル成長により形成することが可能である。この場
合、ｎベース領域となるｎ型ＳｉＣ基板の裏面には、ア
ノード領域としてのｐ型ＳｉＣ領域が形成される。
【０１６４】一方、ｎチャネルの接合型ＦＥＴや接合型
ＳＩＴでは、チャネル領域として機能するｎ型ＳｉＣ基
板（或いはｎ−型（ν型）ＳｉＣ基板、若しくはｉ型Ｓ
ｉＣ基板）の表面に、ソース領域（主電極領域）として
の高不純物密度のｎ型ＳｉＣ領域を形成可能である。図
２２は、切り込みゲート型のＳＩＴの模式的な断面図で
ある。図２２においては、チャネル領域として機能する
ｎ型ＳｉＣ基板１２の表面に、ソース領域（第１の主電
極領域）としての高不純物密度のｎ型ＳｉＣ領域８７が
形成され、ｎ型ＳｉＣ基板１２の裏面に、ドレイン領域
（第２の主電極領域）としての高不純物密度のｎ型Ｓｉ
Ｃ領域８１が形成されている。そして、ソース領域８７
及びドレイン領域８１間を流れる主電流を制御するため
に、ｎ型ＳｉＣ基板１２の表面に設けられたゲート溝部
の底部にｐ型ＳｉＣ領域８４からなるゲート領域が形成
されている。ゲート領域８４には、ゲート加熱反応層８
５を介してゲート電極膜８６が接続されている。ゲート
電極膜８６には、Ａｌ−Ｔｉ系電極膜が使用可能であ
る。例えば、Ｔｉ（５０ｎｍ厚）／Ａｌ（３００ｎｍ
厚）積層膜を用いればよい。そして、ゲート電極膜８６
には、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ−Ｓｉ、Ｃｕ、Ｔ
ｉ−Ｗ等のゲート配線９２が接続されている。ドレイン
領域８１には、ドレイン加熱反応層８２を介して、ドレ
イン電極８３が形成されている。
ＳＩＴでは、チャネル領域として機能するｎ型ＳｉＣ基
板（或いはｎ−型（ν型）ＳｉＣ基板、若しくはｉ型Ｓ
ｉＣ基板）の表面に、ソース領域（主電極領域）として
の高不純物密度のｎ型ＳｉＣ領域を形成可能である。図
２２は、切り込みゲート型のＳＩＴの模式的な断面図で
ある。図２２においては、チャネル領域として機能する
ｎ型ＳｉＣ基板１２の表面に、ソース領域（第１の主電
極領域）としての高不純物密度のｎ型ＳｉＣ領域８７が
形成され、ｎ型ＳｉＣ基板１２の裏面に、ドレイン領域
（第２の主電極領域）としての高不純物密度のｎ型Ｓｉ
Ｃ領域８１が形成されている。そして、ソース領域８７
及びドレイン領域８１間を流れる主電流を制御するため
に、ｎ型ＳｉＣ基板１２の表面に設けられたゲート溝部
の底部にｐ型ＳｉＣ領域８４からなるゲート領域が形成
されている。ゲート領域８４には、ゲート加熱反応層８
５を介してゲート電極膜８６が接続されている。ゲート
電極膜８６には、Ａｌ−Ｔｉ系電極膜が使用可能であ
る。例えば、Ｔｉ（５０ｎｍ厚）／Ａｌ（３００ｎｍ
厚）積層膜を用いればよい。そして、ゲート電極膜８６
には、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ−Ｓｉ、Ｃｕ、Ｔ
ｉ−Ｗ等のゲート配線９２が接続されている。ドレイン
領域８１には、ドレイン加熱反応層８２を介して、ドレ
イン電極８３が形成されている。
【０１６５】図２２に示す接合型ＳＩＴでは、ｎ型Ｓｉ
Ｃ基板１２の表面に選択的に形成されたｎ型ＳｉＣ領域
８７からなるソース領域８７を囲んで、ｎ型ＳｉＣ基板
１２の上にフィールド絶縁膜５が載置されたている。フ
ィールド絶縁膜５は、熱酸化膜３と、熱酸化膜以外の絶
縁膜である上部絶縁膜４とから構成されている。そし
て、フィールド絶縁膜５中にソース領域８７の表面を露
出するように開口された開口部の内部において、フィー
ルド絶縁膜５から一定の間隙（側壁ギャップ）７７を隔
てて配置されたソース電極膜９７、フィールド絶縁膜５
の開口部の内部において、フィールド絶縁膜５から一定
の間隙（側壁ギャップ）７７を隔て、且つソース電極膜
９７とソース領域８７の間に配置されたソース加熱反応
層９８、フィールド絶縁膜５の開口部の内部において、
ソース電極膜９７の表面に接し、且つフィールド絶縁膜
５の上部にまで伸延された第１の主電極配線（ソース配
線）９１とを有している。
Ｃ基板１２の表面に選択的に形成されたｎ型ＳｉＣ領域
８７からなるソース領域８７を囲んで、ｎ型ＳｉＣ基板
１２の上にフィールド絶縁膜５が載置されたている。フ
ィールド絶縁膜５は、熱酸化膜３と、熱酸化膜以外の絶
縁膜である上部絶縁膜４とから構成されている。そし
て、フィールド絶縁膜５中にソース領域８７の表面を露
出するように開口された開口部の内部において、フィー
ルド絶縁膜５から一定の間隙（側壁ギャップ）７７を隔
てて配置されたソース電極膜９７、フィールド絶縁膜５
の開口部の内部において、フィールド絶縁膜５から一定
の間隙（側壁ギャップ）７７を隔て、且つソース電極膜
９７とソース領域８７の間に配置されたソース加熱反応
層９８、フィールド絶縁膜５の開口部の内部において、
ソース電極膜９７の表面に接し、且つフィールド絶縁膜
５の上部にまで伸延された第１の主電極配線（ソース配
線）９１とを有している。
【０１６６】図２２に示すソース領域８７及びドレイン
領域８１間のポテンシャルと、ゲート領域８４に印加さ
れるゲート電圧によるチャネル中のポテンシャルの２次
元空間における鞍部点であるポテンシャルの高さが、ド
レイン領域８１に印加されるドレイン電圧及びゲート領
域８４に印加されるゲート電圧で制御され、主電流が制
御される。ＳＩＴの電流・電圧特性は真空管の三極管特
性と同様な指数関数則に従った特性を示す。図２２に示
す接合型ＳＩＴによれば、ソース領域８７に対するオー
ミック電極において、ソース電極膜９７及び加熱反応層
９８を構成する金属材料が、フィールド絶縁膜５と反応
しない構造になっているので、金属材料との接触面にあ
るフィールド絶縁膜５が高温熱処理で還元（浸食）され
ることがない。このため、接合型ＳＩＴのソース領域８
７の周辺に形成されたフィールド絶縁膜５の高い絶縁性
が維持出来、リーク電流も低減出来る。また、ソース電
極膜９７を構成する金属材料がフィールド絶縁膜５に接
していないので、ソース電極膜９７とフィールド絶縁膜
５の接着力が弱いという問題は、本来的に存在しない。
このため、接合型ＳＩＴの製造プロセス終了後にソース
電極膜９７が剥落することはなく、接合型ＳＩＴの製造
歩留まりが高くなる。更に、オーミック電極の底部外縁
部における金属−ＳｉＣ−ＳｉＯ２の３元系共存反応に
よる寄生のショットキー接合の生成も回避出来るので、
低いコンタクト抵抗のオーミック電極が達成出来る。こ
の結果、高耐圧で且つ高速に動作可能な接合型ＳＩＴが
実現出来る図２２に示す接合型ＳＩＴにおいて、ドレイ
ン領域としての高不純物密度のｎ型ＳｉＣ領域８１の代
わりに、アノード領域としての高不純物密度のｐ型Ｓｉ
Ｃ領域を形成すれば、ｎチャネルのＳＩサイリスタとな
る。この場合、ソース領域としての高不純物密度のｎ型
ＳｉＣ領域８７は、カソード領域として機能する。
領域８１間のポテンシャルと、ゲート領域８４に印加さ
れるゲート電圧によるチャネル中のポテンシャルの２次
元空間における鞍部点であるポテンシャルの高さが、ド
レイン領域８１に印加されるドレイン電圧及びゲート領
域８４に印加されるゲート電圧で制御され、主電流が制
御される。ＳＩＴの電流・電圧特性は真空管の三極管特
性と同様な指数関数則に従った特性を示す。図２２に示
す接合型ＳＩＴによれば、ソース領域８７に対するオー
ミック電極において、ソース電極膜９７及び加熱反応層
９８を構成する金属材料が、フィールド絶縁膜５と反応
しない構造になっているので、金属材料との接触面にあ
るフィールド絶縁膜５が高温熱処理で還元（浸食）され
ることがない。このため、接合型ＳＩＴのソース領域８
７の周辺に形成されたフィールド絶縁膜５の高い絶縁性
が維持出来、リーク電流も低減出来る。また、ソース電
極膜９７を構成する金属材料がフィールド絶縁膜５に接
していないので、ソース電極膜９７とフィールド絶縁膜
５の接着力が弱いという問題は、本来的に存在しない。
このため、接合型ＳＩＴの製造プロセス終了後にソース
電極膜９７が剥落することはなく、接合型ＳＩＴの製造
歩留まりが高くなる。更に、オーミック電極の底部外縁
部における金属−ＳｉＣ−ＳｉＯ２の３元系共存反応に
よる寄生のショットキー接合の生成も回避出来るので、
低いコンタクト抵抗のオーミック電極が達成出来る。こ
の結果、高耐圧で且つ高速に動作可能な接合型ＳＩＴが
実現出来る図２２に示す接合型ＳＩＴにおいて、ドレイ
ン領域としての高不純物密度のｎ型ＳｉＣ領域８１の代
わりに、アノード領域としての高不純物密度のｐ型Ｓｉ
Ｃ領域を形成すれば、ｎチャネルのＳＩサイリスタとな
る。この場合、ソース領域としての高不純物密度のｎ型
ＳｉＣ領域８７は、カソード領域として機能する。
【０１６７】ｎチャネルのＩＧＢＴでは、ドリフト領域
として機能するｎ型ＳｉＣ基板（或いはν型ＳｉＣ基
板）の表面（若しくは裏面）に、コレクタ領域としての
高不純物密度のｎ型ＳｉＣ領域を形成可能である。この
場合、エミッタ領域としての他のｎ型ＳｉＣ領域が、ｎ
型（或いはν型）ＳｉＣ基板のコレクタ領域とは異なる
位置の表面に形成されたｐボディ領域の内部に形成され
る。本発明のオーミック電極構造体は、これら種々の半
導体電子デバイスの主電極領域としての高不純物密度の
ｎ型ＳｉＣ領域に適用可能である。上記の第１乃至第３
の実施の形態の製造プロセスにおいては、フィールド絶
縁膜５の要素である熱酸化膜３は上部絶縁膜４形成の直
前に形成する構成となっているが、図２３の工程断面図
に示すように、熱酸化膜の形成を上部絶縁膜４形成の直
後にする構成としても、ほぼ同様な効果が得られる。
として機能するｎ型ＳｉＣ基板（或いはν型ＳｉＣ基
板）の表面（若しくは裏面）に、コレクタ領域としての
高不純物密度のｎ型ＳｉＣ領域を形成可能である。この
場合、エミッタ領域としての他のｎ型ＳｉＣ領域が、ｎ
型（或いはν型）ＳｉＣ基板のコレクタ領域とは異なる
位置の表面に形成されたｐボディ領域の内部に形成され
る。本発明のオーミック電極構造体は、これら種々の半
導体電子デバイスの主電極領域としての高不純物密度の
ｎ型ＳｉＣ領域に適用可能である。上記の第１乃至第３
の実施の形態の製造プロセスにおいては、フィールド絶
縁膜５の要素である熱酸化膜３は上部絶縁膜４形成の直
前に形成する構成となっているが、図２３の工程断面図
に示すように、熱酸化膜の形成を上部絶縁膜４形成の直
後にする構成としても、ほぼ同様な効果が得られる。
【０１６８】（イ）例えば、第１の実施の形態で説明し
た方法と全く同様の方法で、ＳｉＣ基板１の表面にｎ型
ＳｉＣ領域３２を形成する。そして、ＲＣＡ洗浄法等の
ＳｉＣ基板１洗浄法を用いて、ＳｉＣ基板１を十分清浄
化する。この後、ＳｉＣ基板１の上に、図２３（ａ）に
示すように、常圧ＣＶＤ法でＳｉＯ2膜等の酸素透過性
絶縁膜４４を堆積する。
た方法と全く同様の方法で、ＳｉＣ基板１の表面にｎ型
ＳｉＣ領域３２を形成する。そして、ＲＣＡ洗浄法等の
ＳｉＣ基板１洗浄法を用いて、ＳｉＣ基板１を十分清浄
化する。この後、ＳｉＣ基板１の上に、図２３（ａ）に
示すように、常圧ＣＶＤ法でＳｉＯ2膜等の酸素透過性
絶縁膜４４を堆積する。
【０１６９】（ロ）酸素透過性絶縁膜４４を堆積後、図
２３（ｂ）に示すように、乾燥酸素雰囲気で熱処理し、
ＳｉＣ基板１の表面を熱酸化し、酸素透過性絶縁膜４４
とＳｉＣ基板１との界面に熱酸化膜３を成長する。第１
の実施の形態と同様に、熱酸化膜３の厚さは５０ｎｍ未
満、好ましくは５〜２０ｎｍが望ましい。この結果、熱
酸化膜３の上に、酸素透過性絶縁膜（ＳｉＯ2膜）４４
からなる上部絶縁膜４が位置し、２層構造からなるフィ
ールド絶縁膜５が形成される。
２３（ｂ）に示すように、乾燥酸素雰囲気で熱処理し、
ＳｉＣ基板１の表面を熱酸化し、酸素透過性絶縁膜４４
とＳｉＣ基板１との界面に熱酸化膜３を成長する。第１
の実施の形態と同様に、熱酸化膜３の厚さは５０ｎｍ未
満、好ましくは５〜２０ｎｍが望ましい。この結果、熱
酸化膜３の上に、酸素透過性絶縁膜（ＳｉＯ2膜）４４
からなる上部絶縁膜４が位置し、２層構造からなるフィ
ールド絶縁膜５が形成される。
【０１７０】（ハ）この後は、第１の実施の形態で説明
した図３（ｆ）以下に示す方法と全く同様の工程を進め
ることが可能である。即ち、図２３（ｃ）に示すよう
に、フィールド酸絶縁膜５の表面に厚さ１〜２μｍのフ
ォトレジスト２２をスピンナーを用いて塗布する。そし
て、所定のフォトマスク（レティクル）を用い、フォト
レジスト２２を選択的に露光し、現像することによって
開口部６に対応する部分のフォトレジスト２２を除去す
る。続いて、このフォトレジスト２２のパターンをエッ
チングマスクとして用い、ウェット・エッチングするこ
とで、図２３（ｃ）に示すように、フィールド絶縁膜５
に開口部６を形成する。このとき、第１の実施の形態で
説明したように、ｎ型ＳｉＣ領域３２の表面の露出が確
認されたジャストエッチングの後、更に所定のアンダー
カット部の深さが得られるまで、オーバーエッチングを
追加する。この後の説明は、重複するので省略する。
した図３（ｆ）以下に示す方法と全く同様の工程を進め
ることが可能である。即ち、図２３（ｃ）に示すよう
に、フィールド酸絶縁膜５の表面に厚さ１〜２μｍのフ
ォトレジスト２２をスピンナーを用いて塗布する。そし
て、所定のフォトマスク（レティクル）を用い、フォト
レジスト２２を選択的に露光し、現像することによって
開口部６に対応する部分のフォトレジスト２２を除去す
る。続いて、このフォトレジスト２２のパターンをエッ
チングマスクとして用い、ウェット・エッチングするこ
とで、図２３（ｃ）に示すように、フィールド絶縁膜５
に開口部６を形成する。このとき、第１の実施の形態で
説明したように、ｎ型ＳｉＣ領域３２の表面の露出が確
認されたジャストエッチングの後、更に所定のアンダー
カット部の深さが得られるまで、オーバーエッチングを
追加する。この後の説明は、重複するので省略する。
【０１７１】図２３に示す方法を用いても、１０-7Ωｃ
ｍ2台程度の実用的なコンタクト抵抗ρｃを達成するこ
とが可能である。このように、本発明はここでは記載し
ていない様々な実施の形態等を含むことは勿論である。
従って、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項によってのみ定められ
るものである。
ｍ2台程度の実用的なコンタクト抵抗ρｃを達成するこ
とが可能である。このように、本発明はここでは記載し
ていない様々な実施の形態等を含むことは勿論である。
従って、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項によってのみ定められ
るものである。
【図１】本発明の第１の実施形態に係るオーミック電極
構造体の構成を示す要部断面図である。
構造体の構成を示す要部断面図である。
【図２】本発明の第１の実施形態に係るオーミック電極
構造体の製造工程を説明するための工程断面図（その
１）である。
構造体の製造工程を説明するための工程断面図（その
１）である。
【図３】本発明の第１の実施形態に係るオーミック電極
構造体の製造工程を説明するための工程断面図（その
２）である。
構造体の製造工程を説明するための工程断面図（その
２）である。
【図４】本発明の第１の実施形態に係るオーミック電極
構造体の製造工程を説明するための工程断面図（その
３）である。
構造体の製造工程を説明するための工程断面図（その
３）である。
【図５】本発明の第１の実施形態に係るオーミック電極
構造体を説明するためのＴＬＭコンタクト群の電流−電
圧特性である。
構造体を説明するためのＴＬＭコンタクト群の電流−電
圧特性である。
【図６】本発明の第１の実施形態に係るオーミック電極
構造体を説明するためのＴＬＭコンタクト群のＴＬＭ特
性を示す図である。
構造体を説明するためのＴＬＭコンタクト群のＴＬＭ特
性を示す図である。
【図７】ノマルスキー干渉顕微鏡によるコンタクト・ウ
ィンドウ内の表面モホロジーの観察結果を示す図であ
る。
ィンドウ内の表面モホロジーの観察結果を示す図であ
る。
【図８】本発明の第１の実施形態に係るオーミック電極
構造体の断面ＴＥＭ像をスケッチした図である。
構造体の断面ＴＥＭ像をスケッチした図である。
【図９】ラザフォード後方散乱分析により求めた本発明
の第１の実施形態に係るオーミック電極構造体の厚み方
向の組成の変化を示す図である。
の第１の実施形態に係るオーミック電極構造体の厚み方
向の組成の変化を示す図である。
【図１０】本発明の第２の実施形態に係るオーミック電
極構造体の厚さと表面モホロジーとの関係を示す図であ
る。
極構造体の厚さと表面モホロジーとの関係を示す図であ
る。
【図１１】本発明の第２の実施形態に係るオーミック電
極構造体の電極の厚さとコンタクト抵抗との関係を示す
図である。
極構造体の電極の厚さとコンタクト抵抗との関係を示す
図である。
【図１２】本発明の第２の実施形態に係るオーミック電
極構造体の不純物密度とコンタクト抵抗との関係を、従
来技術の結果と共に示す図である。
極構造体の不純物密度とコンタクト抵抗との関係を、従
来技術の結果と共に示す図である。
【図１３】本発明の第２の実施形態に係るオーミック電
極構造体の構成を示す要部断面図である。
極構造体の構成を示す要部断面図である。
【図１４】本発明の第２の実施形態に係るオーミック電
極構造体の製造工程を説明するための工程断面図（その
１）である。
極構造体の製造工程を説明するための工程断面図（その
１）である。
【図１５】本発明の第２の実施形態に係るオーミック電
極構造体の製造工程を説明するための工程断面図（その
２）である。
極構造体の製造工程を説明するための工程断面図（その
２）である。
【図１６】本発明の第２の実施形態に係るオーミック電
極構造体の製造工程を説明するための工程断面図（その
３）である。
極構造体の製造工程を説明するための工程断面図（その
３）である。
【図１７】本発明の第３の実施形態に係る半導体装置
（横型ＭＯＳＦＥＴ）の構成を示す要部断面図である。
（横型ＭＯＳＦＥＴ）の構成を示す要部断面図である。
【図１８】 本発明の第３の実施形態に係る半導体装置
（横型ＭＯＳＦＥＴ）の製造工程を説明するための工程
断面図（その１）である。
（横型ＭＯＳＦＥＴ）の製造工程を説明するための工程
断面図（その１）である。
【図１９】本発明の第３の実施形態に係る半導体装置の
製造工程を説明するための工程断面図（その２）であ
る。
製造工程を説明するための工程断面図（その２）であ
る。
【図２０】本発明の第３の実施形態に係る半導体装置の
製造工程を説明するための工程断面図（その３）であ
る。
製造工程を説明するための工程断面図（その３）であ
る。
【図２１】本発明の他の実施形態に係る半導体装置（横
型ＭＯＳＦＥＴ）の構成を示す要部断面図である。
型ＭＯＳＦＥＴ）の構成を示す要部断面図である。
【図２２】本発明の更に他の実施形態に係る半導体装置
（接合型ＳＩＴ）の構成を示す要部断面図である。
（接合型ＳＩＴ）の構成を示す要部断面図である。
【図２３】本発明の更に他の実施形態に係るオーミック
電極構造体の製造工程を説明するための工程断面図の一
部である。
電極構造体の製造工程を説明するための工程断面図の一
部である。
【図２４】第１の従来技術に係るオーミック電極構造の
構成を示す要部断面図である。
構成を示す要部断面図である。
【図２５】第２の従来技術に係るオーミック電極構造の
構成を示す要部断面図である。
構成を示す要部断面図である。
１，１１，１２ ＳｉＣ基板 ２，３２ ｎ型ＳｉＣ領域 ２ｓ 第１の主電極領域（ソース領域） ２ｄ 第２の主電極領域（ドレイン領域） ３ 熱酸化膜（ゲート酸化膜） ４ 上部絶縁膜 ５ フィールド絶縁膜 ６ フィールド絶縁膜の開口部 ７，４７ 電極膜 ７ｓ ソース電極膜 ７ｄ ドレイン電極膜 ８，８ｓ，８ｄ 加熱反応層 ９ 配線導体素片 ９ｓ 第１の主電極配線（ソース配線） ９ｄ 第２の主電極配線（ドレイン配線） １７，１７ｓ，１７ｄ 第１の導体膜 ２７，２７ｓ，２７ｄ 第１の導体素片（第１の導体膜
の素片） １９ 第２の導体膜 ２０ エピタキシャル成長層 ２１ エッチングマスク ２２，２３、３４、６２ フォトレジスト ３３ イオン注入マスク ３５ イオン注入スルー膜 ４２ 第１金属膜（Ｎｉ膜） ４３ Ｓｉ酸化膜（フィールド絶縁膜） ４４ 酸素透過性絶縁膜 ４５ オーミック接触片 ６１ ゲート電極材料 ６３ ゲート電極 ７７，７７ｓ，７７ｄ 間隙 ８１ ドレイン領域（第２の主電極領域） ８２ ドレイン加熱反応層 ８３ ドレイン電極 ８４ ゲート領域 ８５ ゲート加熱反応層 ８６ ゲート電極膜 ８７ ソース領域（第１の主電極領域） ９１ 第１の主電極配線（ソース配線） ９２ ゲート配線 ９７ ソース電極膜 ９８ ソース加熱反応層
の素片） １９ 第２の導体膜 ２０ エピタキシャル成長層 ２１ エッチングマスク ２２，２３、３４、６２ フォトレジスト ３３ イオン注入マスク ３５ イオン注入スルー膜 ４２ 第１金属膜（Ｎｉ膜） ４３ Ｓｉ酸化膜（フィールド絶縁膜） ４４ 酸素透過性絶縁膜 ４５ オーミック接触片 ６１ ゲート電極材料 ６３ ゲート電極 ７７，７７ｓ，７７ｄ 間隙 ８１ ドレイン領域（第２の主電極領域） ８２ ドレイン加熱反応層 ８３ ドレイン電極 ８４ ゲート領域 ８５ ゲート加熱反応層 ８６ ゲート電極膜 ８７ ソース領域（第１の主電極領域） ９１ 第１の主電極配線（ソース配線） ９２ ゲート配線 ９７ ソース電極膜 ９８ ソース加熱反応層
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/74 Ｈ０１Ｌ 29/74 Ｍ 29/744 Ｃ 29/78 29/78 ３０１Ｂ 21/336 ３０１Ｐ 29/78 ６５２ 29/80 Ｆ 21/338 Ｖ 29/812 29/91 Ａ 29/80 21/329 (72)発明者 谷本 智 神奈川県横浜市神奈川区宝町２番地 日産 自動車株式会社内 Ｆターム(参考） 4M104 AA03 BB13 BB14 BB21 BB24 BB25 BB26 BB27 BB28 CC01 CC05 DD02 DD08 DD09 DD10 DD11 DD16 DD17 DD19 DD22 DD26 DD34 DD35 DD68 DD78 DD84 FF01 FF13 FF28 GG02 GG03 GG06 GG07 GG09 GG12 GG18 GG20 HH09 HH11 HH14 HH15 HH16 HH18 5F003 BH05 BM01 BP11 BP21 BP24 BP41 BP46 BZ01 BZ02 BZ03 BZ04 5F005 AA03 AB03 AC02 AE01 AE07 AF02 AH03 AH04 BA02 BB02 GA01 5F040 DA00 DC02 EC04 EC20 ED01 ED03 ED04 EF09 EH02 EK05 FC23 5F102 FB01 GB04 GC08 GC09 GD01 GD04 GJ02 GR01 GR04 GS04 GV07 HC07 HC11 HC15 HC21
Claims (20)
- 【請求項１】 炭化珪素（ＳｉＣ）基板と、 前記ＳｉＣ基板の表面に選択的に形成されたｎ型ＳｉＣ
領域と、 前記ＳｉＣ基板の上に載置されたフィールド絶縁膜と、 前記フィールド絶縁膜中に前記ｎ型ＳｉＣ領域の表面を
露出するように開口された開口部の内部において、前記
フィールド絶縁膜から一定の間隙を隔てて配置された電
極膜と、 前記開口部の内部において、前記フィールド絶縁膜から
前記一定の間隙を隔て、且つ前記電極膜と前記ｎ型Ｓｉ
Ｃ領域の間に配置された加熱反応層と、 前記開口部の内部において前記電極膜の表面に接し、且
つ前記フィールド絶縁膜の上部にまで伸延された配線導
体素片とからなることを特徴とするオーミック電極構造
体。 - 【請求項２】 前記一定の間隙は、前記フィールド絶縁
膜の厚みより小なることを特徴とする請求項１記載のオ
ーミック電極構造体。 - 【請求項３】 前記フィールド絶縁膜は、 ＳｉＣの熱酸化膜と、 該熱酸化膜とは組成若しくは密度の異なる絶縁膜からな
る上部絶縁膜との積層絶縁膜からなることを特徴とする
請求項１又は２記載のオーミック電極構造体。 - 【請求項４】 前記上部絶縁膜の絶縁破壊電界強度は、
前記熱酸化膜の絶縁破壊電界強度よりも低いことを特徴
とする請求項１〜３のいずれか１項記載のオーミック電
極構造体。 - 【請求項５】 前記上部絶縁膜の緩衝フッ酸溶液による
エッチング速度が、前記熱酸化膜の前記緩衝フッ酸溶液
によるエッチング速度よりも速いことを特徴とする請求
項１〜４のいずれか１項記載のオーミック電極構造体。 - 【請求項６】 炭化珪素（ＳｉＣ）基板の表面の少なく
とも一部に高不純物密度を有するｎ型ＳｉＣ領域を形成
する工程と、 前記ＳｉＣ基板の表面を洗浄する工程と、 前記ＳｉＣ基板の表面をフィールド絶縁膜で被覆する工
程と、 前記フィールド絶縁膜の上部に前記フィールド絶縁膜と
はエッチング速度の異なるマスク材を形成する工程と、 前記マスク材に窓部を設け、マスクパターンを形成する
工程と、 該マスクパターンを用い、前記フィールド絶縁膜を前記
ｎ型ＳｉＣ領域の表面が露出するまでエッチングし開口
部を形成する工程と、 前記ｎ型ＳｉＣ領域の表面が露出後、更に前記フィール
ド絶縁膜をオーバーエッチングし、前記窓部近傍の前記
マスク材の下部にアンダーカット部を形成する工程と、 前記マスク材の上部及び前記開口部の内部の前記ｎ型Ｓ
ｉＣ領域の表面に、第１の導体膜を堆積する工程と、 前記マスク材を除去することにより、前記前記開口部の
内部の前記ｎ型ＳｉＣ領域の表面に、前記フィールド絶
縁膜とは一定の間隙を隔て、前記第１の導体膜の素片を
残留させる工程と、 非酸化性雰囲気中において、前記ＳｉＣ基板を熱処理
し、前記第１の導体膜の素片と前記ｎ型ＳｉＣ領域との
間に加熱反応層を生成する工程とを有することを特徴と
するオーミック電極構造体の製造方法。 - 【請求項７】 前記フィールド絶縁膜で被覆する工程
は、 熱酸化により、前記ＳｉＣ基板の表面に熱酸化膜を成長
する工程と、 該熱酸化膜の上部に、熱酸化以外の方法で、絶縁膜を堆
積する工程とからなることを特徴とする請求項６記載の
オーミック電極構造体の製造方法。 - 【請求項８】 前記フィールド絶縁膜で被覆する工程
は、 熱酸化以外の方法で、前記ＳｉＣ基板の表面に酸素透過
性絶縁膜を堆積する工程と、 該酸素透過性絶縁膜の堆積後に、熱酸化により、前記Ｓ
ｉＣ基板の表面と前記酸素透過性絶縁膜との界面に、熱
酸化膜を成長する工程とからなることを特徴とする請求
項６記載のオーミック電極構造体の製造方法。 - 【請求項９】 前記マスク材を形成する工程は、フォト
レジストを塗布する工程であることを特徴とする請求項
６〜８のいずれか１項記載のオーミック電極構造体の製
造方法。 - 【請求項１０】前記フィールド絶縁膜に開口部を形成す
る工程において、前記ｎ型ＳｉＣ領域の表面が露出する
に直前のステップは、ウェットエッチングと超純水によ
るリンスで完結されることを特徴とする請求項９記載の
オーミック電極構造体の製造方法。 - 【請求項１１】 前記第１の導体膜の厚みは、前記ｎ型
ＳｉＣ領域の厚みの１／２より薄いことを特徴とする請
求項６〜１０のいずれか１項記載のオーミック電極構造
体の製造方法。 - 【請求項１２】 前記加熱反応層を生成する工程は、酸
素（Ｏ2）及び水（Ｈ2Ｏ）の分圧が共に１×１０-３Ｐ
ａ〜１×１０-１０Ｐａの非酸化性雰囲気中において、
前記ＳｉＣ基板を熱処理することを特徴とする請求項６
〜１１のいずれか１項記載のオーミック電極構造体の製
造方法。 - 【請求項１３】 前記第１の導体膜の素片に接し、且
つ、前記フィールド絶縁膜の開口部を被覆するように、
前記フィールド絶縁膜の上部に第２の導体膜を形成する
工程を更に有することを特徴とする請求項６〜１１のい
ずれか１項記載のオーミック電極構造体の製造方法。 - 【請求項１４】 前記第２の導体膜を形成する直前に、
前記第１の導体膜の素片の表面に生成された酸化膜或い
は付着したハイドロ・カーボンを除去する工程を付加し
たことを特徴とする請求項１３記載のオーミック電極構
造体の製造方法。 - 【請求項１５】 炭化珪素（ＳｉＣ）基板と、 前記ＳｉＣ基板の表面に選択的に形成されたｎ型ＳｉＣ
領域からなる主電極領域と、 前記ＳｉＣ基板の上に載置されたフィールド絶縁膜と、 前記フィールド絶縁膜中に前記主電極領域の表面を露出
するように開口された開口部の内部において、前記フィ
ールド絶縁膜から一定の間隙を隔てて配置された電極膜
と、 前記開口部の内部において、前記フィールド絶縁膜から
前記一定の間隙を隔て、且つ前記電極膜と前記主電極領
域の間に配置された加熱反応層と、 前記開口部の内部において前記電極膜の表面に接し、且
つ前記フィールド絶縁膜の上部にまで伸延された主電極
配線とからなることを特徴とする半導体装置。 - 【請求項１６】 前記一定の間隙は、前記フィールド絶
縁膜の厚みより小なることを特徴とする請求項１５記載
の半導体装置。 - 【請求項１７】 炭化珪素（ＳｉＣ）基板の表面の少な
くとも一部に高不純物密度のｎ型ＳｉＣ領域からなる主
電極領域を形成する工程と、 前記ＳｉＣ基板の表面を洗浄する工程と、 前記ＳｉＣ基板の表面をフィールド絶縁膜で被覆する工
程と、 前記フィールド絶縁膜の上部に前記フィールド絶縁膜と
はエッチング速度の異なるマスク材を形成する工程と、 前記マスク材に窓部を設け、マスクパターンを形成する
工程と、 該マスクパターンを用い、前記フィールド絶縁膜を前記
主電極領域の表面が露出するまでエッチングし開口部を
形成する工程と、 前記主電極領域の表面が露出後、更に前記フィールド絶
縁膜をオーバーエッチングし、前記窓部近傍の前記マス
ク材の下部にアンダーカット部を形成する工程と、 前記マスク材の上部及び前記開口部の内部の前記主電極
領域の表面に、第１の導体膜を堆積する工程と、 前記マスク材を除去することにより、前記前記開口部の
内部の前記主電極領域の表面に、前記フィールド絶縁膜
とは一定の間隙を隔て、前記第１の導体膜の素片を残留
させる工程と、 非酸化性雰囲気中において、前記ＳｉＣ基板を熱処理
し、前記第１の導体膜の素片と前記主電極領域との加熱
反応層を生成する工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項１８】 前記フィールド絶縁膜で被覆する工程
は、 熱酸化により、前記ＳｉＣ基板の表面に熱酸化膜を成長
する工程と、 該熱酸化膜の上部に、熱酸化以外の方法で、絶縁膜を堆
積する工程とからなることを特徴とする請求項１７記載
の半導体装置の製造方法。 - 【請求項１９】 前記熱酸化膜を成長する工程の後に、
前記熱酸化膜の上部に、ゲート電極を形成する工程を更
に有することを特徴とする請求項１８記載の半導体装置
の製造方法。 - 【請求項２０】 前記第１の導体膜の厚みは、前記主電
極領域の厚みの１／２より薄いことを特徴とする請求項
１７〜１９のいずれか１項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000282532A JP4671314B2 (ja) | 2000-09-18 | 2000-09-18 | オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000282532A JP4671314B2 (ja) | 2000-09-18 | 2000-09-18 | オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002093742A true JP2002093742A (ja) | 2002-03-29 |
| JP4671314B2 JP4671314B2 (ja) | 2011-04-13 |
Family
ID=18767032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000282532A Expired - Lifetime JP4671314B2 (ja) | 2000-09-18 | 2000-09-18 | オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4671314B2 (ja) |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223220A (ja) * | 2004-02-06 | 2005-08-18 | Kansai Electric Power Co Inc:The | 高耐圧ワイドギャップ半導体装置及び電力装置 |
| JP2006024880A (ja) * | 2004-06-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006108217A (ja) * | 2004-10-01 | 2006-04-20 | Hitachi Ltd | 炭化珪素半導体装置 |
| US7135774B2 (en) | 2004-03-17 | 2006-11-14 | Nissan Motor Co., Ltd. | Heat resistant ohmic electrode and method of manufacturing the same |
| JP2006324585A (ja) * | 2005-05-20 | 2006-11-30 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| US7217954B2 (en) | 2003-03-18 | 2007-05-15 | Matsushita Electric Industrial Co., Ltd. | Silicon carbide semiconductor device and method for fabricating the same |
| WO2008136126A1 (ja) * | 2007-04-20 | 2008-11-13 | Canon Anelva Corporation | 炭化ケイ素基板を有する半導体デバイスのアニール方法と半導体デバイス |
| JP2009016783A (ja) * | 2007-06-08 | 2009-01-22 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| JP2009049130A (ja) * | 2007-08-17 | 2009-03-05 | Fuji Electric Device Technology Co Ltd | 炭化珪素半導体装置、その製造方法および炭化珪素デバイス |
| JP2009200326A (ja) * | 2008-02-22 | 2009-09-03 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| JP2009224661A (ja) * | 2008-03-18 | 2009-10-01 | Shindengen Electric Mfg Co Ltd | 炭化珪素ショットキダイオード |
| WO2010024243A1 (ja) * | 2008-08-26 | 2010-03-04 | 本田技研工業株式会社 | バイポーラ型半導体装置およびその製造方法 |
| US7829374B2 (en) | 2007-07-20 | 2010-11-09 | Panasonic Corporation | Silicon carbide semiconductor device and method for manufacturing the same |
| JP2011029286A (ja) * | 2009-07-22 | 2011-02-10 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
| WO2011043116A1 (ja) * | 2009-10-05 | 2011-04-14 | 住友電気工業株式会社 | 半導体装置 |
| JP4690485B2 (ja) * | 2007-10-24 | 2011-06-01 | パナソニック株式会社 | 半導体素子の製造方法 |
| JP4829224B2 (ja) * | 2004-05-28 | 2011-12-07 | インターナショナル レクティフィアー コーポレイション | 表面実装のためのフロント接点の形成 |
| KR101099565B1 (ko) | 2004-12-03 | 2011-12-28 | 매그나칩 반도체 유한회사 | 레지스터 구조 |
| JP2013051435A (ja) * | 2012-11-05 | 2013-03-14 | Fuji Electric Co Ltd | 炭化珪素半導体装置の製造方法 |
| JP5327233B2 (ja) * | 2009-07-08 | 2013-10-30 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| ITTO20120646A1 (it) * | 2012-07-23 | 2014-01-24 | St Microelectronics Srl | Metodo di formazione di regioni di interfaccia di contatto elettrico di un dispositivo elettronico |
| JP2014086438A (ja) * | 2012-10-19 | 2014-05-12 | Toyota Motor Corp | 半導体装置及び半導体装置の製造方法 |
| WO2014103000A1 (ja) * | 2012-12-28 | 2014-07-03 | 株式会社日立製作所 | 炭化珪素半導体装置及びその製造方法 |
| JP2015198131A (ja) * | 2014-03-31 | 2015-11-09 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2017168676A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 |
| JP2017175115A (ja) * | 2016-03-16 | 2017-09-28 | 富士電機株式会社 | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 |
| CN107431009A (zh) * | 2015-03-26 | 2017-12-01 | 三菱电机株式会社 | 半导体装置的制造方法 |
| US20180166554A1 (en) * | 2016-12-09 | 2018-06-14 | Renesas Electronics Corporation | Semiconductor device and manufacturing method |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017168681A (ja) | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210772A (ja) * | 1988-06-28 | 1990-01-16 | Toyota Central Res & Dev Lab Inc | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 |
| JPH0661475A (ja) * | 1992-06-12 | 1994-03-04 | Toshiba Corp | 炭素を含むｉｖ族半導体素子及びその製造方法 |
| JPH06168906A (ja) * | 1992-11-27 | 1994-06-14 | Ricoh Co Ltd | 半導体装置とその製造方法 |
| JPH0864802A (ja) * | 1994-06-07 | 1996-03-08 | Mitsubishi Materials Corp | 炭化珪素半導体装置及びその製造方法 |
| JPH0864801A (ja) * | 1994-08-26 | 1996-03-08 | Fuji Electric Co Ltd | 炭化けい素半導体素子およびその製造方法 |
| JPH10125620A (ja) * | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置 |
| JPH11340569A (ja) * | 1998-05-25 | 1999-12-10 | Nec Corp | 半導体素子の電極形成方法およびその構造 |
-
2000
- 2000-09-18 JP JP2000282532A patent/JP4671314B2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210772A (ja) * | 1988-06-28 | 1990-01-16 | Toyota Central Res & Dev Lab Inc | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 |
| JPH0661475A (ja) * | 1992-06-12 | 1994-03-04 | Toshiba Corp | 炭素を含むｉｖ族半導体素子及びその製造方法 |
| JPH06168906A (ja) * | 1992-11-27 | 1994-06-14 | Ricoh Co Ltd | 半導体装置とその製造方法 |
| JPH0864802A (ja) * | 1994-06-07 | 1996-03-08 | Mitsubishi Materials Corp | 炭化珪素半導体装置及びその製造方法 |
| JPH0864801A (ja) * | 1994-08-26 | 1996-03-08 | Fuji Electric Co Ltd | 炭化けい素半導体素子およびその製造方法 |
| JPH10125620A (ja) * | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置 |
| JPH11340569A (ja) * | 1998-05-25 | 1999-12-10 | Nec Corp | 半導体素子の電極形成方法およびその構造 |
Cited By (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11355613B2 (en) | 2002-08-12 | 2022-06-07 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11056569B2 (en) | 2002-08-12 | 2021-07-06 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US11018237B2 (en) | 2002-08-12 | 2021-05-25 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10950707B2 (en) | 2002-08-12 | 2021-03-16 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US7217954B2 (en) | 2003-03-18 | 2007-05-15 | Matsushita Electric Industrial Co., Ltd. | Silicon carbide semiconductor device and method for fabricating the same |
| JP2005223220A (ja) * | 2004-02-06 | 2005-08-18 | Kansai Electric Power Co Inc:The | 高耐圧ワイドギャップ半導体装置及び電力装置 |
| JP4585772B2 (ja) * | 2004-02-06 | 2010-11-24 | 関西電力株式会社 | 高耐圧ワイドギャップ半導体装置及び電力装置 |
| US7329614B2 (en) | 2004-03-17 | 2008-02-12 | Nissan Motor Co., Ltd. | Heat resistant ohmic electrode and method of manufacturing the same |
| US7135774B2 (en) | 2004-03-17 | 2006-11-14 | Nissan Motor Co., Ltd. | Heat resistant ohmic electrode and method of manufacturing the same |
| JP4829224B2 (ja) * | 2004-05-28 | 2011-12-07 | インターナショナル レクティフィアー コーポレイション | 表面実装のためのフロント接点の形成 |
| JP2006024880A (ja) * | 2004-06-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006108217A (ja) * | 2004-10-01 | 2006-04-20 | Hitachi Ltd | 炭化珪素半導体装置 |
| KR101099565B1 (ko) | 2004-12-03 | 2011-12-28 | 매그나칩 반도체 유한회사 | 레지스터 구조 |
| JP2006324585A (ja) * | 2005-05-20 | 2006-11-30 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| US8198182B2 (en) | 2007-04-20 | 2012-06-12 | Canon Anelva Corporation | Annealing method for semiconductor device with silicon carbide substrate and semiconductor device |
| JPWO2008136126A1 (ja) * | 2007-04-20 | 2010-07-29 | キヤノンアネルバ株式会社 | 炭化ケイ素基板を有する半導体デバイスのアニール方法と半導体デバイス |
| WO2008136126A1 (ja) * | 2007-04-20 | 2008-11-13 | Canon Anelva Corporation | 炭化ケイ素基板を有する半導体デバイスのアニール方法と半導体デバイス |
| JP5190451B2 (ja) * | 2007-04-20 | 2013-04-24 | キヤノンアネルバ株式会社 | 炭化ケイ素基板を有する半導体デバイスのアニール方法 |
| JP2009016783A (ja) * | 2007-06-08 | 2009-01-22 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| US7829374B2 (en) | 2007-07-20 | 2010-11-09 | Panasonic Corporation | Silicon carbide semiconductor device and method for manufacturing the same |
| JP2009049130A (ja) * | 2007-08-17 | 2009-03-05 | Fuji Electric Device Technology Co Ltd | 炭化珪素半導体装置、その製造方法および炭化珪素デバイス |
| JP4690485B2 (ja) * | 2007-10-24 | 2011-06-01 | パナソニック株式会社 | 半導体素子の製造方法 |
| US8237172B2 (en) | 2007-10-24 | 2012-08-07 | Panasonic Corporation | Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate |
| JP2009200326A (ja) * | 2008-02-22 | 2009-09-03 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| JP2009224661A (ja) * | 2008-03-18 | 2009-10-01 | Shindengen Electric Mfg Co Ltd | 炭化珪素ショットキダイオード |
| WO2010024243A1 (ja) * | 2008-08-26 | 2010-03-04 | 本田技研工業株式会社 | バイポーラ型半導体装置およびその製造方法 |
| JP5327233B2 (ja) * | 2009-07-08 | 2013-10-30 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| JP2011029286A (ja) * | 2009-07-22 | 2011-02-10 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
| JP5682556B2 (ja) * | 2009-10-05 | 2015-03-11 | 住友電気工業株式会社 | 半導体装置 |
| US8963163B2 (en) | 2009-10-05 | 2015-02-24 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
| WO2011043116A1 (ja) * | 2009-10-05 | 2011-04-14 | 住友電気工業株式会社 | 半導体装置 |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11804533B2 (en) | 2011-11-23 | 2023-10-31 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11610974B2 (en) | 2011-11-23 | 2023-03-21 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US9159611B2 (en) | 2012-07-23 | 2015-10-13 | Stmicroelectronics S.R.L. | Method of forming electric contact interface regions of an electronic device |
| ITTO20120646A1 (it) * | 2012-07-23 | 2014-01-24 | St Microelectronics Srl | Metodo di formazione di regioni di interfaccia di contatto elettrico di un dispositivo elettronico |
| JP2014086438A (ja) * | 2012-10-19 | 2014-05-12 | Toyota Motor Corp | 半導体装置及び半導体装置の製造方法 |
| WO2014060804A3 (en) * | 2012-10-19 | 2014-06-12 | Toyota Motor Co Ltd | Semiconductor device and manufacturing method of semiconductor device |
| TWI562369B (en) * | 2012-10-19 | 2016-12-11 | Toyota Motor Co Ltd | Semiconductor device and manufacturing method of semiconductor device |
| US9607836B2 (en) | 2012-10-19 | 2017-03-28 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method of semiconductor device |
| JP2013051435A (ja) * | 2012-11-05 | 2013-03-14 | Fuji Electric Co Ltd | 炭化珪素半導体装置の製造方法 |
| JP5996671B2 (ja) * | 2012-12-28 | 2016-09-21 | 株式会社日立製作所 | 炭化珪素半導体装置及びその製造方法 |
| US9263571B2 (en) | 2012-12-28 | 2016-02-16 | Hitachi, Ltd. | Silicon carbide semiconductor device and manufacturing method thereof |
| WO2014103000A1 (ja) * | 2012-12-28 | 2014-07-03 | 株式会社日立製作所 | 炭化珪素半導体装置及びその製造方法 |
| JP2015198131A (ja) * | 2014-03-31 | 2015-11-09 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| US10242876B2 (en) | 2015-03-26 | 2019-03-26 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
| CN107431009A (zh) * | 2015-03-26 | 2017-12-01 | 三菱电机株式会社 | 半导体装置的制造方法 |
| JP2017168676A (ja) * | 2016-03-16 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 |
| JP2021057615A (ja) * | 2016-03-16 | 2021-04-08 | 富士電機株式会社 | 炭化珪素半導体素子 |
| JP7047250B2 (ja) | 2016-03-16 | 2022-04-05 | 富士電機株式会社 | 炭化珪素半導体素子の製造方法 |
| JP7103444B2 (ja) | 2016-03-16 | 2022-07-20 | 富士電機株式会社 | 炭化珪素半導体素子 |
| JP2017175115A (ja) * | 2016-03-16 | 2017-09-28 | 富士電機株式会社 | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US11843040B2 (en) | 2016-06-17 | 2023-12-12 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US11462643B2 (en) | 2016-11-18 | 2022-10-04 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US10468496B2 (en) | 2016-12-09 | 2019-11-05 | Renesas Electronics Corporation | Manufacturing method for semiconductor device having an oxidation-resistant insulating film in a termination region |
| EP3336880A1 (en) * | 2016-12-09 | 2018-06-20 | Renesas Electronics Corporation | Semiconductor device and manufacturing method |
| US20180166554A1 (en) * | 2016-12-09 | 2018-06-14 | Renesas Electronics Corporation | Semiconductor device and manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4671314B2 (ja) | 2011-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4671314B2 (ja) | オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法 | |
| JP4179492B2 (ja) | オーミック電極構造体、その製造方法、及びオーミック電極を用いた半導体装置 | |
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US8237172B2 (en) | Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate | |
| US9209276B2 (en) | Trench gate type semiconductor device and method of producing the same | |
| JP3559971B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US8754422B2 (en) | Semiconductor device and process for production thereof | |
| JP2006024880A (ja) | 半導体装置及びその製造方法 | |
| JPH06232150A (ja) | ヘテロ接合バイポーラ・トランジスタ集積回路の製造方法 | |
| JP2005276978A (ja) | オーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置 | |
| JP7103444B2 (ja) | 炭化珪素半導体素子 | |
| JP4929579B2 (ja) | 半導体装置の製造方法 | |
| US11271118B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| WO2010143376A1 (ja) | 半導体装置およびその製造方法 | |
| US4574298A (en) | III-V Compound semiconductor device | |
| US11411093B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JPH11214405A (ja) | ＳｉＣ半導体装置及びその製造方法 | |
| JP7294156B2 (ja) | 半導体装置の製造方法 | |
| US7195996B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| US11929400B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JPH0515311B2 (ja) | ||
| JP4170228B2 (ja) | 高電圧ヘテロ接合バイポーラトランジスタの有効なエッジ終端を生成するためのイオン注入および浅いエツチング | |
| JP2017168679A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP3890474B2 (ja) | オーミック電極構造体およびその製造方法 | |
| JP5991629B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080215 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4671314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |