JPH0515311B2 - - Google Patents
Info
- Publication number
- JPH0515311B2 JPH0515311B2 JP24059186A JP24059186A JPH0515311B2 JP H0515311 B2 JPH0515311 B2 JP H0515311B2 JP 24059186 A JP24059186 A JP 24059186A JP 24059186 A JP24059186 A JP 24059186A JP H0515311 B2 JPH0515311 B2 JP H0515311B2
- Authority
- JP
- Japan
- Prior art keywords
- thin layer
- barrier
- semiconductor device
- shot
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004888 barrier function Effects 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 41
- 239000010936 titanium Substances 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical group [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 10
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高耐圧が得られるシヨツトキバリア
半導体装置の製造方法に関する。
半導体装置の製造方法に関する。
シヨツトキバリア半導体装置は、その高速かつ
低損失である利点を生かして、高周波整流回路に
広く利用されている。しかし、シヨツトキバリア
半導体装置はpn接合素子に比べて高耐圧が得難
いのが実状で、耐圧に関して改良の余地がある。
低損失である利点を生かして、高周波整流回路に
広く利用されている。しかし、シヨツトキバリア
半導体装置はpn接合素子に比べて高耐圧が得難
いのが実状で、耐圧に関して改良の余地がある。
シヨツトキバリア半導体装置の高耐圧化をはか
るために、第３図に示すフイールドプレートを設
けた構造、第４図に示すガードリングを設けた構
造、あるいはこれらを組合わせた構造が多用され
ている。
るために、第３図に示すフイールドプレートを設
けた構造、第４図に示すガードリングを設けた構
造、あるいはこれらを組合わせた構造が多用され
ている。
第３図のフイールドプレート構造においては、
電極２のうち絶縁膜３の上に延在する部分２ａ
が、フイールドプレートと呼ばれ、その下のｎ形
半導体領域１の表面近傍における電界集中を緩和
する。ところで、フイールドプレートによる高耐
圧化では、絶縁膜３の開孔端３ａの傾斜角度が耐
圧に微妙な影響を与える。このため、最適な傾斜
角度を得るために、多重絶縁膜を用いたり、厳密
なエツチング制御を行うなど、大きな効果を得よ
うとすれば製造プロセスが複雑化する。
電極２のうち絶縁膜３の上に延在する部分２ａ
が、フイールドプレートと呼ばれ、その下のｎ形
半導体領域１の表面近傍における電界集中を緩和
する。ところで、フイールドプレートによる高耐
圧化では、絶縁膜３の開孔端３ａの傾斜角度が耐
圧に微妙な影響を与える。このため、最適な傾斜
角度を得るために、多重絶縁膜を用いたり、厳密
なエツチング制御を行うなど、大きな効果を得よ
うとすれば製造プロセスが複雑化する。
第４図のガードリング構造においては、電極４
と半導体領域１の間に形成されるシヨツトキバリ
アを包囲するp+形環状領域５と、この環状領域
５を更に包囲するp+形環状領域６とが形成され
ている。７は絶縁膜である。環状領域５，６はガ
ードリングあるいはフイールドリミツテイングリ
ングと呼ばれ、表面近傍における電界集中を緩和
する。ところで、ガードリングによる高耐圧化で
は、環状領域５，６の寸法及び位置が耐圧に大き
く影響するので、厳密な設計及び高精度なフオト
エツチング技術が要求される。このため、環状領
域５，６を形成するための拡散工程が加わること
で製造プロセスが長びくこととも合わせて、製造
プロセスが複雑化する。
と半導体領域１の間に形成されるシヨツトキバリ
アを包囲するp+形環状領域５と、この環状領域
５を更に包囲するp+形環状領域６とが形成され
ている。７は絶縁膜である。環状領域５，６はガ
ードリングあるいはフイールドリミツテイングリ
ングと呼ばれ、表面近傍における電界集中を緩和
する。ところで、ガードリングによる高耐圧化で
は、環状領域５，６の寸法及び位置が耐圧に大き
く影響するので、厳密な設計及び高精度なフオト
エツチング技術が要求される。このため、環状領
域５，６を形成するための拡散工程が加わること
で製造プロセスが長びくこととも合わせて、製造
プロセスが複雑化する。
そこで本発明の目的は、比較的簡単な製造プロ
セスで、かつ確実に高耐圧が得られるシヨツトキ
バリア半導体装置の製造方法を提供することにあ
る。
セスで、かつ確実に高耐圧が得られるシヨツトキ
バリア半導体装置の製造方法を提供することにあ
る。
上記目的を達成するために本発明はチタンを主
成分とする薄層を半導体領域上に形成した後に、
酸化零囲気中で熱処理を施し、前記熱処理後の前
記薄層を、シヨツトキバリアを得るために前記半
導体領域に形成されるバリア金属層をほぼ隣接し
て包囲するように、最終的に残存させることを特
徴とするシヨツトキバリア半導体装置の製造方法
に係わるものである。
成分とする薄層を半導体領域上に形成した後に、
酸化零囲気中で熱処理を施し、前記熱処理後の前
記薄層を、シヨツトキバリアを得るために前記半
導体領域に形成されるバリア金属層をほぼ隣接し
て包囲するように、最終的に残存させることを特
徴とするシヨツトキバリア半導体装置の製造方法
に係わるものである。
チタンを主成分とする薄層に熱処理を施すこと
によつて形成される薄層は、シヨツトキバリアに
逆バイアスが印加されたとき、半導体領域の表面
領域における電界集中を緩和するように作用す
る。
によつて形成される薄層は、シヨツトキバリアに
逆バイアスが印加されたとき、半導体領域の表面
領域における電界集中を緩和するように作用す
る。
〔第１の実施例〕
次に、本発明の第１の実施例に係わるシヨツト
キバリア半導体装置及びその製造方法を説明す
る。
キバリア半導体装置及びその製造方法を説明す
る。
第１図はシヨツトキバリア半導体装置（シヨツ
トキ・ダイオード）を製造工程順に１素子分につ
いて示す。このシヨツトキバリア半導体装置を製
造する際には、まず、第１図Ａに示す、GaAs
（ヒ化ガリウム）から成る半導体基板１１を用意
する。この半導体基板１１は、比較的厚いn+形
基板領域１２の上に比較的薄いn-形領域１３を
エピタキシヤル成長させたものである。n-形領
域１３の不純物濃度は２×1015cm-3、厚さは20μ
ｍである。
トキ・ダイオード）を製造工程順に１素子分につ
いて示す。このシヨツトキバリア半導体装置を製
造する際には、まず、第１図Ａに示す、GaAs
（ヒ化ガリウム）から成る半導体基板１１を用意
する。この半導体基板１１は、比較的厚いn+形
基板領域１２の上に比較的薄いn-形領域１３を
エピタキシヤル成長させたものである。n-形領
域１３の不純物濃度は２×1015cm-3、厚さは20μ
ｍである。
次に、第１図Ｂに示す如く、n-形領域１３の
上に全面的にTi（チタン）の薄層１４を真空蒸着
で形成し、更にその上に全面的にAl（アルミニウ
ム）層１５を真空蒸着で形成する。Tiの薄層１
４は約50Åと極めて薄く形成し、Al層１５は約
1μｍの厚さに形成する。更に、n+形領域１２の
表面（下面）にAu（金）−Ge（ゲルマニウム合金）
から成るオーミツク接触の電極１６を真空蒸着に
より形成する。
上に全面的にTi（チタン）の薄層１４を真空蒸着
で形成し、更にその上に全面的にAl（アルミニウ
ム）層１５を真空蒸着で形成する。Tiの薄層１
４は約50Åと極めて薄く形成し、Al層１５は約
1μｍの厚さに形成する。更に、n+形領域１２の
表面（下面）にAu（金）−Ge（ゲルマニウム合金）
から成るオーミツク接触の電極１６を真空蒸着に
より形成する。
次に、第１図Ｃに示す如く、フオトエツチング
によりAl層１５の一部をエツチング除去し、シ
ヨツトキバリアを形成すべき領域に対応させてバ
リア金属層としてのAl層１５ａを残存させる。
更に、フオトエツチングにより素子の周辺領域
（多数の素子が形成された大面積半導体基板から
各素子に分割するときの切断ライン近傍）から薄
層１４を除去し、Al層１５ａの下部にある薄層
１４ａとこれを包囲する薄層１４ｂを残存させ
る。
によりAl層１５の一部をエツチング除去し、シ
ヨツトキバリアを形成すべき領域に対応させてバ
リア金属層としてのAl層１５ａを残存させる。
更に、フオトエツチングにより素子の周辺領域
（多数の素子が形成された大面積半導体基板から
各素子に分割するときの切断ライン近傍）から薄
層１４を除去し、Al層１５ａの下部にある薄層
１４ａとこれを包囲する薄層１４ｂを残存させ
る。
次に、第１図Ｃに示すものに、５％のO2ガス
と95％のN2ガスから成る酸化性雰囲気中で、380
℃、30秒の熱処理を施す。この熱処理の結果、
Al層１５ａは、その下の薄層１４ａを介してn-
形領域１３に対してシヨツトキバリアを形成す
る。このシヨツトキバリアはAlとGaAsのシヨツ
トキバリアと同等の特性を有する。薄層１４ａが
どのような形で残存しているかは定かではない。
従つて、第１図Ｄでは、Al層１５ａと薄層１４
ａを合わせたものをバリア金属層１７即ちダイオ
ードの一方の電極として図示されている。第１図
Ｃの薄層１４ｂは、酸化されて第１図Ｄのチタン
酸化物を含む薄層１８となる。この薄層１８は、
チタン酸化物層であつても、全領域が安定なチタ
ン酸化物かつ絶縁物とみなせるTiO2（２酸化チタ
ン）ではないと推定される。すなわち、薄層１８
のうちn-形領域１３に隣接する側は、Tiが十分
に酸化されておらず、Tiリツチな（化学量論的
にTiO2と比べてTiの組成比が大きい状態を言う）
チタン酸化物となつており、微かに導電性が認め
られる高抵抗領域になつているものと推定され
る。また、薄層１８の表面側（上部）はチタン酸
化物で、薄層１８のn-形領域１３に隣接する極
く薄い領域は高抵抗層として働くチタン金属領域
として残存しているとも推定される。ただし、こ
れら２つの推定構造も、厳密に区別できるもので
はない。
と95％のN2ガスから成る酸化性雰囲気中で、380
℃、30秒の熱処理を施す。この熱処理の結果、
Al層１５ａは、その下の薄層１４ａを介してn-
形領域１３に対してシヨツトキバリアを形成す
る。このシヨツトキバリアはAlとGaAsのシヨツ
トキバリアと同等の特性を有する。薄層１４ａが
どのような形で残存しているかは定かではない。
従つて、第１図Ｄでは、Al層１５ａと薄層１４
ａを合わせたものをバリア金属層１７即ちダイオ
ードの一方の電極として図示されている。第１図
Ｃの薄層１４ｂは、酸化されて第１図Ｄのチタン
酸化物を含む薄層１８となる。この薄層１８は、
チタン酸化物層であつても、全領域が安定なチタ
ン酸化物かつ絶縁物とみなせるTiO2（２酸化チタ
ン）ではないと推定される。すなわち、薄層１８
のうちn-形領域１３に隣接する側は、Tiが十分
に酸化されておらず、Tiリツチな（化学量論的
にTiO2と比べてTiの組成比が大きい状態を言う）
チタン酸化物となつており、微かに導電性が認め
られる高抵抗領域になつているものと推定され
る。また、薄層１８の表面側（上部）はチタン酸
化物で、薄層１８のn-形領域１３に隣接する極
く薄い領域は高抵抗層として働くチタン金属領域
として残存しているとも推定される。ただし、こ
れら２つの推定構造も、厳密に区別できるもので
はない。
次に、第１図Ｅに示す如く、薄層１８の上を保
護膜１９で被覆して、シヨツトキバリア半導体装
置を完成させる。保護膜１９は、CVD法により
形成したSiO2膜（シリコン酸化膜）またはSi3N4
膜（シリコン窒化膜）、あるいは塗布法により形
成したポリイミド樹脂膜などとする。
護膜１９で被覆して、シヨツトキバリア半導体装
置を完成させる。保護膜１９は、CVD法により
形成したSiO2膜（シリコン酸化膜）またはSi3N4
膜（シリコン窒化膜）、あるいは塗布法により形
成したポリイミド樹脂膜などとする。
こうして製作したシヨツトキバリア半導体装置
（シヨツトキ・ダイオード）は、250Vの耐圧（降
状電圧）を示した。これは、上記n-形領域１３
の不純物濃度におけるパルク耐圧（電極１７の中
央領域の耐圧）にほぼ等しい。250V印加時のn-
形領域１３の表面を走査型電子顕微鏡で観察した
ところ、最大電界の生じている位置が電極１７の
端部から35μｍ程度離れた位置にあつた。また、
薄層１８を除去すると、最大電界の位置は電極１
７の端部付近にあり、耐圧は約100Vに低下した。
これらのことから、薄層１８が表面領域での電界
集中を緩和する効果を強く発揮していることがわ
かる。
（シヨツトキ・ダイオード）は、250Vの耐圧（降
状電圧）を示した。これは、上記n-形領域１３
の不純物濃度におけるパルク耐圧（電極１７の中
央領域の耐圧）にほぼ等しい。250V印加時のn-
形領域１３の表面を走査型電子顕微鏡で観察した
ところ、最大電界の生じている位置が電極１７の
端部から35μｍ程度離れた位置にあつた。また、
薄層１８を除去すると、最大電界の位置は電極１
７の端部付近にあり、耐圧は約100Vに低下した。
これらのことから、薄層１８が表面領域での電界
集中を緩和する効果を強く発揮していることがわ
かる。
〔第２の実施例〕
次に、第２図を参照して第２の実施例に係わる
シヨツトキバリア半導体装置及びその製造方法を
説明する。
シヨツトキバリア半導体装置及びその製造方法を
説明する。
まず、第２図Ａに示すGaAs基板１１を用意す
る。この基板１１は第１図Ａのものと同一なもの
である。
る。この基板１１は第１図Ａのものと同一なもの
である。
次に、n-形領域１３の上に全面的にTiの薄層
を真空蒸着した後、フオトエツチングによりシヨ
ツトキバリアを形成すべき中央部及び素子の周辺
領域からTiの薄層を除去し、第２図Ｂに示す厚
さ約50ÅのTiの薄層２０を形成する。
を真空蒸着した後、フオトエツチングによりシヨ
ツトキバリアを形成すべき中央部及び素子の周辺
領域からTiの薄層を除去し、第２図Ｂに示す厚
さ約50ÅのTiの薄層２０を形成する。
次に、Alを全面的に真空蒸着し、フオトエツ
チングによりシヨツトキバリアを形成すべき中央
部のみに厚さ約1μｍのAl層２１を残存させる。
なお、Alの全面蒸着後のフオトエツチング前に、
n+形領域１２の表面にAu−Ge合金から成る電極
１６を形成する。
チングによりシヨツトキバリアを形成すべき中央
部のみに厚さ約1μｍのAl層２１を残存させる。
なお、Alの全面蒸着後のフオトエツチング前に、
n+形領域１２の表面にAu−Ge合金から成る電極
１６を形成する。
次に、第１の実施例と同じ熱処理を酸化雰囲気
中で行う。第２図ＣでAl層２１のうち薄層２０
の上に延在していた周辺部分も、第１の実施例で
述べたように、シヨツトキバリアを形成する。そ
こで、熱処理後を示す第２図Ｄでは、第２図Ｃの
Al層２１とこれに被覆されていた薄層２０の一
部を合わせてバリア金属層２２と図示されてい
る。薄層２０の残りの部分は酸化されて第２図Ｄ
に示す薄層２３となる。この薄層２３は第１図Ｄ
で示す薄層１８と同じものである。
中で行う。第２図ＣでAl層２１のうち薄層２０
の上に延在していた周辺部分も、第１の実施例で
述べたように、シヨツトキバリアを形成する。そ
こで、熱処理後を示す第２図Ｄでは、第２図Ｃの
Al層２１とこれに被覆されていた薄層２０の一
部を合わせてバリア金属層２２と図示されてい
る。薄層２０の残りの部分は酸化されて第２図Ｄ
に示す薄層２３となる。この薄層２３は第１図Ｄ
で示す薄層１８と同じものである。
次に、第２図Ｅに示す如く、第１の実施例と同
様に保護膜１９を形成してシヨツトキバリア半導
体装置を完成させる。
様に保護膜１９を形成してシヨツトキバリア半導
体装置を完成させる。
この第２の実施例の構造のシヨツトキバリア半
導体装置の耐圧は、第１図に示すシヨツトキバリ
ア半導体装置のそれとほぼ同一であつた。
導体装置の耐圧は、第１図に示すシヨツトキバリ
ア半導体装置のそれとほぼ同一であつた。
本発明は、上述の実施例に限定されるものでな
く、種々変形可能なものである。例えば、チタン
の薄層１４，２０は、InやSnを添加したTi層な
どTiを主成分とするものでもよい。またn-形領
域１３は、GaAsに限ることなく、InP（燐化イン
ジウム）等の−族化合物半導体、又は更に別
の半導体であつてもよい。Tiの薄層１４，２０
の厚さと熱処理の条件も種々選択できる。薄層１
４，２０の厚さは20〜300Å、更に望ましくは30
〜200Åが好適範囲である。20Åと言えば数原子
層の厚さで、これ以上薄くすると、均一な薄層を
形成することも難しくなつてくるし、熱処理条件
の設定も難しくなり、結果として安定して高耐圧
を得るのが難しくなる。300Åを越えると、最適
な熱処理条件が高温及び長時間化して生産性が低
下する。熱処理温度は、200〜500℃、更に望まし
くは300〜400℃が好適範囲である。200℃未満で
は熱処理が長時間化するし、500℃を越えると熱
処理が短時間になり過ぎたり、バリア金属や半導
体領域に悪影響を与える恐れも出てくる。熱処理
時間は、生産性と制御性を考えると、薄層１４，
２０の厚さと熱処理温度等を調整して、５秒〜２
時間の範囲に収めるのが望ましい。
く、種々変形可能なものである。例えば、チタン
の薄層１４，２０は、InやSnを添加したTi層な
どTiを主成分とするものでもよい。またn-形領
域１３は、GaAsに限ることなく、InP（燐化イン
ジウム）等の−族化合物半導体、又は更に別
の半導体であつてもよい。Tiの薄層１４，２０
の厚さと熱処理の条件も種々選択できる。薄層１
４，２０の厚さは20〜300Å、更に望ましくは30
〜200Åが好適範囲である。20Åと言えば数原子
層の厚さで、これ以上薄くすると、均一な薄層を
形成することも難しくなつてくるし、熱処理条件
の設定も難しくなり、結果として安定して高耐圧
を得るのが難しくなる。300Åを越えると、最適
な熱処理条件が高温及び長時間化して生産性が低
下する。熱処理温度は、200〜500℃、更に望まし
くは300〜400℃が好適範囲である。200℃未満で
は熱処理が長時間化するし、500℃を越えると熱
処理が短時間になり過ぎたり、バリア金属や半導
体領域に悪影響を与える恐れも出てくる。熱処理
時間は、生産性と制御性を考えると、薄層１４，
２０の厚さと熱処理温度等を調整して、５秒〜２
時間の範囲に収めるのが望ましい。
上述から明らかな如く、本発明によれば、比較
的単純な工程でシヨツトキバリア半導体装置の耐
圧を大幅に向上させることができる。
的単純な工程でシヨツトキバリア半導体装置の耐
圧を大幅に向上させることができる。
第１図Ａ〜Ｅは本発明の第１の実施例に係わる
シヨツトキバリア半導体装置を工程順に示す断面
図、第２図Ａ〜Ｅは本発明の第２の実施例に係わ
るシヨツトキバリア半導体装置を工程順に示す断
面図、第３図及び第４図は従来のシヨツトキバリ
ア半導体装置を示す断面図である。 １１……半導体基板、１３……n-形領域、１
４……Ti薄層、１５……Al層、１７……バリア
金属層、１８……Ti酸化物を含む薄層。
シヨツトキバリア半導体装置を工程順に示す断面
図、第２図Ａ〜Ｅは本発明の第２の実施例に係わ
るシヨツトキバリア半導体装置を工程順に示す断
面図、第３図及び第４図は従来のシヨツトキバリ
ア半導体装置を示す断面図である。 １１……半導体基板、１３……n-形領域、１
４……Ti薄層、１５……Al層、１７……バリア
金属層、１８……Ti酸化物を含む薄層。
Claims (1)
- 【特許請求の範囲】 １ チタンを主成分とする薄層を半導体領域上に
形成した後に、酸化零囲気中で熱処理を施し、前
記熱処理後の前記薄層を、シヨツトキバリアを得
るために前記半導体領域に形成されるバリア金属
層をほぼ隣接して包囲するように、最終的に残存
させることを特徴とするシヨツトキバリア半導体
装置の製造方法。 ２ 前記バリア金属層はチタンを主成分とする薄
層とこの薄層上に形成された金属層とから成るも
のであり、前記熱処理前の前記チタンを主成分と
する薄層は、前記バリア金属層のチタンを主成分
とする薄層に連続し且つ同時に形成されたもので
ある特許請求の範囲第１項記載のシヨツトキバリ
ア半導体装置の製造方法。 ３ 前記半導体領域は−族化合物半導体であ
る特許請求の範囲第１項又は第２項記載のシヨツ
トキバリア半導体装置の製造方法。 ４ 前記バリア金属層はアルミニウムを主成分と
する金属層であり、前記−族化合物半導体は
砒化ガリウムである特許請求の範囲第１項記載の
シヨツトキバリア半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24059186A JPS6394673A (ja) | 1986-10-09 | 1986-10-09 | シヨツトキバリア半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24059186A JPS6394673A (ja) | 1986-10-09 | 1986-10-09 | シヨツトキバリア半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6394673A JPS6394673A (ja) | 1988-04-25 |
| JPH0515311B2 true JPH0515311B2 (ja) | 1993-03-01 |
Family
ID=17061783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24059186A Granted JPS6394673A (ja) | 1986-10-09 | 1986-10-09 | シヨツトキバリア半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6394673A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0618276B2 (ja) * | 1988-11-11 | 1994-03-09 | サンケン電気株式会社 | 半導体装置 |
| US5221638A (en) * | 1991-09-10 | 1993-06-22 | Sanken Electric Co., Ltd. | Method of manufacturing a Schottky barrier semiconductor device |
| JP4942255B2 (ja) * | 2001-05-08 | 2012-05-30 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP4978024B2 (ja) * | 2006-02-22 | 2012-07-18 | 三菱電機株式会社 | ＳｉＣ半導体装置の製造方法 |
| JP4586775B2 (ja) * | 2006-07-24 | 2010-11-24 | 日産自動車株式会社 | 炭化珪素半導体装置 |
-
1986
- 1986-10-09 JP JP24059186A patent/JPS6394673A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6394673A (ja) | 1988-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109478571B (zh) | 半导体装置及半导体装置的制造方法 | |
| WO2010082264A1 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
| EP0077813B1 (en) | Low resistivity composite metallization for semiconductor devices and method therefor | |
| US5112774A (en) | Method of fabricating a high-voltage semiconductor device having a rectifying barrier | |
| JPS61104662A (ja) | 半導体表面のシヨツトキ・バリア接合とその製造方法 | |
| JPH0515311B2 (ja) | ||
| JPH0515312B2 (ja) | ||
| JP2000299479A (ja) | ショットキーダイオードおよびその製造方法 | |
| JPS609159A (ja) | 半導体装置 | |
| JP5775711B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JPH10125936A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH0642541B2 (ja) | ショットキバリア半導体装置 | |
| JP4803523B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0580157B2 (ja) | ||
| JPH0575101A (ja) | シヨツトキ障壁を有する半導体装置 | |
| JP2884376B2 (ja) | 金属酸化物抵抗体の形成方法 | |
| JP2932304B2 (ja) | ショットキ障壁を有する半導体装置の製造方法 | |
| JP2932305B2 (ja) | 半導体装置の製造方法 | |
| JP3139506B2 (ja) | ショットキ障壁を有する半導体装置の製造方法 | |
| JPS5842631B2 (ja) | 接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JP3175761B2 (ja) | ショットキバリア半導体装置の製造方法 | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JPS6020568A (ja) | 半導体装置 | |
| JPH0817228B2 (ja) | 半導体装置の製造方法 | |
| JPH042167A (ja) | ショットキバリア半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |