JPH0817228B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0817228B2 JPH0817228B2 JP63057633A JP5763388A JPH0817228B2 JP H0817228 B2 JPH0817228 B2 JP H0817228B2 JP 63057633 A JP63057633 A JP 63057633A JP 5763388 A JP5763388 A JP 5763388A JP H0817228 B2 JPH0817228 B2 JP H0817228B2
- Authority
- JP
- Japan
- Prior art keywords
- thin layer
- layer
- titanium
- schottky barrier
- titanium oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体の表面安定化膜を有するショットキバ
リア半導体装置の製造方法に関する。
リア半導体装置の製造方法に関する。
［従来の技術］ 半導体素子の表面を安定化又は不活性化するために二
酸化チタンから成る絶縁膜を設けることが特開昭54−15
668号公報に記載されている。
酸化チタンから成る絶縁膜を設けることが特開昭54−15
668号公報に記載されている。
［発明が解決しようとする課題］ しかし、上記公報には半導体基板表面に二酸化チタン
の膜を形成する方法が記載されているのみであって、シ
ョットキバリア半導体装置に対して適用する方法は全く
記載されていない。
の膜を形成する方法が記載されているのみであって、シ
ョットキバリア半導体装置に対して適用する方法は全く
記載されていない。
そこで、本発明の目的は、チタン酸化物薄層を有する
ショットキバリア半導体装置を良好且つ容易に製造する
ことができる方法を提供することにある。
ショットキバリア半導体装置を良好且つ容易に製造する
ことができる方法を提供することにある。
［課題を解決するための手段］ 上記目的を達成するための本発明は、半導体領域上に
開口を有するチタン（Ti）薄層を形成する工程と、前記
開口の中において前記半導体領域の表面に接触し且つ前
記チタンの薄層の内周部分に接触するようにショットキ
バリア電極を形成する工程と、前記ショットキバリア電
極をマスクとして使用して前記チタン薄層の前記ショッ
トキバリア電極によって覆われていない部分を熱酸化又
はプラズマ酸化法によって酸化し、10MΩ／□以上のシ
ート抵抗を有するチタン酸化物薄層を形成する工程とを
備えたショットキバリア半導体装置の製造方法に係わる
ものである。
開口を有するチタン（Ti）薄層を形成する工程と、前記
開口の中において前記半導体領域の表面に接触し且つ前
記チタンの薄層の内周部分に接触するようにショットキ
バリア電極を形成する工程と、前記ショットキバリア電
極をマスクとして使用して前記チタン薄層の前記ショッ
トキバリア電極によって覆われていない部分を熱酸化又
はプラズマ酸化法によって酸化し、10MΩ／□以上のシ
ート抵抗を有するチタン酸化物薄層を形成する工程とを
備えたショットキバリア半導体装置の製造方法に係わる
ものである。
なお、請求項２に示すように、第２のチタン酸化物薄
層を設け、これをフィールドプレートとして使用するこ
ともできる。
層を設け、これをフィールドプレートとして使用するこ
ともできる。
［発明の作用及び効果］ 各請求項の発明においては、ショットキバリア電極の
一部又は全領域を含めてチタン薄層を形成し、ショット
キバリア電極をマスクとして使用するか別のマスクを設
け、マスクで覆われていない部分を酸化させて目的とす
るチタン酸化物薄層を得る。従って、チタン薄層の酸化
されなかった部分が電極として残り、電極と表面安定化
用チタン酸化物薄層とが互いに同一表面上で隣接する。
これにより、電極の下方からチタン酸化物薄層の下方ま
での半導体領域の表面の安定化を良好且つ容易に達成す
ることができる。
一部又は全領域を含めてチタン薄層を形成し、ショット
キバリア電極をマスクとして使用するか別のマスクを設
け、マスクで覆われていない部分を酸化させて目的とす
るチタン酸化物薄層を得る。従って、チタン薄層の酸化
されなかった部分が電極として残り、電極と表面安定化
用チタン酸化物薄層とが互いに同一表面上で隣接する。
これにより、電極の下方からチタン酸化物薄層の下方ま
での半導体領域の表面の安定化を良好且つ容易に達成す
ることができる。
また、請求項１の発明では更に、ショットキバリア電
極をマスクとして使用するので、チタン薄層の選択的酸
化を容易に達成できる。
極をマスクとして使用するので、チタン薄層の選択的酸
化を容易に達成できる。
また、請求項２の発明では更に、フィールドプレート
を容易に形成することができる。
を容易に形成することができる。
［第１の実施例］ 次に、第１図を参照して本発明の第１の実施例に係わ
るGaAsのショットキバリアダイオードチップ及びその製
造方法について説明する。
るGaAsのショットキバリアダイオードチップ及びその製
造方法について説明する。
まず、第１図（Ａ）に示す半導体基板31を用意する。
この半導体基板31はGaAsから成るn+形領域32の上にエピ
タキシャル成長によりGaAsから成る低不純物濃度のｎ形
領域33を形成したものである。ｎ形領域33には、Znの拡
散により全体としてリング状のp+形領域であるガードリ
ング34が形成されている。
この半導体基板31はGaAsから成るn+形領域32の上にエピ
タキシャル成長によりGaAsから成る低不純物濃度のｎ形
領域33を形成したものである。ｎ形領域33には、Znの拡
散により全体としてリング状のp+形領域であるガードリ
ング34が形成されている。
次に、半導体基板31の上面全域にTi（チタン）の薄膜
を真空蒸着し、フォトエッチングにより素子周辺領域と
中央領域に相当する部分を除去し、中央に開口を有して
リング状に残存したTi薄層35を第１図（Ｂ）に示すよう
に形成する。Ti薄層35は、約40オングストローム（0.00
4μｍ）と極薄である。Ti自身は導体金属であるが、極
薄のTi薄層35はシート抵抗約420Ω／□の抵抗膜であ
る。また、半導体基板31の裏面全体にAu−Ge合金とAuを
重ねて真空蒸着し、カソードとなるオーミック電極36を
形成する。
を真空蒸着し、フォトエッチングにより素子周辺領域と
中央領域に相当する部分を除去し、中央に開口を有して
リング状に残存したTi薄層35を第１図（Ｂ）に示すよう
に形成する。Ti薄層35は、約40オングストローム（0.00
4μｍ）と極薄である。Ti自身は導体金属であるが、極
薄のTi薄層35はシート抵抗約420Ω／□の抵抗膜であ
る。また、半導体基板31の裏面全体にAu−Ge合金とAuを
重ねて真空蒸着し、カソードとなるオーミック電極36を
形成する。
次に、半導体基板31の上面全域に約２μｍの厚さのAl
（アルミニウム）層を真空蒸着し、このうち素子周辺側
をフォトエッチングにより除去してカソードとなるバリ
ア電極（ショットキバリアを形成する電極）37を第１図
（Ｃ）に示すように形成する。
（アルミニウム）層を真空蒸着し、このうち素子周辺側
をフォトエッチングにより除去してカソードとなるバリ
ア電極（ショットキバリアを形成する電極）37を第１図
（Ｃ）に示すように形成する。
次に、Ti薄層35を空気中で、約300℃、約30分間の熱
処理を施す。この結果、Ti薄層35のうちバリア電極37に
マスクされていない部分は酸化されて第１図（Ｄ）に示
すチタン酸化物薄層38となる。チタン酸化物薄層38の厚
さは、Ti薄層35の厚さの1.5倍程度となっているものと
思われるが、測定が難しいため正確な値はわからない。
チタン酸化物薄層38は、シート抵抗が約50000MΩ／□
で、絶縁物と見なせるレベルの薄層である。バリア電極
37の下部は酸化されていないので、バリア電極37の一部
と見なせる全体としてリング状のTi薄層35aが残存す
る。
処理を施す。この結果、Ti薄層35のうちバリア電極37に
マスクされていない部分は酸化されて第１図（Ｄ）に示
すチタン酸化物薄層38となる。チタン酸化物薄層38の厚
さは、Ti薄層35の厚さの1.5倍程度となっているものと
思われるが、測定が難しいため正確な値はわからない。
チタン酸化物薄層38は、シート抵抗が約50000MΩ／□
で、絶縁物と見なせるレベルの薄層である。バリア電極
37の下部は酸化されていないので、バリア電極37の一部
と見なせる全体としてリング状のTi薄層35aが残存す
る。
次に、プラズマCVD又は光CVDにより、半導体基板31の
上面全域に約１μｍの厚さのシリコン酸化膜を形成す
る。このシリコン酸化膜の素子周辺領域及び素子中央領
域にある部分をフォトエッチングにより除去し、シリコ
ン酸化膜から成る絶縁膜39を第１図（Ｅ）に示すように
形成する。
上面全域に約１μｍの厚さのシリコン酸化膜を形成す
る。このシリコン酸化膜の素子周辺領域及び素子中央領
域にある部分をフォトエッチングにより除去し、シリコ
ン酸化膜から成る絶縁膜39を第１図（Ｅ）に示すように
形成する。
次に、半導体基板31の上面全域にTi層とAu層を順次真
空蒸着し、この蒸着層の素子周辺側をフォトエッチング
により除去して、外部接続用の電極40を第１図（Ｆ）に
示すように形成する。外部接続用電極40のうち、バリア
電極37よりも素子外周側に延在している部分はフィール
ドプレート40aとして働く。
空蒸着し、この蒸着層の素子周辺側をフォトエッチング
により除去して、外部接続用の電極40を第１図（Ｆ）に
示すように形成する。外部接続用電極40のうち、バリア
電極37よりも素子外周側に延在している部分はフィール
ドプレート40aとして働く。
こうして製作されたショットキバリアダイオードによ
れば、GaAsデバイスとショットキバリアデバイスの特長
である高速動作の効果を得ることができるのみでなく、
ガードリング34とフィールドプレート40aとの組合せに
よって高耐圧化効果を確実に得ることができる。この確
実な高耐圧化効果は、チタン酸化物薄層38の表面安定化
作用によるものである。なお、Ti薄層をバリア電極37の
一部としてｎ形領域33に隣接するように形成しても、こ
のTi薄層がない場合と同等のショットキバリアが形成さ
れる。ただし、このTi薄層が存在すると、熱処理による
バリアハイトφＢの変動がやや大きくなる。そこで、こ
の実施例では、ｎ形領域33と隣接する部分にはTi薄層を
形成していない。ガードリング34と隣接する部分に形成
しているTi薄層35aはバリア電極37の周辺での接着強度
向上に寄与している。
れば、GaAsデバイスとショットキバリアデバイスの特長
である高速動作の効果を得ることができるのみでなく、
ガードリング34とフィールドプレート40aとの組合せに
よって高耐圧化効果を確実に得ることができる。この確
実な高耐圧化効果は、チタン酸化物薄層38の表面安定化
作用によるものである。なお、Ti薄層をバリア電極37の
一部としてｎ形領域33に隣接するように形成しても、こ
のTi薄層がない場合と同等のショットキバリアが形成さ
れる。ただし、このTi薄層が存在すると、熱処理による
バリアハイトφＢの変動がやや大きくなる。そこで、こ
の実施例では、ｎ形領域33と隣接する部分にはTi薄層を
形成していない。ガードリング34と隣接する部分に形成
しているTi薄層35aはバリア電極37の周辺での接着強度
向上に寄与している。
上述から明らかなように本実施例によれば、表面安定
化膜としてのチタン酸化物薄層38を形成する際に、バリ
ア電極37の下にも及ぶようにチタン薄層35を設け、バリ
ア電極37をマスクとしてチタン薄層35を酸化しているの
で、バリア電極37に隣接させてチタン酸化物薄層38を良
好且つ容易に形成することができる。
化膜としてのチタン酸化物薄層38を形成する際に、バリ
ア電極37の下にも及ぶようにチタン薄層35を設け、バリ
ア電極37をマスクとしてチタン薄層35を酸化しているの
で、バリア電極37に隣接させてチタン酸化物薄層38を良
好且つ容易に形成することができる。
［第２の実施例］ 次に、第２図を参照して第２の実施例のGaAsショット
キバリアダイオードの製造方法を説明する。ただし、第
２図において第１図と同一の働きをする部分には同一の
符号を付してこれ等の説明を省略する。
キバリアダイオードの製造方法を説明する。ただし、第
２図において第１図と同一の働きをする部分には同一の
符号を付してこれ等の説明を省略する。
まず、第１図（Ａ）に示すように半導体基板31の上面
全域に第１のTi薄層41及びAl層42を真空蒸着により連続
的に形成する。Ti薄層41の厚さは約40オングストローム
（0.004μｍ）、Al層42の厚さは約２μｍである。ま
た、半導体基板31の裏面にオーミック電極36を形成す
る。
全域に第１のTi薄層41及びAl層42を真空蒸着により連続
的に形成する。Ti薄層41の厚さは約40オングストローム
（0.004μｍ）、Al層42の厚さは約２μｍである。ま
た、半導体基板31の裏面にオーミック電極36を形成す
る。
次に、Al層42のうち素子周辺側をフォトエッチングに
より除去して、第１図（Ｂ）に示すようにAl層42aを形
成する。更に、第１のTi薄層41のうち素子周辺側をフォ
トエッチングにより除去して、Ti薄層41aを形成する。
より除去して、第１図（Ｂ）に示すようにAl層42aを形
成する。更に、第１のTi薄層41のうち素子周辺側をフォ
トエッチングにより除去して、Ti薄層41aを形成する。
次に、空気中で、約300℃、約30分間の熱処理を施
す。この結果、第１のTi薄層41aのうちマスクとしてのA
l層42aに覆われていない部分は酸化されて、第１図
（Ｃ）に示すように全体としてリング状の第１のチタン
酸化物薄層43となる。第１のチタン酸化物薄層43の厚さ
は、Ti薄層41aの厚さの1.5倍程度となっているものと思
われるが、測定が難しいため正確な値はわからない。第
１のチタン酸化物薄層43は、シート抵抗が約50000MΩ／
□で、絶縁物と見なせるレベルの抵抗を有する薄層であ
る。Al層42aの下部は酸化されていないので、Ti薄層41b
として残存する。
す。この結果、第１のTi薄層41aのうちマスクとしてのA
l層42aに覆われていない部分は酸化されて、第１図
（Ｃ）に示すように全体としてリング状の第１のチタン
酸化物薄層43となる。第１のチタン酸化物薄層43の厚さ
は、Ti薄層41aの厚さの1.5倍程度となっているものと思
われるが、測定が難しいため正確な値はわからない。第
１のチタン酸化物薄層43は、シート抵抗が約50000MΩ／
□で、絶縁物と見なせるレベルの抵抗を有する薄層であ
る。Al層42aの下部は酸化されていないので、Ti薄層41b
として残存する。
次に、Al層42aをエッチング除去した後、半導体基板3
1の表面全域に第２のTi薄層44及びAl層45を真空蒸着に
より連続的に形成する。第２のTi薄層44の厚さは約70オ
ングストローム（0.007μｍ）、Al層45の厚さは約２μ
ｍである。
1の表面全域に第２のTi薄層44及びAl層45を真空蒸着に
より連続的に形成する。第２のTi薄層44の厚さは約70オ
ングストローム（0.007μｍ）、Al層45の厚さは約２μ
ｍである。
次に、第２図（Ｂ）と同様にエッチングを行って、Al
層45aとTi薄層44aを形成する。
層45aとTi薄層44aを形成する。
次に、空気中で、約275℃、約30分間の熱処理を施
す。この結果、Ti薄層44aのうちAl層45aにマスクされて
いない部分は酸化されて、第２図（Ｆ）に示すように全
体としてリング状の第２のチタン酸化物薄層46となる。
第２のチタン酸化物薄層46の厚さは、Ti薄層44aの厚さ
の1.5倍程度となっているものと思われるが、測定が難
しいため正確な値はわからない。第２のチタン酸化物薄
層46は、シート抵抗が約100MΩ／□の半絶縁性と言える
レベルの高抵抗層であるが、第１のチタン酸化物薄層43
に比べれば導電性が大きい。Al層45aの下部は酸化され
ていないので、Ti薄層44bとして残存する。
す。この結果、Ti薄層44aのうちAl層45aにマスクされて
いない部分は酸化されて、第２図（Ｆ）に示すように全
体としてリング状の第２のチタン酸化物薄層46となる。
第２のチタン酸化物薄層46の厚さは、Ti薄層44aの厚さ
の1.5倍程度となっているものと思われるが、測定が難
しいため正確な値はわからない。第２のチタン酸化物薄
層46は、シート抵抗が約100MΩ／□の半絶縁性と言える
レベルの高抵抗層であるが、第１のチタン酸化物薄層43
に比べれば導電性が大きい。Al層45aの下部は酸化され
ていないので、Ti薄層44bとして残存する。
次に、Al層45aのうち素子周辺側をフォトエッチング
により除去し、第２図（Ｇ）に示すようにAl層45bを残
存させる。Al層45bとその下部のTi薄層41c、44cとAl層4
5bの外側に位置するTi薄層41d、44dとを合わせてバリア
電極47と呼ぶ。Ti薄層41c、44cは極薄であるため、ショ
ットキバリアの形成にどのように関与しているかは明ら
かではない。Ti薄層41d、44dは、バリア電極47の補助的
な部分であるが、ｎ形領域33との間にショットキバリア
を形成している点においては、Al層45bとTi薄層41c、44
cを合わせたものであるバリア電極47の主要な部分と変
わりはない。
により除去し、第２図（Ｇ）に示すようにAl層45bを残
存させる。Al層45bとその下部のTi薄層41c、44cとAl層4
5bの外側に位置するTi薄層41d、44dとを合わせてバリア
電極47と呼ぶ。Ti薄層41c、44cは極薄であるため、ショ
ットキバリアの形成にどのように関与しているかは明ら
かではない。Ti薄層41d、44dは、バリア電極47の補助的
な部分であるが、ｎ形領域33との間にショットキバリア
を形成している点においては、Al層45bとTi薄層41c、44
cを合わせたものであるバリア電極47の主要な部分と変
わりはない。
次に、第２図（Ｈ）に示すように絶縁層39を形成し、
更に外部接続用電極40を形成してショットキバリアダイ
オードのチップを完成させる。外部接続用電極40は、フ
ィールドプレートとして作用する部分を持たない。しか
し、外部接続用電極40にフィールドプレートとして作用
する部分を形成してもよい。
更に外部接続用電極40を形成してショットキバリアダイ
オードのチップを完成させる。外部接続用電極40は、フ
ィールドプレートとして作用する部分を持たない。しか
し、外部接続用電極40にフィールドプレートとして作用
する部分を形成してもよい。
このショットキバリアダイオードでは、第１のチタン
酸化物薄層43が、ｎ形領域33の表面を安定化している。
第２のチタン酸化物薄層46は、高安定且つ極薄の膜であ
る第１のチタン酸化物薄層43を介してフィールドプレー
トとして作用し、著しい高耐圧化を実現する。Ti薄層41
d、44dは、逆電圧印加時の電界集中点をAl電極45bの端
部である応用集中力から離間させることにより、耐圧歩
留りの向上に寄与する。また、Ti薄層41d、44dを設けた
ことにより逆サージ耐量も向上する。
酸化物薄層43が、ｎ形領域33の表面を安定化している。
第２のチタン酸化物薄層46は、高安定且つ極薄の膜であ
る第１のチタン酸化物薄層43を介してフィールドプレー
トとして作用し、著しい高耐圧化を実現する。Ti薄層41
d、44dは、逆電圧印加時の電界集中点をAl電極45bの端
部である応用集中力から離間させることにより、耐圧歩
留りの向上に寄与する。また、Ti薄層41d、44dを設けた
ことにより逆サージ耐量も向上する。
本実施例は上述の効果の他に、バリア電極47の下まで
延在するようにTi薄層41を設け、これを酸化することに
よって第１のチタン酸化物薄層43を形成しているので、
バリア電極47に隣接して表面安定化のチタン酸化物薄層
43を良好且つ容易に形成できるという効果も有する。
延在するようにTi薄層41を設け、これを酸化することに
よって第１のチタン酸化物薄層43を形成しているので、
バリア電極47に隣接して表面安定化のチタン酸化物薄層
43を良好且つ容易に形成できるという効果も有する。
［変形例］ 上述の実施例に限定されることなく、例えば次のよう
な変形が可能である。
な変形が可能である。
（１）Siに対する熱酸化SiO2膜のような適当な表面安定
化膜のない化合物半導体装置、特に３−５族化合物半導
体装置に適用して効果的である。しかし、Tiを酸化して
得た極薄のチタン酸化物薄層は半導体表面と非常になじ
みが良いため、Si半導体装置等にも適用できる。
化膜のない化合物半導体装置、特に３−５族化合物半導
体装置に適用して効果的である。しかし、Tiを酸化して
得た極薄のチタン酸化物薄層は半導体表面と非常になじ
みが良いため、Si半導体装置等にも適用できる。
（２）チタン酸化物薄層を得るためのTi薄層の厚さは、
10〜200オングストロームの範囲が適当であり、更に望
ましくは20〜100オングストロームが好適である。すな
わち、薄い方は実用レベルで極限的に薄くしても効果が
認められる。また厚い方は、厚くしたからといって効果
が比例的に増大するというものではないので、比較的低
温で短時間のうちに酸化処理ができるレベルに留める。
10〜200オングストロームの範囲が適当であり、更に望
ましくは20〜100オングストロームが好適である。すな
わち、薄い方は実用レベルで極限的に薄くしても効果が
認められる。また厚い方は、厚くしたからといって効果
が比例的に増大するというものではないので、比較的低
温で短時間のうちに酸化処理ができるレベルに留める。
（３）Ti薄層の酸化方法は、熱酸化が最も簡単である
が、プラズマ酸化を用いれば、熱酸化よりも低温・短時
間で酸化することができる。
が、プラズマ酸化を用いれば、熱酸化よりも低温・短時
間で酸化することができる。
（４）チタン酸化物薄層のシート抵抗（すなわち、Ti薄
層の酸化の度合）は、通常は5000MΩ／□を越える絶縁
薄層と見なせるレベルに選ぶ。しかし、半絶縁性薄層と
見なせる10〜5000MΩ／□程度に選ぶことにより、チタ
ン酸化物薄層を表面安定化膜兼高抵抗膜として利用する
こともできる。
層の酸化の度合）は、通常は5000MΩ／□を越える絶縁
薄層と見なせるレベルに選ぶ。しかし、半絶縁性薄層と
見なせる10〜5000MΩ／□程度に選ぶことにより、チタ
ン酸化物薄層を表面安定化膜兼高抵抗膜として利用する
こともできる。
第１図（Ａ）〜（Ｆ）は第１の実施例のショットキバリ
アダイオードを製造工程順に示す断面図、 第２図（Ａ）〜（Ｈ）は第２の実施例のショットキバリ
アダイオードを製造工程順に示す断面図である。 33…ｎ形領域、37…ショットキバリア電極、38…チタン
酸化物薄層、39…絶縁層。
アダイオードを製造工程順に示す断面図、 第２図（Ａ）〜（Ｈ）は第２の実施例のショットキバリ
アダイオードを製造工程順に示す断面図である。 33…ｎ形領域、37…ショットキバリア電極、38…チタン
酸化物薄層、39…絶縁層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/861 29/872 Ｈ０１Ｌ 29/78 ３０１ Ｂ
Claims (2)
- 【請求項１】半導体領域上に開口を有するチタン（Ti）
薄層を形成する工程と、 前記開口の中において前記半導体領域の表面に接触し且
つ前記チタン薄層の内周部分に接触するようにショット
キバリア電極を形成する工程と、 前記ショットキバリア電極をマスクとして使用して前記
チタン薄層の前記ショットキバリア電極によって覆われ
ていない部分を熱酸化又はプラズマ酸化法によって酸化
し、10MΩ／□以上のシート抵抗を有するチタン酸化物
薄層を形成する工程と を備えたショットキバリア半導体装置の製造方法。 - 【請求項２】半導体領域上に第１のチタン（Ti）薄層を
形成する工程と、 前記第１のチタン薄層の中央部分の上にマスクを形成す
る工程と、 前記第１のチタン薄層の前記マスクで覆われていない部
分を熱酸化又はプラズマ酸化法によって酸化し、10MΩ
／□以上のシート抵抗を有する第１のチタン酸化物薄層
を形成する工程と、 前記マスクを除去する工程と、 前記マスクを除去することによって露出した前記第１の
チタン薄層の前記中央部分及び前記第１のチタン酸化物
薄層の上に第２のチタン薄層を形成する工程と、 前記第１のチタン薄層の中央部分の上に前記第２のチタ
ン薄層を介して位置するようにショットキバリア電極を
形成する工程と、 前記ショットキバリア電極をマスクとして前記第２のチ
タン薄層を熱酸化又はプラズマ酸化法によって酸化し、
前記第１のチタン酸化物薄層よりも低いシート抵抗を有
し且つ前記ショットキバリア電極に接続されている第２
のチタン酸化物薄層を形成する工程と を備えたショットキバリア半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63057633A JPH0817228B2 (ja) | 1988-03-11 | 1988-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63057633A JPH0817228B2 (ja) | 1988-03-11 | 1988-03-11 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21252695A Division JPH0851223A (ja) | 1995-07-28 | 1995-07-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01231367A JPH01231367A (ja) | 1989-09-14 |
| JPH0817228B2 true JPH0817228B2 (ja) | 1996-02-21 |
Family
ID=13061300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63057633A Expired - Fee Related JPH0817228B2 (ja) | 1988-03-11 | 1988-03-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817228B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001071055A1 (en) * | 2000-03-22 | 2001-09-27 | Nippon Sheet Glass Co., Ltd. | Substrate with photocatalytic film and method for producing the same |
| JP6519455B2 (ja) * | 2015-11-26 | 2019-05-29 | 三菱電機株式会社 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52129380A (en) * | 1976-04-23 | 1977-10-29 | Hitachi Ltd | Semiconductor device |
| JPS5415668A (en) * | 1975-06-30 | 1979-02-05 | Handotai Kenkyu Shinkokai | Method of producing semiconductor |
| JPS62183177A (ja) * | 1986-02-06 | 1987-08-11 | Nec Corp | 半導体装置 |
-
1988
- 1988-03-11 JP JP63057633A patent/JPH0817228B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5415668A (en) * | 1975-06-30 | 1979-02-05 | Handotai Kenkyu Shinkokai | Method of producing semiconductor |
| JPS52129380A (en) * | 1976-04-23 | 1977-10-29 | Hitachi Ltd | Semiconductor device |
| JPS62183177A (ja) * | 1986-02-06 | 1987-08-11 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01231367A (ja) | 1989-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0057135B1 (en) | Low resistance schottky diode on polysilicon/metal-silicide | |
| JP3023853B2 (ja) | 半導体装置の製造方法 | |
| US4980749A (en) | P-N junction semiconductor device and method of fabrication | |
| JPH0817228B2 (ja) | 半導体装置の製造方法 | |
| JPS60157268A (ja) | シヨツトキバリアダイオ−ド | |
| JP4803523B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0515311B2 (ja) | ||
| JPH0580157B2 (ja) | ||
| JPH0642541B2 (ja) | ショットキバリア半導体装置 | |
| JP3175761B2 (ja) | ショットキバリア半導体装置の製造方法 | |
| JPH0851223A (ja) | 半導体装置 | |
| JP3389944B2 (ja) | ショットキバリア半導体装置の製造方法 | |
| JP2884376B2 (ja) | 金属酸化物抵抗体の形成方法 | |
| JPS5877256A (ja) | 半導体装置の電極構造 | |
| JP2932305B2 (ja) | 半導体装置の製造方法 | |
| JPH0515312B2 (ja) | ||
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JP3372109B2 (ja) | 半導体装置 | |
| JPS5984468A (ja) | 半導体装置 | |
| JP2661153B2 (ja) | 半導体装置の製造方法 | |
| JPH0618270B2 (ja) | シヨツトキバリア半導体装置 | |
| JPH0581067B2 (ja) | ||
| JPH0573351B2 (ja) | ||
| JPH0485965A (ja) | ショットキバリア半導体装置の製造方法 | |
| JPH0618279B2 (ja) | シヨツトキバリア半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |