JPH01231367A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は半導体の表面安定化膜を有する半導体装置の製
造方法に胸する。

〔従来の技術〕

耐圧向上を図るために第６図に示すよりにフィールドプ
レートを設けた接合形ダイオードチップは公知である。

このダイオードチップの半導体基板１はｎ　影領域２と
ｎ影領域５とｐ影領域４とから成り、ｐｎ接合５を含む
。半導体基板１のｐｎ接合５を含む表面上には絶縁層６
が設けらｊ。

ｐ形＠域４にはアノードとなるｔ極７が設けられ。

十 ｎ形佃域２の下面にはカンードとなる電極８が設けられ
ている。電＆７の内でｐｎ接合５ＫＩＪ接するｎｆｔ！
／領ｆｉＲ３の表面上に延在する部分がフィールドブレ
ー）７ａとなっている。

このダイオードチップの電＆７．８間に逆電圧が印加さ
４たとき、フィールドグレート７ａＫＪる電界効果によ
ってフィールドル−）７ａの下部のｎ影領域３に空乏Ｉ
―が誘起さｒｉるため、第６図に破線で模式的に示すよ
りな空乏層９が形成さｒする。その結果、ｐｎ接合５の
コーナ一部及び端部での電界集中が緩和され、フィール
ドプレート７ａがない場合よりも耐圧が同士する。

〔発明が解決しようとする課題〕

しかしながら、半導体であるｎ形軸域３の表面（絶縁膜
６との界面）は極めて敏感であり、絶縁膜６の形成条件
や膜責等によってその様相が著しく変化する。したがっ
て、ｐｎ接合５のコーナー！１５及び端部における空乏
層９の広がりは、ｎ形飴域３の表面の敏感な性ηを反映
して広かったり狭かったり不安定である。絶縁膜６の材
料、形成方法、膜質等の検討及び改良によりｎ形ＩＪ域
５の表面状態を安定化させる試みが畏年に段って続けら
Ｔ１ているが、十分と１える成果は得ら１＋ていない。

結果として、第６図のダイオードにおいても、設計どお
りあるいは設計値以上の耐圧が侍らｊるものがあるかと
思えば設計値を大幅に下回る耐圧しか得らｎないものが
出るなど、設計耐圧を確実に藁い歩憤りで得ることがで
きないのが実状である。

高耐圧化４ｖ、　造としてフィールドプレートと並んで
多用さｒｔでいるものとしてＦＬＲ（フィールトリミツ
ティングリング）がある。この構造においても１表面近
傍における空乏層の広がりが不安定であることによって
、設計耐圧を高い歩留りで得ることができないのが実状
である。

そこで本発明の目的は、＃−導体表面と安定化させて半
導体装置の電気的特性を安定化させることにある。％に
、フィールドプレートやＦＬＲといった高耐圧化構造と
組合せて、？ｉ７ｈい歩留りで高耐圧の半導体装置を製
造する方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するための不発明は、牛導体頌域に隣接
してチタン（’］’ｉ）薄層を形成し、このチタン薄層
ｔ−酸化してシート抵抗１０ＭΩ／Ｏ以上のチタン酸化
物薄層を形成し、このチタン酸化物薄層の少なくとも−
Ｓを牛導体表面安定化膜として使用することを％徴とす
る半導体装置の製造方法に係わるものである。

なお、牛導体表面の安定化を−Ｊ−確実にするためには
、チタン酸化物薄層上に絶縁物ｌ−を形成てることが望
ましい。

また、チタン散化物薄層上に高抵抗層から成るフィール
ドプレートを形成することが望ましい。

〔作　用〕

チタン薄層を酸化してシート抵抗１０ＭΩ／Ｏ以上例し
たチタン酸化物ｍ層は安定度の高い牛導体表面安定化膜
として作用する。

チタン酸化物薄層の士に絶縁物層を形成すると。

この絶縁物層がチタン酸化物薄層の保＊膜として働き、
半導体装置の製造歩留りを向上させることができる。

チタン酸化物薄層上に高抵抗薄層から成るフィールドグ
レートを形成てると、チタン酸化物薄湘の安定化作用と
フィールドプレートによる耐圧向上作用との・両方の働
きで、高耐圧半導体装置を提供てることがＥｌ能になる
。

〔第１の実施例〕 第１図を参照して不発明の第１の実施例に係わるＧａＡ
ｓ　（砒、化ガリウム）の接合形ダイオード及びその製
造方法を説明する。

ます、第１幽囚に示す夕”イオードチップを本成するた
めの半導体基板１１を用意する。この半導体基８２１１
は、ＧａＡｓから取るｎ影領域１２の±にエピタキシャ
ル成長によつＧａＡｓから取る低不純物濃度のｎ影領域
１３を形成し、更に、ｎ形頭域１３の中にＺｎ　（亜鉛
）の拡散によりｐ　影領域１、ａを形成したものであり
、ｐｎ接合１５を含む。

次に、第１図のＪＫ示すように、半導体基板１１の土面
全域に真空蒸着により約４０λ（０，００４μｍ）と極
薄のゴｉ（チタン）薄Ｎを形成し、素子の周辺佃域と中
央領域にある部分をフォトエツチングにより除去して、
Ｔｉ博／１ｌｌｉ１６ｔ−形成てる。

次に、Ｔｉ薄層１６に９気中で、約６００℃、約３０分
間の熱処理を施丁。この結果、Ｔｉ薄層１６は酸化され
て第１図ＣＣ）に示すチタン酸化物？Ｓ層１７となる。

チタン酸化物薄〜１７の淳さは、Ｔｉｉ専層１６の淳さ
の１．５倍程度になっているものと思われるが、１１１
１Ｉ足が難しいため正確な値はわρ）らない。チタン酸
化物薄層１７は、シート抵抗が約５００００ＭΩ／Ｏで
、絶縁物と見なせるレベルの抵抗を有する薄層である。

チタン酸化物薄層１７は。

ｐｎ接合１５の端部を跨いで素子の周辺領域に延びてお
り、全体としてはｐｎ接合１５の端部に沿って環状に形
成されている。

次に、プラズマＣＶＤ又は光ＣＶＤ法で形成したシリコ
ン酸化膜を半導体基板１１の上面全域に形成し、更にこ
のシリコン酸化膜のうち素子の周辺領域と中央領域にあ
る部分をエツチング除去して、チタン酸化物ｍ層１７を
被覆している環状絶縁層１８を第１図■に示すように形
成てる。

次に、半導体基板１１の上面全域にＡｕ　（金）−Ｚｎ
　（亜鉛）の合金を真空蒸着し更にＡｕを重ねて真空蒸
着し、このうち素子周辺領域の部分をエツチング除去し
て、アノードとなるオーミック電極１９を第１図（ト）
に示すように形成する。電極１９のうち、ｐ影領域１４
の外周上に廷びる部分がフィールドプレート１９として
作用する。更に、半導体基板１１の裏面全域にＡｕ　−
Ｇｅの合金を真空蒸着し更にＡｕヲ重ねて真空蒸着して
、カソードとなるオーずツク電極２０を形成する。

こうして製作された接合形ダイオードは、ＧａＡｓデバ
イスの特長である高速動作はもちろんのこと、フィール
ドグレート１９ａの高耐圧化効果が確実に得られ、耐圧
の時間的ドリフトＣクリープ現象）もなく、７ｆｆｒ望
の耐圧が高い製造歩留りで得られる。この確実な高耐圧
化効果は、チタン酸化物薄層１７がこｔ（に隣接するｎ
影領域１３の表面状態を安定化させているため、フィー
ルドプレート１９ａによる空乏層の広がりのバラツキが
少ないことに起因する。なお、チタン酸化物薄層１７は
１表面近傍の空乏層を適度に広げるよりに作用している
ようである。

〔第２の実施例〕 次に、第２図を参照して第２の実施例の半導体装置を説
明する。但し、第２図において第１図と同一の働きを有
する部分には同一の符号を付してこれ等の説明を省略す
る。

第２図に示すＧａＡｓの接合形ダイオードチップは、ｐ
影領域１４を離間して包囲するＪ’）に全体としてリン
グ状にそれぞれ形成さす（た２つのｐ影領域から成るＦ
ＬＲ２１％２２を除いて第１図のダイオードチップと同
様に形成さｒＬでいる。ＦＬＲ２１，２２を形成した場
合も、チタン酸化物薄層７７０表面安定化作用に１９逆
電圧印Ｗ時の空乏層の広がりのバラツキが少なく、設計
耐圧が高い楽造歩留りで得られる。丁なわち、ＦＬＲ２
１゜２２による高耐圧化効果が確実に得られ、高耐圧の
ダイオードを実現でまる。

〔第３の実施例〕 第３図を参照して本発明をＧａＡｓのショットキバ１７
アダイオードチツプの製作に適用した例について説ＢＡ
する。

一！す、第３図（４）に示す半導体基板３１を用意する
。この半導体基板３１奢工、　ＧａＡｓから成るｎ影領
域３２の上にエビタギシャル敢長ニよ’ＩＩ　ＧａＡｓ
から取る低不純物き度のｎ影領域３３ｔ−形成したもの
である。ｎ影領域３３には、　Ｚｎの拡散により全体と
してりング状のｐ影領域であるガードリンク３４が形成
されている。

次に、半導体基板３１の上面全域に１°ｉ（チタン）の
＃膜を真空蒸着し、フォトエツチングにより素子周辺領
域と中央領域にある部分を除去し、リング状に残存した
Ｔｉ薄層３５を第３図（Ｂｒに示すように形成する。　
Ｔｉ薄層３５は、約４０λ（０，００４μｍ）と極薄で
ある。Ｔｉ自身は導体金楓であるが、＆薄のＴｉ薄層３
５はシート抵抗約４２００／口の抵抗膜である。また、
半導体基板３１の裏面全域にＡｕ　−Ｇｅ合金とＡｕを
重ねて真空蒸着し。

カソードとなるオーミック電極３６を形成する。

次に、＃−導体基板３１の上面全域に約２μｍＯＮ？（
１＞ＡＩ　（アル６　ニウム）／ｉ＃を真空蒸着し、こ
のうち素子周辺側？フォトエツチングにＪり除去してカ
ソードとなるバリアＩＥ極Ｃショットキバリアを形成す
る′ｌ！Ｌ極）３７を第３図（Ｃ）に示すように形成す
る。

次に、　Ｔｉ薄層３５を９気中で、約３０Ｃ１’Ｃ，約
６Ｑ分間の熱処理を施て。この結果、Ｔｉ薄層３５のう
ちバリア電極３７にマスクされていない部分は酸化され
て第３図Ｏに示てチタン酸化物薄層３８となる。チタン
酸化＊＠層３８の厚さは、７°ｉ淋層３５の厚さの１．
５倍８度になっているものと思われるが、測定が難しい
ため正確な値はわからない。チタン酸化物薄層３８は、
シート抵抗が約５００００ＭΩ／Ｏで、絶縁物と見なせ
るレベルの薄層である。バリア電極３７の下部は酸化さ
れないので、バリア電ａ！３７の一部と見なせる全体と
してリング状のｌ’ｉ　？ｉｌ／ｉｌｉ　３５　ａが残
存する。

次に、グラズマＣＶＤ又は光ＣＶＤにより、半導体基板
３１の上面全域に約１μｍＬｖ厚さのシリコン酸化Ｍ！
を形成する。このシリコン酸化膜の素子周辺領域及び素
子中央Ｍ＊にある部分をフォトエツチングにより除去し
、シリコン酸化膜から成る絶縁膜３９を第６図■に示す
ように形成する。

次に、半導体基板３１の上面全域にＴｉ　ＮとＡｕ層を
１１１次真窒蒸看し、この蒸着層の素子周辺側を７オト
エツチングにより除去して、外Ｓ接続用の電極４０を第
３図ω）に示てように形成する。外部接続用電極４０の
うち、バリア電極３７　Ｊ：　’ｌ　モ２子外周側に蝙
在し、ている部分はフィールドグレート４０ａとして働
く。

こうして製作さＴｔだショットキバリアダイオードは、
　ＧａＡｓデバイスとショットキバリアデバイスの特長
である高速動作はもちろん、ガードリング３４とフィー
ルドブレー）ＡＯａ’を組合せた高耐圧化効果が確実に
得られた。この確実な高耐圧化効果は、第１の実施例で
述べたように、チタン酸化物？ｌ＃層３８の表面安定化
作用によるものである。なお、Ｔｉ薄層をバリア電＆３
７の一部としてｎ影領域３３に隣接するように形成して
も、このＴｉ薄層がない場合と回等のショットキバリア
が形成される。たたし、このＴｉ￥Ｓ層が存在すると、
ＰＰ処理によるバリアハイドφ３の変動がやや大きくな
る。そこで、この実施例では、ｎ形仙域３３と隣接する
部分にはＴｉ薄層を形成していない。ガードリング３４
と隣接てる部分に形成しているＴｉ：ａ層３５ａはバ１
ｊア電極３７の周辺での接着強度向上に寄与している。

〔ｗＪ４の実施例〕 次に、第４図を参照して第４の実施例のＧａＡｓショッ
トキバリアダイオードの製造方法を説明てろ。たたし、
第４図において第３図と同一の働きをする部分には（ロ
）−の符号を付してこれ等の説明を省略てる。

まず、第４１囚に示すよりに半導体基板３１の土面全域
に１゛ｉ＃層４１及びＡＩ層４２を真空蒸着により連続
的に形成する。Ｔｉ薄層４１の淳さは約１１　ＯＡ　（
０，００４μｍ　）、　Ａｌ　ｋｌｉ　２（Ｄ厚さは約
２ρｍである。また、半導体基板３１の裏面にオーεツ
ク１極３６を形成する。

次に、ＡＩ層４２のうち素子周辺１ｌｌｌをフォトエツ
チングにより除去して、第４図の１に示すようにＡＩ）
曽４７ａを形成する。更に、Ｔｉ薄ノ曽４１のうち素子
周辺側をフォトエツチングにより除去して、１゛ｉｍ層
ａ１ａを形成する。

次に、空気中で、約３００℃、約３０分間の熱処理を施
丁。この結果、１゛ｉ薄層４１ａのうちＡＩＪ＊　Ａ　
２　ａにマスクされていない部分は酸化されて。

第４図（Ｑに示すように全体としてリング状のチタン酸
化物薄層４３となる。チタン酸化物薄層４３の厚さはＴ
ｉ　４層４１ａの１．５倍程度になっているものと思わ
すＬるが、　ｌ！！ｌ＋定が難しいため正確な値にわか
らない。チタン酸化物ｍ層４３は、シート抵抗が約５０
０００ＭΩ／Ｏで、ｅ練物と見なせるレベルの抵抗’ｔ
−ｉてる薄層である。ＡＩ　Ｉ栃Ａ２ａの下部は酸化さ
れないので、Ｔｉ薄層４１ｂとして残存する。

次に、　Ａ１層４２　ａｔ′エツチング除去した後、半
導体基板３１の表面全域に１′ｉ噂層４４及びＡｌ７ｉ
１１４５を真空蒸着により連続的に形成てる。Ｔｉ薄層
４４の厚さは約７　ＯＡ　（０，００７ａｍ　）、　Ａ
Ｉ層６Ｓの厚さは約２μｍである。

次に、第４図（Ｂ）と同様のエツチングを行って。

ＡＩ層ｄ５ａと〕゛ｉ博油層４４ａｉ形敢イ。

次に、空気中で、約２７５℃、約３０分間の熱処理を施
丁。この結果、Ｔｉ薄）ｆｌＡＩＬａのうちＡ１層４５
ａにマスクされていない部分は酸化されて第４図［Ｆ］
に示すように全体としてリング状のチタン酸化物薄層４
６となる。チタン酸化物薄層４６の厚さはＴｉｍ層４４
ａの１．５倍程良になっているものと思わｔ（るが、測
定が難しいため正確な値はわからない。チタン酸化物薄
層４６は、シート抵抗が約１００ＭΩ／Ｏの半絶縁性と
言えるレベルの高抵抗層であるが、チタン酸化物薄１−
４３に比べねば導電性が大きい。ＡＩ層４５ａの下部は
酸化さＴ′Ｌないので、Ｔｉ＃層４４ｂとして残存する
。

次に、ＡＩ層ｄ５ａのうち素子周辺側ｊをフォトエツチ
ングＫｊｌｊｉ去し、第４図ＤＫ示すようにＡＩ層４５
ｂを残存させる５ＡＩ層４５ｂとその下部のＴｉ４層４
１ｃ、４４ｃとＡＩ層４５ｂの外側に位置する７゛ｉ薄
層４１ｄ、１．ａｄとを合わせてバリア電＠１４７と呼
ぶ。Ｔｉ薄ノ曽ａ１ｃ、ｄｄｅは極薄であるため、ショ
ットキパ＋７７の形成にどのように関与しているかは明
らかではない。Ｔｉ薄層、ｆｉｌｄ。

１１１１ｄは、バリアを極４７の補助的な部分であるが
、ｎ影領域３３との間にショットキバリアを形成（，４
ている点においては、　ＡＩ層ｄ５ｂと］゛ｉ博層Ａ１
ｃ、１ＩＡｃを合わせたものであるバリア電極４７の主
要な部分と変わりはない。

次に、第４図０に示すように絶縁層３９′ｔ−形成し、
更に外Ｓ接続用’ＲＬ＆ＩＡＯ’ａ−形成してショット
キバリアダイオードのチックを光取させる。外部接続用
電＠Ｌ４０は、フィールドプレートとして作用てる部分
を持たない。しかし、外部接続用電極４０にフィールド
プレートとして作用する部分Ｃ第１図のフィールドプレ
ー）４Ｑａ　）を形成してもよい。

このショットキバリアダイオードでは、チタン酸化物ｍ
層４３が、ｎ影領域３３の表面を安定化し、ている。チ
タン酸化物薄層４６は、高安定かつ極薄の膜であるチタ
ン酸化物薄／ｉｉ＋４３を弁してフィールドプレートと
して作用し、著しい高耐圧化を５！曳する。１”ｉ薄層
４１ｄ、４４ｄは、逆電圧臼加時の電界集中戸をＡＩ電
極４５ｂの端部である応力集中点から離間させることに
より、耐圧歩留りの向±に寄与てる。また、Ｔｉ薄層４
１ｄ、４４ｄを設けたことにより逆サージ耐量も向上す
る。

〔ｖ８５の実施例〕 第５図を参照して第５の実施例に係わるＧａ　Ａｓの絶
縁ゲート形Ｆ　Ｅ　’１”を説明する。ＧａＡｓから成
るｎ影領域５１内に、ソース領域となるｐ影領域５２と
ドレイン領域となるｐ形佃域５３をＺｎの拡散により形
成する。製造工程図は省略している２５１、　ソ（Ｄａ
、　約４０　Ｘ　（０，００４μｍ　）　ｔＤ厚サすＴ
ｉ＊Ｂ！ｓを真空蒸着し、酸化とフォトエツチングの工
程を経てチタン酸化物薄層５４を形成てる。更に、　５
ｉ（Ｊ２膜から成る絶縁膜５５を形成する。次に。

Ｔｉ層にＡ１層を重ねたゲート電極５６を真空蒸着によ
り形成する。更Ｋ　Ａｕ　−Ｚｎ合金１にＡｕ層を重ね
たソース電極５７とドレイン電極５８を真空蒸着により
形成する。このＦＥＴでは、チタン酸化物薄層５４がゲ
ート１１Ｉ極５６の直下のｎ形佃域５１の表面を安定化
し、ＦＥＴのしきい値のバラツキが減少てるとともに、
ゲート特性の時間ドリフト現象も消えるなど特性が安定
化する。

〔ｉ形例〕

上述の実施例に限定されることなく１例えば次のような
変形が可能である。

（１１トランジスタ、ダイオード、サイリスタ。

ＩＣなどあらゆる種類の牛導体装置に応用できる。

１２１　　Ｓｉに対する熱酸化５ｉＣ）２膜のような適
当な表面安定化膜のない化合物学導体装置、特に１１１
一マ族化合物牛導体装置に適用して効果的である。

しかし、Ｔｉを酸化して得た極薄のチタン酸化物薄層は
牛導体表面と非常になじみが良いため、Ｓｉ生導体装置
等にも適用できる。

（３１チタン酸化物薄層を得るためのＴｉｎ層の厚さは
、１０〜２００Ａの範囲が適当であり、更に望牙しくは
２０〜１００Ａが好適である。′ｒなわち、薄い方は実
用レベルで＆限的に薄くしても効果が認められる。筐た
厚い方は、厚＜シ、だからといって効果が比例的に増大
すると舘うものではないので、比較的低温で短時間のう
ちに酸化処理ができるレベルに留める。

（４）１゛ｉ＃膜の酸化力法は、熱酸化が最も簡単であ
るが、プラズマ酸化を用いれば、熱酸化まりも低温・短
時間で酸化することができる。

（５）チタン酸化物ｍ層のシート抵抗（丁なわち。

Ｔｉ？ＩＩ層の酸化の度合）は１通常は５００００　Ｍ
Ω／Ｏを越える絶縁薄層と見なせるレベルに選ぶ。

しかし、半絶縁性薄層と見なせる１０〜５０００ＭΩ／
Ｏ程度に選ぶことにより、チタン酸化物薄層を表面安定
化膜兼高抵抗膜として利用することもできる。

〔発明の効果コ 手込のように本発明によれば、チタン酸化物薄層の表面
安定化作用により、電気的特性の安定した牛導体装置を
提供てることができる。高耐圧化構造と組合せた場合に
は、高い製造歩留りで高耐圧半導体装１１を得ることが
できる。

【図面の簡単な説明】 第１図囚〜■は第１の実施例に係わる接合形ダイオード
を製造工程順に示す断面図。 第２図は第２の実施例に係わる接合形ダイオードを示す
断面図。 第６図囚〜［Ｆ］は第６の実施例のショットキバリアタ
゛イオードを輿造工程１１１１に示す断面図。 第４囚囚〜おは第４の実施例のショットキバリアタ゛イ
オードを製造工程順に示す断面図。 第５図は第５の実施例のＦ　Ｅ　Ｔの一部を示す断囲内
。 第６因は従来の接合形ダイオードを示す断面図である。 １３・・・ｎ影領域、１４・・・ｐ＋形領領域１７・・
・チタン酸化物薄層、１８・・・絶縁ｌ−１１９・・・
電極。

Claims (1)

1. 【特許請求の範囲】 〔１〕半導体領域上に隣接してチタン（Ｔｉ）薄層を形
   成し、このチタン薄層を酸化してシート抵抗１０ＭΩ／
   Ｏ以上のチタン酸化物薄層を形成し、このチタン酸化物
   薄層の少なくとも一部を半導体表面安定化膜として使用
   することを特徴とする半導体装置の製造方法。 〔２〕更に、前記チタン酸化物薄層上に隣接して絶縁物
   層を形成することを特徴とする請求項１の半導体装置の
   製造方法。 〔３〕更に、前記チタン酸化物薄層上に隣接して高抵抗
   薄層から成るフィールドプレートを形成することを特徴
   とする請求項１の半導体装置の製造方法。