KR930004717B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR930004717B1
KR930004717B1 KR1019890015796A KR890015796A KR930004717B1 KR 930004717 B1 KR930004717 B1 KR 930004717B1 KR 1019890015796 A KR1019890015796 A KR 1019890015796A KR 890015796 A KR890015796 A KR 890015796A KR 930004717 B1 KR930004717 B1 KR 930004717B1
Authority
KR
South Korea
Prior art keywords
thin layer
region
semiconductor
titanium oxide
schottky barrier
Prior art date
Application number
KR1019890015796A
Other languages
English (en)
Other versions
KR900008668A (ko
Inventor
고오지 오오쯔까
히로가즈인 고토오
Original Assignee
산켄덴끼 가부시끼가이샤
고타니 고우이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산켄덴끼 가부시끼가이샤, 고타니 고우이찌 filed Critical 산켄덴끼 가부시끼가이샤
Publication of KR900008668A publication Critical patent/KR900008668A/ko
Application granted granted Critical
Publication of KR930004717B1 publication Critical patent/KR930004717B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/139—Schottky barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/14—Schottky barrier contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/934—Sheet resistance, i.e. dopant parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체 장치
제 1도는 본 발명의 제1의 실시예에 관한 쇼트키배리어 다이오드를 보여주는 단면도.
제2도는 제1도의 접속전극과 실리콘산화막을 생략한 쇼트키배리어다이오드를 보여주는 평면도.
제3a, b도는 제1도의 쇼트키배리어다이오드의 제조방법을 공정순으로 보여주는 단면도.
제4도는 제1도의 쇼트키배리어다이오드와 2개의 비교예의 쇼트키배리어 다이오드의 역전압-역전류 특성을 보여주는 도면.
제5도는 본 발명의 제2의 실시예에 관한 쇼트키배리어 다이오드를 보여주는 단면도.
제6도는 본 발명의 제3의 실시예에 관한 사트키배리어 다이오드를 보여주는 단면도.
제7도는 본 발명의 제4의 실시예에 관한 pn접합 다이오드를 보여주는 단면도.
제8도는 제7도의 전극과 실리콘산화막을 생략한 pn접합 다이오드의 평면도.
* 도면의 주요부분에 대한 부호의 설명
(3) : n형영역 (4) : 배리어 전극
(7a),(7b),(7c),(7d) : 티탄산화물박층
(9) : 접속전극 (11) : 공핍층
(23) : n형영역 (24) : p+형영역
(26) : 오믹전극
(27a),(27b),(27c),(27d) : 티탄산화물박층
본 발명은 쇼트키배리어 및/또는 pn접합을 포함하는 고내압 반도체장치에 관한 것이다.
쇼트키배리어 반도체장치나 pn접합반도체장치의 고내압화 구조로서, 필드 플레이트구조, 필드리미팅 링 구조 혹은 이들 조합 구조가 널리 채용되어 있다. 이들 고내압화구조는, 주된 정류장벽(쇼트키배리어와 pn접합이 대표적임)의 주변부에서의 내압을 중앙부에서의 내압(소위벌크내압)에 접근시키는 것을 시도한 것이다. 그러나, 여러해에 걸친 많은 노력에도 불구하고, 벌크 내압에 가까운 내압을 비교적 간단한 구조 및 제법하에서 안정되고 확실하게 얻지는 못하고 있다.
본원 발명자들은, 이 문제를 해결할 수 있는 구조로서 저항성 쇼트키배리어 필드플레이트(Resistive Schottky Barrier Field Plate, 약어로는 RESP)라고 부르는 구조를 제안하고, 쇼트키 배리어 반도체장치에 적용한 것을 한국특허출원 제15818/88호로서, pn접합반도체장치에 적용한 것을 한국특허출원 제4252/89호로서 각각 출원하였다. 이들 출원의 실시예에서 RESP는 반도체영역상에 형성한 Ti(티탄)박막을 산화한 티탄산화물 박층으로 형성되어 있으며, 그의 시트저항은 전체적으로 균일하다. RESP구조에 있어서는, 역전압인가시에 RESP에 역전류가 흘러서 전위 기울기가 형성되고, 이 전위기울기에 의하여 주된 정류장벽의 둘레 가장자리에서의 전계집중이 완화되고, 벌크내압에 가까운 고내압이 안정 및 확실하게 얻어진다. 절연물의 상부에 뻗어나가 있도록 한 필드플레이트를 고저항층으로 형성한 구조, 소위 저항성 필드플레이트 구조가 잘 알려지고 있다. RESP구조는 필드 플레이트를 고저항층으로 형성하는 점에서 종래의 저항성 필드 플레이트 구조와 공통하고 있다. 그러나 RESP구조는, RESP가 반도체영역상에 직접 접촉하여 쇼트키배리어를 형성하고 있는점에 기인하여, 고내압화, 고온에서의 내압특성의 안정성, 신뢰서의 어느면에서도 종래의 저항성 필드플레이트구조 보다 더욱 우수한 결과를 얻을 수가 있다.
종래의 거의 모든 RESP구조에서는, 역전압인가시에 RESP의 외주변부에서 1차브레이크다운이라고 불리는 브레이크다운 현상이 발생한다. 이 1차부레이크다운에 수반하는 역전류는, RESP의 저항치에 의한 제한을 받으며, 내압저하를 가져오지 않는 정도의 미소전류에 머문다. 그러나, 1차브레이크다운은 미소하지만 역전류 레벨의 증대를 가져오므로 바람직한 현상은 아니다.
따라서 본 발명의 목적은, 역전류레벨이 감소된 RESP구조를 실현하고, 그러함으로써 한층 우수한 특성을 갖는 고내압 반도체장치를 제공하는데 있다.
상기와 같은 문제점을 해결하고, 상기와 같은 목적을 달성하기 위하여 본 발명은, 반도체영역과, 전극을 구비하고 반도체 영역과의 사이에 정류장벽을 형성하기 위한 정류장벽형성수단과, 전극을 포위하도록 반도체영역상에 배치되고, 또한 전극에 전기적으로 접속되고, 또한 전극의 시트저항보다 큰 10kΩ/□ 이상의 시트 저항을 가지며, 또한 반도체영역과의 사이에 쇼트키배리어가 생기도록 형성되어 있는 예컨대 실시예의 티탄산화물박층(7a, 7e, 7h, 27a)와 같은 제1의 박층영역과, 제1의 박층영역을 포위하도록 반도체영역상에 배치되고, 또한 제1의 박층 영역보다 큰 시트저항을 가지며, 또한 반도체영역과의 사이에 쇼트키배리어가 생기도록 형성되어 있는 예컨대 실시예의 티탄산화물박층(7a), (7f), (7i), (27b)와 같은 제2의 박층영역과를 구비하고 있는 것을 특징으로 하는 반도체장치에 관한 것이다.
더우기, 반도체장치는 쇼트키배리어 반도체장치 또는 pn접합반도체장치 또는 pn접합으로 이루어지는 가이드링을 갖는 쇼트키 배리어 반도체장치이다. 쇼트키 배리어 반도체장치인 경우의 정류장벽 형성수단은, 반도체영역과의 사이에 쇼트키 배리어를 형성하는 배리어전극이다. pn접합반도체장치인 경우의 정류장벽 형성수단은, 반도체영역과 반대의 도전형을 가지며, 또한 반도체영역 보다도 낮은 저항율을 가지고 있는 반대 도전형 반도체영역과, 반대 도전형 반도체영역상에 형성된 오믹전극으로 이루어지는 것이다. 또한 제1 및 제2의 박층영역은, 바람직하게는 각각 반절연성의 티탄산화물층으로서, 예컨대 실시예를 보여주는 제1도의 제1 및 제2의 티탄산화물박층(7a), (7b), 또는 제5도의 티탄산화물박층(7e), (7f) 또는 제6도의 티탄산화물박층(7h), (7i) 또는 제7도의 티탄산화물박층(27a), (27b) 또는 변형예에서 설명되고 있는 시트저항이 지수함수적으로 서서히 변화하고 있는 하나의 박층중의 2개 영역이다.
정류자역에 역전압이 인가되었을때, 정류장벽으로부터 확산하는 공핍층 뿐만 아니라, 제1 및 제2의 박층 영역으로 형성된 쇼트키배리어로부터 확산하는 공핍층도 발생하고, 이들 공핍층은 연속된다. 제1 및 제2의 박층영역은, 반도체영역에 대하여 저항성 쇼트키배리어 필드플레이트(RESP로서 작용하고, 정류장벽의 주변부에서의 전계집중을 대폭 완화시킨다. 제1의 박층영역은 제2의 박층영역보다도 작은 시트저항을 가지므로, 역전류에 의하여 제1 및 제2의 박층영역으로 형성되는 전위기울기는, 정류장벽에 가까운 제1의 박층영역에서 완화되어 정류장벽으로부터 먼저2의 박층영역에서 급격해진다. 또한, 제1의 박층영역의 시트저항을 작게해도, 제2의 박층영역의 시트저항을 작게해도, 제2의 박층영역의 시트저항을 크게함으로써, 제1의 박층영역의 내주변으로부터 제2의 박층영역의 외주변까지의 저항치를 크게 설정할 수 있으므로, 역전류에 의한 이 사이의 전위차를 크게 설정 할 수 있다. 정류장벽에 가까운 제1의 박층영역에서 역전류에 의한 전위기울기가 완만하므로, 정류장벽의 둘레 가장자리부에서의 전계집중이 현저히 완화된다. 1차 브레이크다운이 일어나기전의 역전류에 의하여 생기는 제1의 박층영역의 내주변부와, 제2의 박층영역의 외주변부의 사이의 전위차 및 이 사이의 저항치가 크므로, 높은 역전압이 인가되었을때에 제2의 박층영역의 외주변부에서 1차브레이크다운이 발생한다. 즉1차브레이크다운이 발생하는 역전압의 값은 종래보다도 높아진다. 또한 1차브레이크다운이 발생한때에, 역전류가 거의 증가하지 않는다. 또한 1차브레이크다운이 거의 일어나지 않도록 설계할 수도 있다. 이와같이, 고내압화와 동시에 역전류의 저감을 도모할 수가 있다. 더우기, 일정한 내압을 얻을때에, 제1과 제2의 박층영역의 합계의 폭을 종래보다도 작게할 수 있게 되고, 반도체침의 소형화를 도모할 수가 있다.
[실시예 1]
본 발명의 제1의 실시예에 관한 고속정류용 쇼트키배리어 다이오드를 제1도~제4도에 기인하여 설명한다.
제1도 및 제2도에서, GaAs(비화갈륨)으로 이루어지는 반도체기판(1)은, n+형영역(2)의 위에 에피택성장으로 고저항의 n형영역(3)을 형성한 것이다. n+형영역(2)의 두께는 약 300㎛, 불순물농도는 약 2×1018cm-3이다. n형영역(3)의 두께는 약 15㎛, 불순물농도는 약 1.8×1015cm-3이다. n형영역(3)의 상면에는 배리어전극(4)이 형성되어 있다. 배리어전극(4)은, 두께 약 50Å(0.005㎛)와 매우 얇은 Ti박층(5)과, 두께 약 2㎛의 Al(알루미늄)층(6)으로 이루어진다. 배리어전극(4)을 인접 및 포위하도록 n형영역(3)위에 제1~제4의 티탄산화물박층(7a)-(7d)가 순차적으로 형성되어 있다. 티탄산화물박층(7a)-(7d)의 두께는 정확하게는 알 수 없으나, Ti박층(5)의 두께의 1.5배 정도라고 생각된다. 티탄산화물박층(7a), (7b), (7c), (7d)의 시트저항은, 각각 약 100MΩ/□, 약 300MΩ/□, 약 1000MΩ/□, 약 50,000MΩ/□이다. 제1~제3의 티탄산화물박층(7a), (7b), (7c)는 n형영역(3)과의 사이에 쇼트키배리어를 형성하고 있으며, 전술한 RESP로서 작동한다. 제4의 탄화물박층(7d)은, RESP로서의 작동이 전혀없다고 관찰되지만, 주로 표면을 안정화시키는 절연막이라고 생각된다. 티탄산화물박층(7a)~(7d)는 서로 연속하는 하나의 층으로 간주할 수 있으므로, 각 티탄산화물박층(7a)~(7d)를 티탄산화물박층영역이라고 말할수도 있다. 티탄산화물박층(7a)~(7d)를 피복하는 보호막으로서 플라스마 CVD(Chemical Vapor Deposition)으로 성장시킨 실리콘산화막(8)이 형성되어 있다. 티탄산화물박층(7a)~(7d)에 대한 실리콘 산화막(8)의 접착성은 대단히 양호하며, 티탄산화물박층(7d)을 마련하는 것은 표면안정화와 아울러 실리콘산화막(8)이 벗겨지는 것을 방지하기 위해서이다. 배리어전극(4)위에는, Ti층에 Al층을 겹친 접속용전극(9)이 애노드전극으로 형성되어 있다. 더우기, 제2도에서는 실리콘산화막(8)과 접속용전극(9)이 생략되어 있다. n+형영역(2)의 하면에는, Au(금)-Ge(게르마늄)합금층에 Au층을 겹치게 한 오믹전극(10)이 캐소드 전극으로 형성되어 있다. 오믹전극(10)을 정, 접속용전극(9)을 부로하는 역전압을 인가 하였을때의 공핍층(11)이 확산되는 상태를 제1도에 점선으로 도식적으로 묘사하고 있다. 제2도에서 보여주는 각 부분의 치수를 예시하면 다음과 같다. 배리어전극(4)의 폭 e는 약 900㎛, 티탄산화물박층(7a), (7b), (7c)의 폭 a, b, c는 각각 약 40㎛, 약 30㎛, 약 20㎛, 티탄산화물박층(7c)과 n형영역(3)의 끝단 가장자리와의 폭 d(티탄산화물박층 7d의 폭)은 약 140㎛이다.
제3a, b도는, 티탄산화물박층(7a)~(7d)를 형성하는 방법을 설명하기 위한 것이다. 먼저, 제3a도에서와 같이, n형영역(3)의 상면에 Ti박층(12)과 Al층(13)이 연속증착에 의하여 형성되고, Al층(13)의 일부를 포토에칭공정으로 제거한다. 이에 의하여, 티탄산화물박층(7d)을 형성해야할 위치에 Ti박층(12)의 일부가, 노출되고, Ti박층(12)의 잔부는 Al층(13)에 의하여 피복되어 있다. 다음에 공기중과 같은 산화분위기중에서 제1의 열처리를 행하면, 제3b도에서와같이, Ti박층(12)의 노출부는 산화되어서 티탄산화물박층(7d)로 된다. Ti박층의 잔여부(12a), Al층(13)에 의하여 마스크되어 있으므로 산화되지 않는다. 이하는 도시하지 않았으나, 같은 공정을 반복한다. 즉, Al층(13a)을 제거한후에, 제1의 열처리보다도 저온 혹은 단시간으로 산화정도를 낮게한 제2의 열처리를 행하고, 티탄산화물박층(7c)를 형성한다. 다시 Al층(13b)을 제거한 후에, 제2의 열처리 보다도 산화정도를 낮게한 제3의 열처리를 행하고, 티탄산화물박층(7b)를 형성한다. 다시 Al층(13c)를 제거한 후에, 제3의 열처리보다도 산화정도를 낮게한 제4의 열처리를 행하고, 티탄산화물박층(7a)를 형성한다. 가장 바깥쪽 둘레의 제4의 티탄산화물박층(7d)는, 제1의 산화처리를 Ti박층이 충분히 산화되도록 행하고 있기 때문에, 완전한 절연층이라고 보여지는 정도의 티탄산화물로 되어 있으며, 그의 조성은 TiO2에 극히 가깝다고 생각된다. 제1, 제2 및 제3의 티탄산화물박층(7a), (7b), (7c)는, 불완전하게 산화된 티탄산화물로서, 반절연층 혹은 고저항층이라고 하는 것이 알맞는 정도의 시트저항을 가진다. 즉, 티탄산화물(7a), (7b), (7c)는 산소가 적은 티탄산화물 TiOx(x〈2)이라고 생각된다. 더우기, 배리어전극(4)의 시트저항은 약 0.05Ω/□, 산화전의 Ti박층(12)의 시트 저항은 약 200Ω/□이다.
제1도의 쇼트키배리어 다이오드로는 200V 이상의 내압(벌크내압에 매우 가까운 고내압)이 높은 단계에서 얻어진다. 이 쇼트키배리어 다이오드를 스위칭 조파수 1MHz의 고주파스위칭 레규레이터의 정류다이오드로서 사용한 결과, 극히 양호한 고속응답성이 확인되고, 또한 정류노이즈의 발생이 극히 적은 것도 확인 된다.
제4도는, 쇼트키배리어 다이오드의 역전압-역전류특성을 도시한 것으로서, 곡선 Ⅰ은 본 발명에 따른 제1도의 쇼트키 배리어 다이오드에 관한 것이다. 곡선 Ⅰ에서는, 영역 A에서 1차브레이크다운이 보여지지만, 이에 의한 역전류의 증가는 작고, 고내압 및 저역전류의 특성이 얻어지고 있다. 곡선 Ⅰ로서 1차브레이크다운이 미세하게 확인되는 예를 도시하고 있으나 1차브레이크다운이 전혀 확인되지 않는 것도 많다. 제4도의 곡선 Ⅱ, Ⅲ은 비교를 위하여 제시한 것으로서, 티탄산화물박층(7a), (7b), (7c)의 시트저항치가 동일한 경우의 것이다. 곡선Ⅱ는 티탄산화물박층의 시트저항을 낮게 설정했을때의 것으로서, 내압은 곡선 Ⅰ보다도 약간 뒤지는 정도이지만, 영역 B의 1차브레이크다운에 의하여 역전류가 크게 증가하고 있다. 곡선 Ⅲ은 티탄산화물박층의 시트저항을 높게 설정했을때의 것으로서, 1차브레이크다운은 일어나지 않으나, 내압의 저하를 볼 수 있다. 이와같이, 티탄산화물박층(7a), (7b), (7c)의 시트저항치가 동일한 이 시트저항치를 어떻게 조정한다해도, 곡선 Ⅰ에 필적하는 고내압 및 저역전류의 특성은 얻어지지 않는다.
또한, 제4도의 곡선Ⅱ에서와 같이, 티탄산화물박층(7a), (7b), (7c)의 시트저항이 동일하다해도, 역전류는 크게되지만, 고내압은 얻어진다. 그러나 일정한 내압을 얻기에 필요한 티탄산화물박층(7a), (7b), (7c)의 폭(제2도의 b+c+d)은, 본 발명에 관한 곡선Ⅰ의 경우보다 매우 크게 된다. 이와같이, 본 발명에 따른 쇼트키배리어다이오드는, 반도체칩의 소형화를 도모할 수 있으며, 값비싼 반도체기판(1)의 사용량을 삭감해서 코스트다운을 도모할 수 있다.
[실시예 2]
다음에 본 발명의 제2의 실시예에 관한 고속전류용 쇼트키배리어다이오드를 제5도에 기인하여 설명한다. 다만, 제5도 및 후에 설명하는 제6도에서, 제1도와 공통하는 부분에는 동일한 부호를 부착하여 그의 설명을 개략한다. 제5도의 쇼트키배리어다이오드로는, 티탄산화물박층의 시트저항이 3단계로 변화하고 있다. 즉 티탄산화물박층(7e), (7f), (7g)의 시트저항은 각각 약 200MΩ/□, 약 1,000MΩ/□, 약 50,000MΩ/□이다. RESP로서의 티탄산화물박층은, 티탄산화물박층(7e)및 (7f)로서, 티탄산화물박층(7g)은 제1도의 티탄산화물박층(7d)와 같은 역할을 한다. 티탄산화물박층(7e), (7f), (7g)의 폭은 각각 약 80㎛, 약 30㎛, 약 140㎛이다. Ti박층 (5a), (5b)는 어느 것이나 시트저항이 약 200Ω/□, 폭이 약 20㎛로, n형영역(3)과의 사이에 쇼트키배리어를 형성하고 있다. Ti박층(5a)는, 배리어전극(4)에 대한 보조적 배리어전극이라고 간주되는 것으로서, Ti박층(5a)가 티탄산화물박층(7e)와 배리어전극(4)의 사이에 개재함으로써, 특히 초고속동작시의 내압특성이 향상한다. Ti박층(5a)에 상당하는 보조적 배리어전극의 시트저항은 200Ω/□~100kΩ/□이 바람직하다. 티탄산화물박층(7e), (7f)의 사이에 개재하는 Ti박층(5b)는, 실질적으로 동전위영역으로서 작동하고, 역전압인가시의 티탄산화물박층(7e), (7f)의 전위분포를 안정시켜, 고내압화를 확실하게 한다. 접속용전극(9)의 외주부(9a)는, 티탄산화물박층(7e)의 상부에 뻗어있어 필드플레이트로 되어 있다.
더우기, 티탄산화물박층(7e)로부터 Ti박층(5b)에 걸친부분에서는, 시트저항이 배리어전극(4)으로부터 멀어짐에 따라 낮아지는 경향이 있다. 다만, Ti박층(5b)은, 티탄산화물박층(7e), (7f)를 전기적으로 접속하기 위한 배리어전극이라고 보는 것이 타당하며, RESP의 일부라고 볼수는 없다.
[실시예 3]
제6도는, 본 발명의 제3의 실시예에 관한 고속정류용 쇼트키배리어다이오드를 보여주는 것이다. 이 실시예에서는, 티탄산화물박층(7h)과 티탄산화물박층(7i), (7j)의 2층구조에 의하여 시트저항을 3단계로 변화시키고 있다. 티탄산화물박층(7h), (7i), (7j)는, 각각 시트저항이 약 200MΩ/□로 형성되어 있다. 티탄산화물박층(7h), (7i)가 2층으로 되어 있는 부분은, 폭이 약 80㎛이며, 그의 시트저항은 티탄산화물박층(7h)에 의하여 결정되어 약 200MΩ/□이다. 티탄산화물박층(7i)의 폭은 약 140㎛이다. RESP로서의 티탄산화물박층은 티탄산화물박층(7h), (7i)의 부분으로서, 티탄산화물박층(7j)은, 제1도의 티탄산화물박층(7d)과 같은 역할을 행하는 막이다. Ti박층(5d)은 제5도의 Ti박층(5a)과 같이 내압특성의 1층의 향상을 도모하기 위한 것이다. 또한 P+형영역(14)으로 이루어지는 가이드를 형성하여, 역서어지 인내량의 향상을 도모하고 있다. 접속용전극(9)의 외주부(9a)가 필드플레이트로 되어 있는 것은 제5도와 같다.
제1도 및 제5도의 실시예에서는, 주된 정류장벽은 배리어 전극에 의하여 형성되는 쇼트키 배리어 뿐이다. 이에 대하여 제6도의 실시예는, P+형영역(14)의 표면에는 쇼트키배리어는 형성되지 않으므로, 주된 정류장벽은 배리어 전극에 의하여 형성되는 쇼트키배리어와 가이드링으로 형성되는 pn접합이 연속인 것이다. 주된 정류 장벽에 티탄산화물박층에 의하여 형성되는 쇼트키배리어가 연속하고 있는 구조는 제1도, 제5도 및 제6도와 공통하다.
[실시예 4]
다음에, 본 발명의 제4의 실시예에 관한 정류용 pn접합 다이오드를 제7도 및 제8도에 기인하여 설명한다.
제7도 및 제8도에서, GaAs로 이루어지는 반도체기판(21)은, n+형영역(22)의 위에 에피택셜 성장에 의하여 고저항의 n형영역(23)을 형성한 것이다. n+형영역(22)의 두께는 약 300㎛ 불순물농도는 약 2×1018cm+3이다. n형영역(23)의 두께는 약 15㎛, 불순물농도는 약 1.8×1015cm+3이다. n형영역(23)에는 Zn(아연)의 확산에 의하여 P+형영역(24)이 형성되고 있다. P+형영역의 깊이는 약 3㎛로, p+형영역(24)의 평균 비저항은 n형영역(23)보다 매우 작다. 따라서, p+형영역(24)과 n형영역(23)과의 사이에 형성되는 pn접합(25)에 역전압이 인가되면, pn접합(25)으로부터 확산되는 공핍층은 주로 n형영역(23)으로 넓혀진다. p+형영역(24)의 상면에는, Au-Ge합금층에 Au층을 겹친 오믹전극(26)이 애노드전극으로 형성되어 있다. 오믹전극(26)을 인접 및 포위하도록 반도체기판(21)위에 Ti박층(28), 티탄산화물박층(27a)~(27b)가 형성되어 있다. 티탄산화물박층(27a)~(27e)의 상면은, 프라즈마 CVD에 의하여 형성된 실리콘산화막(29)으로 피복되어 있다. Ti박층(28)의 두께는 약 50Å(0.005㎛)로 매우 얇다. 티탄산화물박층(27a)~(27e)의 두께는 정확히는 알 수 없으나, Ti박층(28)의 두께의 1.5배정도라고 생각된다. 티탄산화물박층(27e), (27a), (27b), (27c), (27d)의 시트저항은, 각각 약10MΩ/□, 약 100MΩ/□, 약 300MΩ/□, 약 1000MΩ/□, 약 50,000MΩ/□이다. 이와같이 시트저항에 변화를 갖도록 하기 위해서는, 제3a, b도에 대하여 설명한 방법과 실질적으로 같은 방법으로 행한다. 티탄산화물박층(27a), (27e)는 동일한 산화공정으로 형성한 것으로서, 안쪽의 티탄산화물박층(27e)은 p+형영역(24)의 위에 배치되어 있는 부분이며, 외측의 티탄산화물박층(27a)는 n형영역(23)위에 배치되어 있는 부분이다. Ti박층(28)과 티탄산화물박층(27e)는 p+형영역(24)과 오믹접촉에 가까운 접촉을 하고 있으며, p+형영역(24)과 공동으로 오믹전극(26)과 티탄산화물박층(27a)을 전기적으로 접속하는 역할을 하고 있다. n+형영역(22)의 하면에는, Au-Ge합금층에 Au층을 겹친 오믹전극(30)이 캐소드전극으로 형성되어 있다. 제8도에서 보여주는 각부의 치수를 예시하면 다음과 같다. pn접합(25)의 폭 e는 약 900㎛, 티탄산화물박층(27a), (27b), (27c)의 폭 a, b, c는 각각 약40㎛, 약 30㎛, 약 20㎛, 티탄산화물박층(27c)와 n형영역(23)의 끝단 가장자리와의 폭 e(티탄산화물박층 27d의 폭)는 140㎛이다.
티탄산화물박층(27a), (27b), (27c)는, RESP로서 제1도의 티탄산화물박층 (7a), (7b), (7c)와 실질적으로 동일한 작용효과를 발휘한다. 티탄산화물박층(27d)은, 제1도의 티탄산화물박층(7d)과 같은 역할을 한다. 그리고 오믹전극(26)의 외주부(26a)는 필드펠리이트로 되어 있다. 결과로서, 벌크내압에 극히 가깝다고 생각되는 200V 이상의 고내압이 높은 수준에서 얻어진다. 그의 내압특성은 극히 안정적이다. 역전압-역전류 특성은 제4도의 곡선 Ⅰ와 같다. 그리고, 티탄산화물박층(27a), (27b), (27c)의 시트저항을 동일하게하고 그의 시트저항치를 변화시켰을 때의 경향도, 제4도의 곡선 Ⅱ, Ⅲ과 같다. 따라서, 본 발명에 이르는 pn접합다이오드는 고내압하와 동시에 역전류의 저감이 도모되어 있다. 또한 반도체칩의 소형화의 이에 따르는 비용절감을 도모할 수 있다. 더우기, pn접합다이오드의 경우에도, 제5도 및 제6도와 같은 고내압화구조를 채용할 수 있다.
[변형예]
본 발명은 상술한 실시예에 한정되는 것이 아니라, 예컨대 다음과 같은 변형예가 가능한 것이다.
(1) RESP로서의 제1 및 제2의 박층영역의 시트저항은 제조건에 의하여 효과적인 범위는 변하지만, 10kΩ/□이상에서 효과가 인정되고, 바람직하게는 1MΩ/□~10000MΩ/□, 실질적으로 바람직하게는 10MΩ/□~5000MΩ/□으로 선정하는 것이 좋다.
(2) 제1 및 제2의 박층영역의 시트저항은, 정류장벽의 끝단부로부터의 거리에 대하여 지수함수적으로 점차 높아지는 것이 이상적이다. 그러나, 제조면을 고려하면, 실용적으로는 2단~4단 정도로 단계적으로 시트저항을 변화하게 된다.
(3)제1 및 제2의 박층영역으로서는, 티탄산화물박층이 가장 적합하지만, 티탄산화물박층등으로 할 수도 있다. 또한 반도체 영역상에 피착된 금속박층을 산화하여 형성한 금속산화물박층을 제1 및 제2의 박층영역으로서 사용하는 것이 편리하지만, 금속산화물의 증착이나 스퍼터링으로 형성한 금속산화물박층을 사용하여도 좋다.
(4) 제1도의 티탄산화물박층(7d)및 이에 상당하는 다른 실시예의 티탄산화물박층이 형성되어 있으므로해서, 티탄산화물박층(7c)등의 외주연에서의 1차 브레이크다운이 일어나기 어렵게되고, 고내압화와 역전류저감을 양립시킴에 있어서 안성맞춤이다. 그러나, 티탄산화물박층(7d)등을 제거해도, 본 발명의 효과는 충분히 인정된다.
(5) 가이드링, 필드플레이트, 필드리미팅링등의 고내압와 구조와 조합시킬 수도 있다.
(6) 종래, 고내압화가 곤란했던 GaAs, InP(인화인듐)등의 Ⅲ-Ⅴ족 화합물반도체를 사용하는 반도체장치에 본 발명을 적용하면, 현저한 효과가 얻어지지만, 본 발명은 실리콘반도체장치에도 적용할 수 있다.
(7) 집적회로중에 형성한 반도체장치에 적용해도 좋고, 실시예와는 반도체 영역의 도전형에 반대되는 반도체장치에 적용할 수도 있다.
상기와 같이, 본 발명에 의하면, 내압을 대폭으로 향상시킬수 있는 동시에, 역전류를 감소시킬 수 있다. 또한, 반도체칩을 소형화할 수 있으며, 그로 인하여 비용절감을 도모할 수가 있다.

Claims (5)

  1. 제1도 전형의 반도체영역(3)을 갖는 반도체 기판(1)과, 상기 반도체 영역(3)위에 형성된 금속으로 이루어지는 쇼트키배리어전극(4)과, 상기 쇼트키배리어전극(4)을 포위하도록 반도체영역(3) 위에 배치되고, 또한 쇼트키배리어전극(4)에 전기적으로 접촉되고, 또한 쇼트키배리어전극(4)의 시트 저항을 가지며, 또한 반도체영역(3)과의 사이에 쇼트키배리어를 발생시킬 수 있는 금속 산화물로 이루어지는 제1의 박층영역(7a 또는 7e)과, 상기 제1의 박층영역(7a 또는 7e)을 포위하도록 반도체영역(3)의 위에 배치되고, 또한 상기 제1의 박층영역(7a 또는 7e)에 전기적으로 접촉되고, 또한 제1의 박층영역(7a 또는 7e)보다 큰 시트저항을 가지며, 반도체영역(3)과의 사이에 쇼트키배리어를 발생시킬 수 있는 금속 산화물로 이루어지는 제2의 박층영역(7b 또는 7f)을 구비하고 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1의 박층영역(7e)과 상기 제2의 박층영역(7f)의 사이에 금속박층(5b)를 가지고 있는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 제1 및 제2의 박층영역은, 각각 쇼트키배리어전극(4)으로부터 멀어짐에 따라 시트 저항치가 커지는 영역임을 특징으로 하는 반도체장치.
  4. 제1도 전형의 제1의 반도체 영역(23)과, 상기 제1도 전형과 반대인 제2도 전형을 가지고 있으며, 또한 제1의 반도체영역(23)보다도 낮은 저항율을 가지며, 제1의 반도체 영역(23)과의 사이에 pn접합을 생기게 하도록 형성된 제2의 반도체 영역(24)과, 상기 제2의 반도체영역(24)위에 형성된 오믹전극(26)과, 상기 오믹전극(26)을 포위하도록 제1의 반도체 영역(23)위에 배치되고, 또한 오믹전극(26)에 전기적으로 접촉되고, 또한 오믹 전극(26)의 시트저항 보다 큰 10KΩ/□ 이상의 시트저항을 가지고 있으며, 또한 상기 제1의 반도체영역(23)과의 사이에 쇼트키배리어를 생기게 할 수 있는 금속산화물로 이루어지는 제1의 박층영역(27a)과, 상기 제1의 박층(27a)을 포함하도록 상기 제1의 반도체 영역(23)위에 배치되고, 또한 제1의 박층영역(27a)에 전기적으로 접촉되고, 또한 제1의 박층영역(27a)보다도 큰 시트저항을 가지며, 또한 제1의 반도체영역(23)과의 사이에 쇼트키배리어를 생기게 할 수 있는 금속산화물로 이루어지는 제2의 박층영역(27b)과, 상기 제2의 반도체영역(24)위에 형성되고 또한 오믹전극(26)과 제1의 박층영역(27a)과의 사이에 배치되고, 또한 오믹전극(27a)과의 사이에 배치되고 또한 오믹전극(27a)보다도 큰 시트저항을 가지고 있는 제3의 박층영역(27e)을 구비하고 있는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 제1의 박층영역 및 제2의 박층영역은 각 오믹전극(26)으로부터 멀어짐에 따라 시트저항에 커지는 영역임을 특징으로 하는 반도체 장치.
KR1019890015796A 1988-11-11 1989-11-01 반도체 장치 KR930004717B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-285048 1988-11-11
JP63285048A JPH0618276B2 (ja) 1988-11-11 1988-11-11 半導体装置
JP88-285048 1988-11-11

Publications (2)

Publication Number Publication Date
KR900008668A KR900008668A (ko) 1990-06-04
KR930004717B1 true KR930004717B1 (ko) 1993-06-03

Family

ID=17686493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890015796A KR930004717B1 (ko) 1988-11-11 1989-11-01 반도체 장치

Country Status (5)

Country Link
US (2) US5081510A (ko)
EP (2) EP0368127B1 (ko)
JP (1) JPH0618276B2 (ko)
KR (1) KR930004717B1 (ko)
DE (1) DE68917558T2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221638A (en) * 1991-09-10 1993-06-22 Sanken Electric Co., Ltd. Method of manufacturing a Schottky barrier semiconductor device
JPH05335489A (ja) * 1992-06-02 1993-12-17 Nec Corp 半導体装置
US5622877A (en) * 1993-03-02 1997-04-22 Ramot University Authority For Applied Research & Industrial Development Ltd. Method for making high-voltage high-speed gallium arsenide power Schottky diode
US5594237A (en) * 1995-02-24 1997-01-14 The Whitaker Corporation PIN detector having improved linear response
JP3123452B2 (ja) * 1996-12-10 2001-01-09 富士電機株式会社 ショットキーバリアダイオード
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
US6379509B2 (en) * 1998-01-20 2002-04-30 3M Innovative Properties Company Process for forming electrodes
US6229193B1 (en) * 1998-04-06 2001-05-08 California Institute Of Technology Multiple stage high power diode
WO1999062113A2 (de) * 1998-05-26 1999-12-02 Infineon Technologies Ag Verfahren zur herstellung von schottky-dioden
US7135718B2 (en) * 2002-02-20 2006-11-14 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4730529B2 (ja) * 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
US7662698B2 (en) * 2006-11-07 2010-02-16 Raytheon Company Transistor having field plate
US9893192B2 (en) * 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6544264B2 (ja) * 2016-02-23 2019-07-17 サンケン電気株式会社 半導体装置
DE102016013540A1 (de) * 2016-11-14 2018-05-17 3 - 5 Power Electronics GmbH lll-V-Halbleiterdiode
JP6558385B2 (ja) * 2017-02-23 2019-08-14 トヨタ自動車株式会社 半導体装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3599054A (en) * 1968-11-22 1971-08-10 Bell Telephone Labor Inc Barrier layer devices and methods for their manufacture
US3616380A (en) * 1968-11-22 1971-10-26 Bell Telephone Labor Inc Barrier layer devices and methods for their manufacture
US3652905A (en) * 1970-05-26 1972-03-28 Westinghouse Electric Corp Schottky barrier power rectifier
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
US3907617A (en) * 1971-10-22 1975-09-23 Motorola Inc Manufacture of a high voltage Schottky barrier device
JPS4941463A (ko) * 1972-07-26 1974-04-18
JPS51126761A (en) * 1975-04-25 1976-11-05 Sony Corp Schottky barrier type semi-conductor unit
US4408216A (en) * 1978-06-02 1983-10-04 International Rectifier Corporation Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier for low reverse leakage over wide temperature range
US4312112A (en) * 1978-10-23 1982-01-26 Eaton Corporation Method of making field-effect transistors with micron and submicron gate lengths
US4312113A (en) * 1978-10-23 1982-01-26 Eaton Corporation Method of making field-effect transistors with micron and submicron gate lengths
US4310570A (en) * 1979-12-20 1982-01-12 Eaton Corporation Field-effect transistors with micron and submicron gate lengths
JPS57208178A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Semiconductor device
JPS5846631A (ja) * 1981-09-16 1983-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JPS5861763A (ja) * 1981-10-09 1983-04-12 武笠　均 触感知器消化装置
JPS59110173A (ja) * 1982-12-15 1984-06-26 Fuji Electric Corp Res & Dev Ltd シヨツトキバリアダイオ−ド
JPS59132661A (ja) * 1983-01-20 1984-07-30 Matsushita Electronics Corp シヨツトキ・バリア形半導体装置
JPS59220976A (ja) * 1983-05-31 1984-12-12 Nec Home Electronics Ltd シヨツトキバリアダイオ−ド
JPS59232467A (ja) * 1983-06-16 1984-12-27 Toshiba Corp ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド
JPS6020585A (ja) * 1983-07-14 1985-02-01 Sanyo Electric Co Ltd シヨツトキ−バリア・ダイオ−ド
US4899199A (en) * 1983-09-30 1990-02-06 International Rectifier Corporation Schottky diode with titanium or like layer contacting the dielectric layer
JPS60157268A (ja) * 1984-01-26 1985-08-17 Rohm Co Ltd シヨツトキバリアダイオ−ド
JPS60178670A (ja) * 1984-02-24 1985-09-12 Nec Corp シヨツトキ−バリアダイオ−ド
JPS61166164A (ja) * 1985-01-18 1986-07-26 Sanyo Electric Co Ltd シヨツトキバリア半導体装置
GB2176339A (en) * 1985-06-10 1986-12-17 Philips Electronic Associated Semiconductor device with schottky junctions
JPS6394673A (ja) * 1986-10-09 1988-04-25 Sanken Electric Co Ltd シヨツトキバリア半導体装置の製造方法
JPS6394674A (ja) * 1986-10-09 1988-04-25 Sanken Electric Co Ltd シヨツトキバリア半導体装置
JPH0817229B2 (ja) * 1988-03-31 1996-02-21 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
EP0368127B1 (en) 1994-08-17
EP0579286A2 (en) 1994-01-19
DE68917558T2 (de) 1995-04-20
EP0368127A2 (en) 1990-05-16
EP0579286A3 (en) 1994-09-07
DE68917558D1 (de) 1994-09-22
JPH02130959A (ja) 1990-05-18
KR900008668A (ko) 1990-06-04
US5081510A (en) 1992-01-14
JPH0618276B2 (ja) 1994-03-09
EP0368127A3 (en) 1990-09-19
US5112774A (en) 1992-05-12

Similar Documents

Publication Publication Date Title
KR930004717B1 (ko) 반도체 장치
EP0129362B1 (en) Schottky barrier diode with guard ring
US5027166A (en) High voltage, high speed Schottky semiconductor device and method of fabrication
US4899199A (en) Schottky diode with titanium or like layer contacting the dielectric layer
US6885077B2 (en) Schottky diode
US6307244B1 (en) Schottky barrier semiconductor device
US4980749A (en) P-N junction semiconductor device and method of fabrication
US3519900A (en) Temperature compensated reference diodes and methods for making same
JPH0580157B2 (ko)
JP3067034B2 (ja) ショットキーバリア半導体装置
EP0093866A2 (en) Schottky diode
JPH03185870A (ja) 半導体装置
JPH08130317A (ja) 抵抗性フィ−ルドプレ−トを備えた半導体装置
US5804869A (en) Clamp disposed at edge of a dielectric structure in a semiconductor device and method of forming same
JPH02253659A (ja) 半導体装置
JPH0618279B2 (ja) シヨツトキバリア半導体装置
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
JPH0389554A (ja) ショットキーバリア半導体装置
JPH065735B2 (ja) 半導体装置
JPH0883918A (ja) 半導体装置
JPH0618277B2 (ja) シヨツトキバリア半導体装置
JPH0581067B2 (ko)
JPH0618273B2 (ja) ショットキバリア半導体装置
JPH0652787B2 (ja) シヨツトキバリア半導体装置
JPH04218969A (ja) ショットキーバリア半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050420

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee